燕山大学电气工程学院自动化教研室第 6章 主存储器第六章 主存储器存储器就是用来存储程序和数据的，程序和数据都是信息的表现形式。按照存取速度和用途可把存储器分为两大类：内存储器（简称内存，又称主存储器）和外存储器。 内外存关系类似人脑与笔记本关系,内存直接和 CPU及输入输出设备打交道。容量小，速度快，价格高。
外存间接和 CPU联系。存储速度慢，存储容量大，价格相对低，程序需用时可由外存调到内存，用完存到外存。
燕山大学电气工程学院自动化教研室第 6章 主存储器寄存器高速缓存内存储器外存储器 （ 文件 ）
指令操作数块页网络
CPU 主板包数据单元数据块传输速度大小 快慢存储器类型燕山大学电气工程学院自动化教研室第 6章 主存储器
PC存储系统燕山大学电气工程学院自动化教研室第 6章 主存储器
6.1.1 RAM的种类燕山大学电气工程学院自动化教研室第 6章 主存储器
6.1.2 ROM的种类
掩膜 ROM
可擦除可编程的 ROM（ EPROM）
电可擦可编程 ROM(EEPROM)
燕山大学电气工程学院自动化教研室第 6章 主存储器
6.2 读写存储器 RAM
6.2.1基本存储电路燕山大学电气工程学院自动化教研室第 6章 主存储器
1六管静态存储电路燕山大学电气工程学院自动化教研室第 6章 主存储器
3地址译码方式
1、单译码方式燕山大学电气工程学院自动化教研室第 6章 主存储器双译码存储器电路燕山大学电气工程学院自动化教研室第 6章 主存储器
4、一个实际静态 RAM的例子燕山大学电气工程学院自动化教研室第 6章 主存储器练习
1、某存储体采用双译码方式，有 16根字线（ x
线）,8根位线（ y线），问：
（ 1）共有多少位（ b）；
（ 2） 共有多少字节（ B）；
（ 3） 有多少根地址线；
（ 4）若采用单译码方式，需用多少字线、多少地址线；
燕山大学电气工程学院自动化教研室第 6章 主存储器
CPU与存储器连接应注意的问题
1,CPU总线的带负载能力
2,CPU的时序与存储器的存取速度之间的配合
3,存储器的组织,地址分配 与片选问题
4,控制信号的连接
（ 注意片选端 CS,CE作为地址信号 ）
燕山大学电气工程学院自动化教研室第 6章 主存储器图 用 1024× 1位的芯片组成 1KB RAM的方框图
A0
︰
︰
A9
D0
︰
︰
︰
D7
8
I/O
7
I/O
6
I/O
5
I/O
4
I/O
3
I/O
2
I/O
1
1024 × 1
I/O
地址线数据线燕山大学电气工程学院自动化教研室第 6章 主存储器存储器容量：
210 ＝ 1024B＝ 1KB
＝ 1024× 8b
地址范围：
A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 选中单元
0 0 0 0 0 0 0 0 0 0（ 0000H） 0
0 0 0 0 0 0 0 0 0 1（ 0001H） 1
0 0 0 0 0 0 0 0 1 0（ 0002H） 2
0 0 0 0 0 0 0 0 1 1（ 0003H） 3
0 0 0 0 0 0 0 1 0 0（ 0004H） 4
.
.
,
1 1 1 1 1 1 1 1 1 1（ 0FFFH） 1K-1
燕山大学电气工程学院自动化教研室第 6章 主存储器图 用 256× 4位的芯片组成 1K RAM的方框图
A8
A9
A0
︰
︰
A7
D0
︰
︰
︰
D7
地址线数据线
A0 CE 4
I/O
A0 CE 3
256 × 4
A7 I/O
A0 CE 6
I/O
A0 CE 5
256 × 4
A7 I/O
A0 CE 8
I/O
A0 CE 7
256 × 4
A7 I/O
A0 CE 2
I/O
A0 CE 1
256 × 4
A7 I/O
Y0
Y
1Y2
Y3
Y1
页：能够进行字节操作的存储芯片（组）
燕山大学电气工程学院自动化教研室第 6章 主存储器译码规则（二四译码）
A8 A9 Y0 Y1 Y2 Y3
0 0 1 0 0 0
0 1 0 1 0 0
1 0 0 0 1 0
1 1 0 0 0 1
燕山大学电气工程学院自动化教研室第 6章 主存储器线选法,单片机的 单根 地址线直接接到外部电路芯片
（设备）的片选端。特点：接线简单，地址重叠较多，
地址空间没有得到充分利用，当单片机外围芯片较少时采用。
译码法,用译码器将单片机的（高位）地址线进行译码，
译码输出信号作为外部电路芯片（设备）的片选信号。
特点：需要硬件（译码器），电路稍复杂，但地址空间可以得到充分利用，地址重叠少。
全译码,所有（高位）地址线全部参与译码，
没有地址重叠问题。
部分译码,部分（高位）地址线全部参与译码，
有部分地址重叠。
燕山大学电气工程学院自动化教研室第 6章 主存储器译码方式比较
·¨ è? ò 2? ò
ó2?t?T ò÷ ò÷￡¨ò μ￥ ￡?
èY á? óD?T¨óú μ×?· êy¨óú μ×?· êy
D μ×?· à? ·? μ×?· 3? ·? à? ó? μ×?· 3? ·? à? ó? μ×?·
μ×?· 2¨ò¨ò? 2¨ò? ￡? μ×?·× μt
什么时候会发生地址重叠 — 当存在未用到的地址线时发生。
因为这些地址线可设为,1”,也可设为,0” 。
燕山大学电气工程学院自动化教研室第 6章 主存储器图 用 2114芯片组成 4K RAM线选控制译码结构图
A9 ～ A0
D7 ～ D 0
A9 ～ A0
CS
OE 2114
WE
D7 ～ D0
A9 ～ A0
D7 ～ D0
A9 ～ A0
CS
OE 2114
WE
D7 ～ D0
A9 ～ A0
D7 ～ D0
A9 ～ A0
CS
OE 2114
WE
D7 ～ D0
A9 ～ A0
D7 ～ D0
A9 ～ A0
CS
OE 2114
WE
D7 ～ D0
A13
A12
A11
A10
A9 ～ A0
D7 ～ D0
WE
RD
燕山大学电气工程学院自动化教研室第 6章 主存储器
A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0
X X 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0400H
X X 0 0 0 1 1 1 1 1 1 1 1 1 1 1 07FFH
地址范围
A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0
X X 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0800H
X X 0 0 1 0 1 1 1 1 1 1 1 1 1 1 0BFFH
A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0
X X 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1000H
X X 0 1 0 0 1 1 1 1 1 1 1 1 1 1 13FFH
A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0
X X 1 0 0 0 0 0 0 0 0 0 0 0 0 0 2000H
X X 1 0 0 0 1 1 1 1 1 1 1 1 1 1 23FFH
燕山大学电气工程学院自动化教研室第 6章 主存储器
6.3 现代 RAM
6.3.1 内存条的构成下 图是三星的 DDR内存条的正面以及背面 。
燕山大学电气工程学院自动化教研室第 6章 主存储器
Infineon(英飞菱 )的内存条结构剖析
1,PCB板上图是 Infineon原装 256MB DDR266，
采用单面 8颗粒 TSOP封装。
燕山大学电气工程学院自动化教研室第 6章 主存储器
2、金手指这一根根黄色的接触点是内存与主板内存槽接触的部分，数据就是靠它们来传输的，
通常称为金手指。
4、内存颗粒空位在内存条上你可能常看到这样的空位，这是因为采用的封装模式预留了一片内存芯片。
燕山大学电气工程学院自动化教研室第 6章 主存储器内存的芯片就是内存的灵魂所在，内存的性能、速度、容量都是由内存芯片 决定 的。
3、内存芯片（颗粒）
燕山大学电气工程学院自动化教研室第 6章 主存储器
5、电容电容采用贴片式电容，它为提高内存条的稳定性起了很大作用。
6、电阻电阻也是采用贴片式设计，
一般好的内存条电阻的分布规划也很整齐合理。
燕山大学电气工程学院自动化教研室第 6章 主存储器
7、内存固定卡缺口：内存插到主板上后，主板上的内存插槽会有两个夹子牢固的扣住内存，这个缺口便是用于固定内存用的。
8、内存脚缺口 内存的脚上的缺口一是用来防止内存插反的，二是用来区分不同的内存，以前的 SDRAM
内存条是有两个缺口的，而 DDR则只有一个缺口，不能混插。
燕山大学电气工程学院自动化教研室第 6章 主存储器
SPD是一个八脚的小芯片，它实际上是一个 EEPROM可擦写存贮器，这的容量有
256字节，可以写入一点信息，这信息中就可以包括内存的标准工作状态、速度、响应时间等，以协调计算机系统更好的工作。
9,SPD
燕山大学电气工程学院自动化教研室第 6章 主存储器另外内存条上一般还有芯片标志，通常包括厂商名称、单片容量、芯片类型、工作速度、生产日期等，其中还可能有电压、
容量系数和一些厂商的特殊标识在里面。
芯片标志是观察内存条性能参数的重要依据。
信息燕山大学电气工程学院自动化教研室第 6章 主存储器中关村在线 04年内存专题图片鉴赏燕山大学电气工程学院自动化教研室第 6章 主存储器
（ 金士顿 ） Kingston ValueRAM DDR400 256MB*2
燕山大学电气工程学院自动化教研室第 6章 主存储器宇瞻 Apacer 256MB UNB PC3200（ DDR400） *2
燕山大学电气工程学院自动化教研室第 6章 主存储器富豪 小金龙 DDR500 256MB*2
燕山大学电气工程学院自动化教研室第 6章 主存储器金邦 DDR400 256MB*2
燕山大学电气工程学院自动化教研室第 6章 主存储器胜创（ kingmax） DDR500 512MB * 2
燕山大学电气工程学院自动化教研室第 6章 主存储器
6.4 只读存储器（ ROM）
掩膜 ROM
可擦除可编程的 ROM（ EPROM）
电可擦可编程 ROM(EEROM)
燕山大学电气工程学院自动化教研室第 6章 主存储器6.4.1 掩膜 ROM
1,字译码结构
V D D
字线 0
字线 1
字线 2
字线 3
位线 1 位线 2 位线 3 位线 4
D
3
D
2
D
1
D
0
A0
A1
字线地址译码器燕山大学电气工程学院自动化教研室第 6章 主存储器
1 2 32
I/O
A5 A6 A7 A8 A9
1
2
32
A0
A1
A2
A3
A4
X
地址译码器
Y 地址译码器
2、复合译码结构燕山大学电气工程学院自动化教研室第 6章 主存储器
6.4.2 可擦除可编程的 ROM（ EPROM）
1．基本存储电路图 EPROM的结构示意图
S
D
位线字线浮空燕山大学电气工程学院自动化教研室第 6章 主存储器
2,EPROM实例图
4-
14
27
16
引脚
A7
A6
A5
A4
A3
A2
A1
A0
O 0
O 1
O 2
GND
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
V
CC
A8
A9
V
PP
OE
A10
CE
O 7
O 6
O 5
O 4
O 3
1 24
2 23
3 22
4 21
5 20
6 19
7 18
8 17
9 16
10 15
11 14
12 13
外存间接和 CPU联系。存储速度慢，存储容量大，价格相对低，程序需用时可由外存调到内存，用完存到外存。
燕山大学电气工程学院自动化教研室第 6章 主存储器寄存器高速缓存内存储器外存储器 （ 文件 ）
指令操作数块页网络
CPU 主板包数据单元数据块传输速度大小 快慢存储器类型燕山大学电气工程学院自动化教研室第 6章 主存储器
PC存储系统燕山大学电气工程学院自动化教研室第 6章 主存储器
6.1.1 RAM的种类燕山大学电气工程学院自动化教研室第 6章 主存储器
6.1.2 ROM的种类
掩膜 ROM
可擦除可编程的 ROM（ EPROM）
电可擦可编程 ROM(EEPROM)
燕山大学电气工程学院自动化教研室第 6章 主存储器
6.2 读写存储器 RAM
6.2.1基本存储电路燕山大学电气工程学院自动化教研室第 6章 主存储器
1六管静态存储电路燕山大学电气工程学院自动化教研室第 6章 主存储器
3地址译码方式
1、单译码方式燕山大学电气工程学院自动化教研室第 6章 主存储器双译码存储器电路燕山大学电气工程学院自动化教研室第 6章 主存储器
4、一个实际静态 RAM的例子燕山大学电气工程学院自动化教研室第 6章 主存储器练习
1、某存储体采用双译码方式，有 16根字线（ x
线）,8根位线（ y线），问：
（ 1）共有多少位（ b）；
（ 2） 共有多少字节（ B）；
（ 3） 有多少根地址线；
（ 4）若采用单译码方式，需用多少字线、多少地址线；
燕山大学电气工程学院自动化教研室第 6章 主存储器
CPU与存储器连接应注意的问题
1,CPU总线的带负载能力
2,CPU的时序与存储器的存取速度之间的配合
3,存储器的组织,地址分配 与片选问题
4,控制信号的连接
（ 注意片选端 CS,CE作为地址信号 ）
燕山大学电气工程学院自动化教研室第 6章 主存储器图 用 1024× 1位的芯片组成 1KB RAM的方框图
A0
︰
︰
A9
D0
︰
︰
︰
D7
8
I/O
7
I/O
6
I/O
5
I/O
4
I/O
3
I/O
2
I/O
1
1024 × 1
I/O
地址线数据线燕山大学电气工程学院自动化教研室第 6章 主存储器存储器容量：
210 ＝ 1024B＝ 1KB
＝ 1024× 8b
地址范围：
A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 选中单元
0 0 0 0 0 0 0 0 0 0（ 0000H） 0
0 0 0 0 0 0 0 0 0 1（ 0001H） 1
0 0 0 0 0 0 0 0 1 0（ 0002H） 2
0 0 0 0 0 0 0 0 1 1（ 0003H） 3
0 0 0 0 0 0 0 1 0 0（ 0004H） 4
.
.
,
1 1 1 1 1 1 1 1 1 1（ 0FFFH） 1K-1
燕山大学电气工程学院自动化教研室第 6章 主存储器图 用 256× 4位的芯片组成 1K RAM的方框图
A8
A9
A0
︰
︰
A7
D0
︰
︰
︰
D7
地址线数据线
A0 CE 4
I/O
A0 CE 3
256 × 4
A7 I/O
A0 CE 6
I/O
A0 CE 5
256 × 4
A7 I/O
A0 CE 8
I/O
A0 CE 7
256 × 4
A7 I/O
A0 CE 2
I/O
A0 CE 1
256 × 4
A7 I/O
Y0
Y
1Y2
Y3
Y1
页：能够进行字节操作的存储芯片（组）
燕山大学电气工程学院自动化教研室第 6章 主存储器译码规则（二四译码）
A8 A9 Y0 Y1 Y2 Y3
0 0 1 0 0 0
0 1 0 1 0 0
1 0 0 0 1 0
1 1 0 0 0 1
燕山大学电气工程学院自动化教研室第 6章 主存储器线选法,单片机的 单根 地址线直接接到外部电路芯片
（设备）的片选端。特点：接线简单，地址重叠较多，
地址空间没有得到充分利用，当单片机外围芯片较少时采用。
译码法,用译码器将单片机的（高位）地址线进行译码，
译码输出信号作为外部电路芯片（设备）的片选信号。
特点：需要硬件（译码器），电路稍复杂，但地址空间可以得到充分利用，地址重叠少。
全译码,所有（高位）地址线全部参与译码，
没有地址重叠问题。
部分译码,部分（高位）地址线全部参与译码，
有部分地址重叠。
燕山大学电气工程学院自动化教研室第 6章 主存储器译码方式比较
·¨ è? ò 2? ò
ó2?t?T ò÷ ò÷￡¨ò μ￥ ￡?
èY á? óD?T¨óú μ×?· êy¨óú μ×?· êy
D μ×?· à? ·? μ×?· 3? ·? à? ó? μ×?· 3? ·? à? ó? μ×?·
μ×?· 2¨ò¨ò? 2¨ò? ￡? μ×?·× μt
什么时候会发生地址重叠 — 当存在未用到的地址线时发生。
因为这些地址线可设为,1”,也可设为,0” 。
燕山大学电气工程学院自动化教研室第 6章 主存储器图 用 2114芯片组成 4K RAM线选控制译码结构图
A9 ～ A0
D7 ～ D 0
A9 ～ A0
CS
OE 2114
WE
D7 ～ D0
A9 ～ A0
D7 ～ D0
A9 ～ A0
CS
OE 2114
WE
D7 ～ D0
A9 ～ A0
D7 ～ D0
A9 ～ A0
CS
OE 2114
WE
D7 ～ D0
A9 ～ A0
D7 ～ D0
A9 ～ A0
CS
OE 2114
WE
D7 ～ D0
A13
A12
A11
A10
A9 ～ A0
D7 ～ D0
WE
RD
燕山大学电气工程学院自动化教研室第 6章 主存储器
A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0
X X 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0400H
X X 0 0 0 1 1 1 1 1 1 1 1 1 1 1 07FFH
地址范围
A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0
X X 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0800H
X X 0 0 1 0 1 1 1 1 1 1 1 1 1 1 0BFFH
A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0
X X 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1000H
X X 0 1 0 0 1 1 1 1 1 1 1 1 1 1 13FFH
A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0
X X 1 0 0 0 0 0 0 0 0 0 0 0 0 0 2000H
X X 1 0 0 0 1 1 1 1 1 1 1 1 1 1 23FFH
燕山大学电气工程学院自动化教研室第 6章 主存储器
6.3 现代 RAM
6.3.1 内存条的构成下 图是三星的 DDR内存条的正面以及背面 。
燕山大学电气工程学院自动化教研室第 6章 主存储器
Infineon(英飞菱 )的内存条结构剖析
1,PCB板上图是 Infineon原装 256MB DDR266，
采用单面 8颗粒 TSOP封装。
燕山大学电气工程学院自动化教研室第 6章 主存储器
2、金手指这一根根黄色的接触点是内存与主板内存槽接触的部分，数据就是靠它们来传输的，
通常称为金手指。
4、内存颗粒空位在内存条上你可能常看到这样的空位，这是因为采用的封装模式预留了一片内存芯片。
燕山大学电气工程学院自动化教研室第 6章 主存储器内存的芯片就是内存的灵魂所在，内存的性能、速度、容量都是由内存芯片 决定 的。
3、内存芯片（颗粒）
燕山大学电气工程学院自动化教研室第 6章 主存储器
5、电容电容采用贴片式电容，它为提高内存条的稳定性起了很大作用。
6、电阻电阻也是采用贴片式设计，
一般好的内存条电阻的分布规划也很整齐合理。
燕山大学电气工程学院自动化教研室第 6章 主存储器
7、内存固定卡缺口：内存插到主板上后，主板上的内存插槽会有两个夹子牢固的扣住内存，这个缺口便是用于固定内存用的。
8、内存脚缺口 内存的脚上的缺口一是用来防止内存插反的，二是用来区分不同的内存，以前的 SDRAM
内存条是有两个缺口的，而 DDR则只有一个缺口，不能混插。
燕山大学电气工程学院自动化教研室第 6章 主存储器
SPD是一个八脚的小芯片，它实际上是一个 EEPROM可擦写存贮器，这的容量有
256字节，可以写入一点信息，这信息中就可以包括内存的标准工作状态、速度、响应时间等，以协调计算机系统更好的工作。
9,SPD
燕山大学电气工程学院自动化教研室第 6章 主存储器另外内存条上一般还有芯片标志，通常包括厂商名称、单片容量、芯片类型、工作速度、生产日期等，其中还可能有电压、
容量系数和一些厂商的特殊标识在里面。
芯片标志是观察内存条性能参数的重要依据。
信息燕山大学电气工程学院自动化教研室第 6章 主存储器中关村在线 04年内存专题图片鉴赏燕山大学电气工程学院自动化教研室第 6章 主存储器
（ 金士顿 ） Kingston ValueRAM DDR400 256MB*2
燕山大学电气工程学院自动化教研室第 6章 主存储器宇瞻 Apacer 256MB UNB PC3200（ DDR400） *2
燕山大学电气工程学院自动化教研室第 6章 主存储器富豪 小金龙 DDR500 256MB*2
燕山大学电气工程学院自动化教研室第 6章 主存储器金邦 DDR400 256MB*2
燕山大学电气工程学院自动化教研室第 6章 主存储器胜创（ kingmax） DDR500 512MB * 2
燕山大学电气工程学院自动化教研室第 6章 主存储器
6.4 只读存储器（ ROM）
掩膜 ROM
可擦除可编程的 ROM（ EPROM）
电可擦可编程 ROM(EEROM)
燕山大学电气工程学院自动化教研室第 6章 主存储器6.4.1 掩膜 ROM
1,字译码结构
V D D
字线 0
字线 1
字线 2
字线 3
位线 1 位线 2 位线 3 位线 4
D
3
D
2
D
1
D
0
A0
A1
字线地址译码器燕山大学电气工程学院自动化教研室第 6章 主存储器
1 2 32
I/O
A5 A6 A7 A8 A9
1
2
32
A0
A1
A2
A3
A4
X
地址译码器
Y 地址译码器
2、复合译码结构燕山大学电气工程学院自动化教研室第 6章 主存储器
6.4.2 可擦除可编程的 ROM（ EPROM）
1．基本存储电路图 EPROM的结构示意图
S
D
位线字线浮空燕山大学电气工程学院自动化教研室第 6章 主存储器
2,EPROM实例图
4-
14
27
16
引脚
A7
A6
A5
A4
A3
A2
A1
A0
O 0
O 1
O 2
GND
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
V
CC
A8
A9
V
PP
OE
A10
CE
O 7
O 6
O 5
O 4
O 3
1 24
2 23
3 22
4 21
5 20
6 19
7 18
8 17
9 16
10 15
11 14
12 13
