第 2 章 单片机的硬件结构和原理第 2章 单片机的硬件结构和原理
2.1 概述
2.2 MCS -51单片机硬件结构
2.3 中央处理器 CPU
2.4 存储器的结构
2.5 并行输入 /输出接口
2.6 单片机的引脚及其功能
2.7 单片机工作的基本时序第 2 章 单片机的硬件结构和原理
2.1 概 述
2.1.1 单片机的发展简史
1,4位单片机（ 1971～ 1974）
2,低档 8位单片机（ 1974～ 1978）
3,高档 8位单片机（ 1978～ 1982）
4,16位单片机（ 1982～ 1990）
5,新一代单片机（ 90年代以来）
第 2 章 单片机的硬件结构和原理
2.1.2 单片机的应用
1,单机应用
（ 1） 测控系统。
（ 2） 智能仪表。
（ 3） 机电一体化产品。
（ 4） 智能接口。
（ 5） 智能民用产品。
第 2 章 单片机的硬件结构和原理
2,多机应用
（ 1） 功能集散系统。
（ 2） 并行多控制系统。
（ 3） 局部网络系统。
第 2 章 单片机的硬件结构和原理
2.2 MCS - 51单片机硬件结构
2.2.1 MCS - 51系列单片机的分类表 2.1 MCS - 51 系列单片机配置一览表第 2 章 单片机的硬件结构和原理
2.2.2 MCS - 51单片机的内部结构图 2.1 MCS - 51单片机结构框图第 2 章 单片机的硬件结构和原理
2.3 中央处理器 CPU
2.3.1 运算器
1,算术逻辑单元 ALU
2,累加器 ACC（ Accumulator）
3,寄存器 B
4,程序状态字 PSW（ Programe State Word）
Cy AC F0 RS1 RS0 OV … P
D7 D6 D5 D4 D3 D2 D1 D0
PSW
第 2 章 单片机的硬件结构和原理表 2.2 RS1,RS0与片内工作寄存器组的对应关系
RS1 RS0 寄存器组 片内 PAM地址 通用寄存器名称
0 0 0组 00H~07H R0~R7
0 1 1组 08H~0FH R0~R7
1 0 2组 10H~17H R0~R7
0 1 3组 18H~1FH R0~R7
第 2 章 单片机的硬件结构和原理
2.3.2 控制器
1,时钟电路图 2.2 单片机时钟电路
（ a） 内部时钟电路； （ b） 外部振荡源第 2 章 单片机的硬件结构和原理
2,复位电路图 2.3
（ a）上电复位电路； (b) 开关复位电路第 2 章 单片机的硬件结构和原理表 2.3 复位后内部寄存器状态第 2 章 单片机的硬件结构和原理
3.
指令寄存器中存放指令代码 。 CPU执行指令时,由程序存储器中读取的指令代码送入指令存储器,经译码器译码后由定时与控制电路发出相应的控制信号,完成指令所指定的操作 。
第 2 章 单片机的硬件结构和原理
4,程序计数器 PC（ Program Counter）
PC用于存放 CPU下一条要执行的指令地址,是一个 16
位的专用寄存器,可寻址范围是 0000H~0FFFFH共 64 KB。
程序中的每条指令存放在 ROM区的某一单元,并都有自己的存放地址 。 CPU 要执行哪条指令时,就把该条指令所在的单元的地址送上地址总线 。 在顺序执行程序中,当 PC的内容被送到地址总线后,会自动加 1,即 (PC)← (PC)+1,又指向 CPU 下一条要执行的指令地址 。
第 2 章 单片机的硬件结构和原理
5,堆栈指针 SP（ Stack Pointer）
堆栈操作是在内存 RAM区专门开辟出来的按照,先进后出,原则进行数据存取的一种工作方式,主要用于子程序调用及返回和中断处理断点的保护及返回,它在完成子程序嵌套和多重中断处理中是必不可少的 。 为保证逐级正确返回,
进入栈区的,断点,数据应遵循,先进后出,的原则 。 SP用来指示堆栈所处的位置,在进行操作之前,先用指令给 SP赋值,
以规定栈区在 RAM区的起始地址 （ 栈底层 ） 。 当数据推入栈区后,SP的值也自动随之变化 。 MCS - 51 系统复位后,SP初始化为 07H。
第 2 章 单片机的硬件结构和原理
6,数据指针寄存器 DPTR
数据指针 DPTR是一个 16 位的专用寄存器,其高位字节寄存器用 DPH表示,低位字节寄存器用 DPL表示 。 既可作为一个 16 位寄存器 DPTR来处理,也可作为两个独立的 8 位寄存器 DPH和 DPL来处理 。
DPTR 主要用来存放 16 位地址,当对 64 KB外部数据存储器空间寻址时,作为间址寄存器用 。 在访问程序存储器时,
用作基址寄存器 。
第 2 章 单片机的硬件结构和原理
2.4 存储器的结构图 2.4 MCS - 51 单片机的存储器结构第 2 章 单片机的硬件结构和原理
1,程序存储器对于 8051来说,程序存储器 （ ROM） 的内部地址为
0000H~0FFFH,共 4 KB; 外部地址为 1000H~FFFFH,共 60 KB。
当程序计数器由内部 0FFFH执行到外部 1000H 时,会自动跳转 。
对于 8751 来说,内部有 4 KB的 EPROM,将它作为内部程序存储器 ; 8031 内部无程序存储器,必须外接程序存储器 。
8031 最多可外扩 64 KB程序存储器,其中 6 个单元地址具有特殊用途,是保留给系统使用的 。 0000H是系统的启动地址,
一般在该单元中存放一条绝对跳转指令 。 0003H,000BH、
000BH,001BH和 0023H对应 5 种中断源的中断服务入口地址 。
第 2 章 单片机的硬件结构和原理
2,内部数据存储器
MCS-51 单片机片内 RAM的配置如图 2.4（ b） 所示 。 片内 RAM为 256 字节,地址范围为 00H~FFH,分为两大部分,低
128 字节 （ 00H~7FH） 为真正的 RAM区 ; 高 128 字节
（ 80H~FFH） 为特殊功能寄存器区 SFR。
在低 128 字节 RAM中,00H~1FH共 32 单元是 4 个通用工作寄存器区 。 每一个区有 8 个通用寄存器 R0~R7。 寄存器和 RAM地址对应关系如表 2.4。
第 2 章 单片机的硬件结构和原理表 2.4 寄存器与 RAM 地址对照表第 2 章 单片机的硬件结构和原理表 2.5 RAM中的位寻址区地址表第 2 章 单片机的硬件结构和原理表 2.6 SFR
第 2 章 单片机的硬件结构和原理表 2.6 SFR
第 2 章 单片机的硬件结构和原理表 2.6 SFR
第 2 章 单片机的硬件结构和原理
3.
外部数据存储器一般由静态 RAM构成,其容量大小由用户根据需要而定,最大可扩展到 64 KB RAM,地址是
0000H~0FFFFH。 CPU通过 MOVX指令访问外部数据存储器,
用间接寻址方式,R0,R1和 DPTR都可作间接寄存器 。 注意,
外部 RAM和扩展的 I/O接口是统一编址的,所有的外扩 I/O
口都要占用 64 KB中的地址单元 。
第 2 章 单片机的硬件结构和原理
2.5 并行输入 /输出接口图 2.5 P0 口内部一位结构图
1,P0口第 2 章 单片机的硬件结构和原理
2,P1,P2和 P3口
P1,P2 和 P3 口为准双向口,在内部差别不大,但使用功能有所不同 。
P1口是用户专用 8 位准双向 I/O口,具有通用输入 /输出功能,
每一位都能独立地设定为输入或输出 。 当有输出方式变为输入方式时,该位的锁存器必须写入,1”,然后才能进入输入操作 。
P2口是 8 位准双向 I/O口 。 外接 I/O设备时,可作为扩展系统的地址总线,输出高 8位地址,与 P0 口一起组成 16 位地址总线 。
对于 8031 而言,P2 口一般只作为地址总线使用,而不作为 I/O线直接与外部设备相连 。
第 2 章 单片机的硬件结构和原理表 2.7 P3口的第二功能第 2 章 单片机的硬件结构和原理
2.6 单片机的引脚及其功能图 2.6 MCS - 51
(a) 管脚图； (b) 8031 引脚功能分类第 2 章 单片机的硬件结构和原理
2.7 单片机工作的基本时序
1.
（ 1） 振荡周期,也称时钟周期,是指为单片机提供时钟脉冲信号的振荡源的周期 。
（ 2） 状态周期,每个状态周期为时钟周期的 2 倍,是振荡周期经二分频后得到的 。
（ 3） 机器周期,一个机器周期包含 6 个状态周期 S1~S6,也就是 12 个时钟周期 。 在一个机器周期内,CPU可以完成一个独立的操作 。
（ 4） 指令周期,它是指 CPU完成一条操作所需的全部时间 。
每条指令执行时间都是有一个或几个机器周期组成 。 MCS -
51 系统中,有单周期指令,双周期指令和四周期指令 。
第 2 章 单片机的硬件结构和原理
2,MCS - 51 指令的取指 /执行时序图
2.
7MCS
-
51
单片机取指/
执行时序第 2 章 单片机的硬件结构和原理
3,访问外部 ROM和 RAM的时序图 2.8 读外部程序 ROM时序第 2 章 单片机的硬件结构和原理图 2 - 9 读外部数据 RAM时序第 2 章 单片机的硬件结构和原理图 2.10 写外部数据 RAM的时序
2.1 概述
2.2 MCS -51单片机硬件结构
2.3 中央处理器 CPU
2.4 存储器的结构
2.5 并行输入 /输出接口
2.6 单片机的引脚及其功能
2.7 单片机工作的基本时序第 2 章 单片机的硬件结构和原理
2.1 概 述
2.1.1 单片机的发展简史
1,4位单片机（ 1971～ 1974）
2,低档 8位单片机（ 1974～ 1978）
3,高档 8位单片机（ 1978～ 1982）
4,16位单片机（ 1982～ 1990）
5,新一代单片机（ 90年代以来）
第 2 章 单片机的硬件结构和原理
2.1.2 单片机的应用
1,单机应用
（ 1） 测控系统。
（ 2） 智能仪表。
（ 3） 机电一体化产品。
（ 4） 智能接口。
（ 5） 智能民用产品。
第 2 章 单片机的硬件结构和原理
2,多机应用
（ 1） 功能集散系统。
（ 2） 并行多控制系统。
（ 3） 局部网络系统。
第 2 章 单片机的硬件结构和原理
2.2 MCS - 51单片机硬件结构
2.2.1 MCS - 51系列单片机的分类表 2.1 MCS - 51 系列单片机配置一览表第 2 章 单片机的硬件结构和原理
2.2.2 MCS - 51单片机的内部结构图 2.1 MCS - 51单片机结构框图第 2 章 单片机的硬件结构和原理
2.3 中央处理器 CPU
2.3.1 运算器
1,算术逻辑单元 ALU
2,累加器 ACC（ Accumulator）
3,寄存器 B
4,程序状态字 PSW（ Programe State Word）
Cy AC F0 RS1 RS0 OV … P
D7 D6 D5 D4 D3 D2 D1 D0
PSW
第 2 章 单片机的硬件结构和原理表 2.2 RS1,RS0与片内工作寄存器组的对应关系
RS1 RS0 寄存器组 片内 PAM地址 通用寄存器名称
0 0 0组 00H~07H R0~R7
0 1 1组 08H~0FH R0~R7
1 0 2组 10H~17H R0~R7
0 1 3组 18H~1FH R0~R7
第 2 章 单片机的硬件结构和原理
2.3.2 控制器
1,时钟电路图 2.2 单片机时钟电路
（ a） 内部时钟电路； （ b） 外部振荡源第 2 章 单片机的硬件结构和原理
2,复位电路图 2.3
（ a）上电复位电路； (b) 开关复位电路第 2 章 单片机的硬件结构和原理表 2.3 复位后内部寄存器状态第 2 章 单片机的硬件结构和原理
3.
指令寄存器中存放指令代码 。 CPU执行指令时,由程序存储器中读取的指令代码送入指令存储器,经译码器译码后由定时与控制电路发出相应的控制信号,完成指令所指定的操作 。
第 2 章 单片机的硬件结构和原理
4,程序计数器 PC（ Program Counter）
PC用于存放 CPU下一条要执行的指令地址,是一个 16
位的专用寄存器,可寻址范围是 0000H~0FFFFH共 64 KB。
程序中的每条指令存放在 ROM区的某一单元,并都有自己的存放地址 。 CPU 要执行哪条指令时,就把该条指令所在的单元的地址送上地址总线 。 在顺序执行程序中,当 PC的内容被送到地址总线后,会自动加 1,即 (PC)← (PC)+1,又指向 CPU 下一条要执行的指令地址 。
第 2 章 单片机的硬件结构和原理
5,堆栈指针 SP（ Stack Pointer）
堆栈操作是在内存 RAM区专门开辟出来的按照,先进后出,原则进行数据存取的一种工作方式,主要用于子程序调用及返回和中断处理断点的保护及返回,它在完成子程序嵌套和多重中断处理中是必不可少的 。 为保证逐级正确返回,
进入栈区的,断点,数据应遵循,先进后出,的原则 。 SP用来指示堆栈所处的位置,在进行操作之前,先用指令给 SP赋值,
以规定栈区在 RAM区的起始地址 （ 栈底层 ） 。 当数据推入栈区后,SP的值也自动随之变化 。 MCS - 51 系统复位后,SP初始化为 07H。
第 2 章 单片机的硬件结构和原理
6,数据指针寄存器 DPTR
数据指针 DPTR是一个 16 位的专用寄存器,其高位字节寄存器用 DPH表示,低位字节寄存器用 DPL表示 。 既可作为一个 16 位寄存器 DPTR来处理,也可作为两个独立的 8 位寄存器 DPH和 DPL来处理 。
DPTR 主要用来存放 16 位地址,当对 64 KB外部数据存储器空间寻址时,作为间址寄存器用 。 在访问程序存储器时,
用作基址寄存器 。
第 2 章 单片机的硬件结构和原理
2.4 存储器的结构图 2.4 MCS - 51 单片机的存储器结构第 2 章 单片机的硬件结构和原理
1,程序存储器对于 8051来说,程序存储器 （ ROM） 的内部地址为
0000H~0FFFH,共 4 KB; 外部地址为 1000H~FFFFH,共 60 KB。
当程序计数器由内部 0FFFH执行到外部 1000H 时,会自动跳转 。
对于 8751 来说,内部有 4 KB的 EPROM,将它作为内部程序存储器 ; 8031 内部无程序存储器,必须外接程序存储器 。
8031 最多可外扩 64 KB程序存储器,其中 6 个单元地址具有特殊用途,是保留给系统使用的 。 0000H是系统的启动地址,
一般在该单元中存放一条绝对跳转指令 。 0003H,000BH、
000BH,001BH和 0023H对应 5 种中断源的中断服务入口地址 。
第 2 章 单片机的硬件结构和原理
2,内部数据存储器
MCS-51 单片机片内 RAM的配置如图 2.4（ b） 所示 。 片内 RAM为 256 字节,地址范围为 00H~FFH,分为两大部分,低
128 字节 （ 00H~7FH） 为真正的 RAM区 ; 高 128 字节
（ 80H~FFH） 为特殊功能寄存器区 SFR。
在低 128 字节 RAM中,00H~1FH共 32 单元是 4 个通用工作寄存器区 。 每一个区有 8 个通用寄存器 R0~R7。 寄存器和 RAM地址对应关系如表 2.4。
第 2 章 单片机的硬件结构和原理表 2.4 寄存器与 RAM 地址对照表第 2 章 单片机的硬件结构和原理表 2.5 RAM中的位寻址区地址表第 2 章 单片机的硬件结构和原理表 2.6 SFR
第 2 章 单片机的硬件结构和原理表 2.6 SFR
第 2 章 单片机的硬件结构和原理表 2.6 SFR
第 2 章 单片机的硬件结构和原理
3.
外部数据存储器一般由静态 RAM构成,其容量大小由用户根据需要而定,最大可扩展到 64 KB RAM,地址是
0000H~0FFFFH。 CPU通过 MOVX指令访问外部数据存储器,
用间接寻址方式,R0,R1和 DPTR都可作间接寄存器 。 注意,
外部 RAM和扩展的 I/O接口是统一编址的,所有的外扩 I/O
口都要占用 64 KB中的地址单元 。
第 2 章 单片机的硬件结构和原理
2.5 并行输入 /输出接口图 2.5 P0 口内部一位结构图
1,P0口第 2 章 单片机的硬件结构和原理
2,P1,P2和 P3口
P1,P2 和 P3 口为准双向口,在内部差别不大,但使用功能有所不同 。
P1口是用户专用 8 位准双向 I/O口,具有通用输入 /输出功能,
每一位都能独立地设定为输入或输出 。 当有输出方式变为输入方式时,该位的锁存器必须写入,1”,然后才能进入输入操作 。
P2口是 8 位准双向 I/O口 。 外接 I/O设备时,可作为扩展系统的地址总线,输出高 8位地址,与 P0 口一起组成 16 位地址总线 。
对于 8031 而言,P2 口一般只作为地址总线使用,而不作为 I/O线直接与外部设备相连 。
第 2 章 单片机的硬件结构和原理表 2.7 P3口的第二功能第 2 章 单片机的硬件结构和原理
2.6 单片机的引脚及其功能图 2.6 MCS - 51
(a) 管脚图； (b) 8031 引脚功能分类第 2 章 单片机的硬件结构和原理
2.7 单片机工作的基本时序
1.
（ 1） 振荡周期,也称时钟周期,是指为单片机提供时钟脉冲信号的振荡源的周期 。
（ 2） 状态周期,每个状态周期为时钟周期的 2 倍,是振荡周期经二分频后得到的 。
（ 3） 机器周期,一个机器周期包含 6 个状态周期 S1~S6,也就是 12 个时钟周期 。 在一个机器周期内,CPU可以完成一个独立的操作 。
（ 4） 指令周期,它是指 CPU完成一条操作所需的全部时间 。
每条指令执行时间都是有一个或几个机器周期组成 。 MCS -
51 系统中,有单周期指令,双周期指令和四周期指令 。
第 2 章 单片机的硬件结构和原理
2,MCS - 51 指令的取指 /执行时序图
2.
7MCS
-
51
单片机取指/
执行时序第 2 章 单片机的硬件结构和原理
3,访问外部 ROM和 RAM的时序图 2.8 读外部程序 ROM时序第 2 章 单片机的硬件结构和原理图 2 - 9 读外部数据 RAM时序第 2 章 单片机的硬件结构和原理图 2.10 写外部数据 RAM的时序
