第 2章 80C51单片机内部结构和工作原理
80C51系列单片机内部结构
外部引脚功能
存储空间配置和功能
片内 RAM结构和功能
特殊功能寄存器的用途和功能
程序计数器 PC的作用和基本工作方式
I/O端口结构,工作原理及功能
时钟和时序
复位电路,复位条件和复位后状态
低功耗工作方式的作用和进入退出的方法本章要点
§ 2-1 内部结构和引脚功能
2.1.1 内部结构
8 位的 CPU,片内有振荡器和时钟电路,工作频率为
1～ 12MHz（ Atmel 89Cxx为 0～ 24MHz）
片内有 128/256字节 RAM
片内有 0K/4K/8K字节 程序存储器 ROM
可寻址片外 64K字节 数据存储器 RAM
可寻址片外 64K字节 程序存储器 ROM
片内 21/26个 特殊功能寄存器 （ SFR）
4个 8位 的并行 I/O口 （ PIO）
1个 全双工串行口 （ SIO/UART）
2/3个 16位 定时器 /计数器 （ TIMER/COUNTER）
可处理 5/6个中断源,两级中断优先级
内置 1个布尔处理器和 1个布尔累加器 （ Cy）
MCS-51指令集含 111条指令
MCS-51单片机基本特性
MCS-51系列单片机配置一览表系列片内存储器（字节） 定时器计数器并行
I/O
串行
I/O
中断源片内 ROM 片内
RAM无 有 ROM 有 EPROM
Intel
MCS-51
子系列
8031
80C31
8051
80C51
(4K字节 )
8751
87C51
(4K字节 )
128
字节 2x16 4x8位 1 5
Intel
MCS-52
子系列
8032
80C32
8052
80C52
(8K字节 )
8752
87C52
(8K字节 )
256
字节 3x16 4x8位 1 6
注意：今后将会经常提到 ATMEL的 AT89C2051/51/52等 MCU！
ATEML
89C系列
(常用型 )
1051(1K)/ 2051(2K)/ 4051(4K)
（ 20条引脚 DIP封装） 128 2 15 1 5
89C51(4K)/ 89C52(8K)
（ 40条引脚 DIP封装）
128/
256 2/3 32 1 5/6
单片机的引脚定义从一片集成电路的角度去认识单片机
2.1.2 引脚功能
40个引脚 双排直插 DIP封装,大致可分为 4类,电源、时钟、
控制和 I/O引脚。
单片机的引脚（晶振端）
⒈ 电源,⑴ VCC - 芯片电源，接 +5V/3.3V/2.7V；
⑵ VSS - 接地端；
⒉ 时钟,XTAL1,XTAL2 - 晶体振荡电路反相输入端和输出端。
15～ 45pfx2 1～ 12MHz（ MCS-51）
0～ 24MHz（ Atmel-89C）
XTAL1
XTAL2
也可以由 XTAL1端接入外部时钟，此时应将 XTAL2接地：
XTAL2
XTAL1
外部时钟通常 外接一个晶振两个电容
⒊ 控制线,控制线共有 4根，
⑴ ALE/PROG:地址锁存允许 /片内 EPROM编程脉冲
① ALE功能：用来锁存 P0口送出的低 8位地址
② PROG功能：片内有 EPROM的芯片，在 EPROM编程期间，此引脚输入编程脉冲。
⑵ PSEN:外 ROM读选通信号。
⑶ RST/VPD:复位 /备用电源。
① RST（ Reset）功能：复位信号输入端。
② VPD功能：在 Vcc掉电情况下，接备用电源。
单片机 锁存器74LS373
P0.0-P0.7
ALE
PSEN
P2.0-P2.4
8D 8Q
OE
A8-A12
A0-A7
D0-D7
G
EA OE
CE
EPROM
单片机的引脚（ PSEN端）
PSEN,寻址外部程序存储器时选通外部 EPROM的读控制端（ OE） 低有效。
EPROM
⑷ EA/Vpp:内外 ROM选择 /片内 EPROM编程电源。
① EA功能：内外 ROM选择端。
80C51单片机 ROM寻址范围为 64KB，其中 4KB在片内,60KB在片外 (80C31芯片无内 ROM，全部在片外 )。
当 EA保持高电平时,先访问内 ROM，但当 PC(程序计数器 )值超过 4KB(0FFFH)时，将自动转向执行外 ROM
中的程序。
当 EA保持低电平时,则只访问外 ROM，不管芯片内有否内 ROM。对 80C31芯片,片内无 ROM，因此 EA必须接地。
② Vpp功能,片内有 EPROM的芯片，在 EPROM编程期间，施加编程电源 Vpp。
⒋ I/O线
80C51共有 4个 8位 并行 I/O端口,P0,P1,P2、
P3口，共 32个引脚。 P3口还具有第二功能，用于特殊信号输入输出和控制信号（属控制总线）。
P3.0 —— RXD：串行口输入端；
P3.1 —— TXD：串行口输出端；
P3.2 —— INT0：外部中断 0请求输入端；
P3.3 —— INT1：外部中断 1请求输入端；
P3.4 —— T0：定时 /计数器 0外部信号输入端；
P3.5 —— T1：定时 /计数器 1外部信号输入端；
P3.6 —— WR：外 RAM写选通信号输出端；
P3.7 —— RD：外 RAM读选通信号输出端 。
§ 2-2 存储空间配置和功能
80C51的存储器配置方式与其他常用的微机系统不同，属 哈佛结构 (注意,什么是哈佛结构?)，它把程序存储器和数据存储器分开，各有自己的寻址系统、
控制信号和功能。程序存储器用于存放程序和表格 常数；数据存储器用于存放程序运行数据和结果。
80C51的存储器组织结构可以分为三个不同的存储空间,分别是：
⑴ 64KB程序存储器 (ROM),包括片内 ROM和片外 ROM；
⑶ 256B内部数据存储器 (内 RAM)
(包括特殊功能寄存器 ） 。
⑵ 64KB外部数据存储器 （ 外 RAM）；
80C51存储空间配置图
2.2.1 程序存储器 （ ROM）
地址范围,0000H～ FFFFH，共 64KB。其中,
低段 4KB,0000H～ 0FFFH
80C51和 87C51在片内,80C31在片外。
高段 60KB,1000H～ FFFFH。在片外。
读写 ROM用 MOVC指令，控制信号是 PSEN和 EA。
读 ROM是以程序计数器 PC作为 16位地址指针，依次读相应地址 ROM中的指令和数据，每读一个字节,PC+1→PC,这是 CPU自动形成的。
但是有些指令有修改 PC的功能，例如转移类指令和 MOVC
指令,CPU将按修改后 PC的 16位地址读 ROM。
读 外 ROM的过程：
CPU从 PC(程序计数器 )中取出当前 ROM的 16位地址，分别由 P0口（低 8位） 和 P2口（高 8位） 同时输出,ALE信号有效时由地址锁存器锁存低 8位地址信号，地址锁存器输出的低 8位地址信号和 P2
口输出的高 8位地址信号同时加到外 ROM 16位地址输入端,当 PSEN信号有效时,外 ROM将相应地址存储单元中的数据送至数据总线（ P0口）,CPU读入后存入指定单元。
需要指出的是,64KB中有一小段范围是 80C51
系统专用单元,0003H~0023H是 5个中断源中断服务程序入口地址 (详见第 5章 )，用户不能安排其他内容。
80C51复位后,PC=0000H,CPU从地址为
0000H的 ROM单元中读取指令和数据。从 0000H到
0003H只有 3B，根本不可能安排一个完整的系统程序，而 80C51又是依次读 ROM字节的。 因此,这 3B
只能 用来安排 一条跳转指令,跳转到其他合适的地址范围去执行真正的主程序。
2.2.2 外部数据存储器（外 RAM）
地址范围,0000H～ FFFFH
共 64KB。
读写外 RAM用 MOVX指令，
控制信号是 P3口中的 RD和 WR。
一般情况下，只有在内 RAM不能满足 应用要求时，才外接 RAM。
外 RAM 16位地址分别由 P0口（低 8位）和 P2口
（高 8位）同时输出,ALE信号有效时由地址锁存器锁存低 8位地址信号，地址锁存器输出的低 8位地址信号和 P2口输出的高 8位地址信号同时加到外 RAM
16位地址输入端，当 RD信号有效时，外 RAM将相应地址存储单元中的数据送至数据总线（ P0口），
CPU读入后存入指定单元。
读外 RAM的过程,
写 外 RAM的过程,
写外 RAM的过程与读外 RAM的过程相同。只是控制信号不同，信号换成 WR信号。当 WR信号有效时，
外 RAM将数据总线（ P0口分时传送）上的数据写入相应地址存储单元中。
2.2.3 内部数据存储器（内 RAM）
从广义上讲,80C51内 RAM（ 128B）和特殊功能寄存器（ 128B）均属于片内 RAM空间，读写指令均用 MOV指令。但为加以区别，内 RAM通常 指 00H～ 7FH的低 128B空间。
80C51内 RAM又可分成 三个 物理空间,工作寄存器区,位寻址区 和 数据缓冲区 。
地址区域 功能名称
00H
～
1FH
00H～ 07H 工作寄存器 0区
08H～ 0FH 工作寄存器 1区
10H～ 17H 工作寄存器 2区
18H～ 1FH 工作寄存器 3区
20H～ 2FH 位寻址区
30H～ 7FH 数据缓冲区作用,
⒈ 工作寄存器区工作寄存器区分为 4个区,0区,1区,2区,3
区。每区有 8个寄存器,R0～ R7，寄存器名称相同。但是，当前工作的寄存器区只能有一个，由
PSW中的 D4,D3位决定 。
有专用于工作寄存器操作的指令，读写速度比一般内 RAM要快，指令字节比一般直接寻址指令要短，还具有间址功能，能给编程和应用带来方便。
⒉ 位寻址区
⑴ 地址,
从 20H～ 2FH共 16字节 （ Byte，缩写为英文大写字母 B）。每 B有 8位 （ bit，缩写为小写 b），共 128位，
每一位均有一个位地址，可位寻址、位操作。即按位地址对该位进行 置 1,清 0,求反 或 判转 。
⑵ 用途,
存放各种标志位信息和位数据。
⑶ 注意事项,
位地址与字节地址编址相同，容易混淆。
区分方法,位操作 指令 中的地址是位地址 ;
字节操作 指令 中的地址是字节地址。
位寻址区的位地址映象表字节地址位 地 址
D7 D6 D5 D4 D3 D2 D1 D0
2FH 7FH 7EH 7DH 7CH 7BH 7AH 79H 78H
2EH 77H 76H 75H 74H 73H 72H 71H 70H
2DH 6FH 6EH 6DH 6CH 6BH 6AH 69H 68H
2CH 67H 66H 65H 64H 63H 62H 61H 60H
2BH 5FH 5EH 5DH 5CH 5BH 5AH 59H 58H
2AH 57H 56H 55H 54H 53H 52H 51H 50H
29H 4FH 4EH 4DH 4CH 4BH 4AH 49H 48H
28H 47H 46H 45H 44H 43H 42H 41H 40H
27H 3FH 3EH 3DH 3CH 3BH 3AH 39H 38H
26H 37H 36H 35H 34H 33H 32H 31H 30H
25H 2FH 2EH 2DH 2CH 2BH 2AH 29H 28H
24H 27H 26H 25H 24H 23H 22H 21H 20H
23H 1FH 1EH 1DH 1CH 1BH 1AH 19H 18H
22H 17H 16H 15H 14H 13H 12H 11H 10H
21H 0FH 0EH 0DH 0CH 0BH 0AH 09H 08H
20H 07H 06H 05H 04H 03H 02H 01H 00H
⒊ 数据缓冲区内 RAM中 30H～ 7FH为数据缓冲区,用于存放各种数据和中间结果,起到数据缓冲的作用 。
2.2.4 特殊功能寄存器（ SFR）
特殊功能寄存器地址映象表（一）
特殊功能寄存器地址映象表（二）
特殊功能寄存器地址映象表（三）
注,带括号的字节地址表示每位有位地址可位操作。
⑴ 累加器 Acc
⑵ 寄存器 B
MOV A,R0 MOV A,@R1
MOV A,30H ADD A,32H
ADD A,#32H
MOV A,B ADD A,B
⑶ 程序状态字寄存器 PSW
PSW也称为标志寄存器,存放各有关标志 。
其结构和定义如下：
① Cy— 进位标志 。
用于表示 Acc.7有否向更高位进位 。
② AC— 辅助进位标志 。
用于表示 Acc.3有否向 Acc.4进位。
③ RS1,RS0 — 工作寄存器区选择控制位 。
RS1,RS0 = 00 —— 0区 （ 00H～ 07H）
RS1,RS0 = 01 —— 1区 （ 08H～ 0FH）
RS1,RS0 = 10 —— 2区 （ 10H～ 17H）
RS1,RS0 = 11 —— 3区（ 18H～ 1FH）
④ OV — 溢出标志 。
表示 Acc在 有符号数 算术运算中的溢出 。
⑤ P — 奇偶标志 。
表示 Acc中,1” 的个数的奇偶性。
⑥ F0,F1 — 用户标志 。
⑷ 数据指针 DPTR
⑸ 堆栈指针 SP
专用于指出堆栈顶部数据的地址。 堆栈中数据存取按先进后出、后进先出的原则。
堆栈操作分自动方式和指令方式。自动方式是在调用子程序或发生中断时 CPU自动将 断口地址存人或者取出；指令方式是使用进出栈指令进行操作。
16位，由两个 8位寄存器 DPH,DPL组成。主要用于存放一个 16位地址，作为 访问外部存储器 （外
RAM和 ROM）的地址指针 。
⑶ 执行调用子程序或发生中断时,CPU会自动将当前
PC值压入堆栈,将子程序入口地址或中断入口地址装入 PC；子程序返回或中断返回时,恢复原有被压入堆栈的 PC值,继续执行原顺序程序指令 。
2.2.5 程序计数器 PC
※ PC不属于特殊功能寄存器，不可访问，在物理结构上是独立的。
※ PC是一个 16位的地址寄存器，用于存放将要从 ROM中读出的下一字节指令码的地址，因此也称为地址指针。
※ PC的基本工作方式有：
⑴ 自动加 1。 CPU从 ROM中每读一个字节，自动执行
PC+1→PC ；
⑵ 执行转移指令时,PC会根据该指令要求修改下一次读 ROM新的地址；
§ 2-3 I/O端口结构及工作原理
※ 有 4个 8位并行 I/O口,共 32条端线,
P0,P1,P2和 P3口 。
每一个 I/O口都能用作输入或输出 。
※ 用作输入时，均 须先写入,1” ；
用作输出时,P0口应 外接上拉电阻 。
※ P0口的 负载能力 为 8个 LSTTL门电路；
P1～ P3口的负载能力为 4个 LSTTL门电路。
※ 在并行扩展外存储器或 I/O口情况下，
P0口用于低 8位地址总线和数据总线 (分时传送 )
P2口用于高 8位地址总线,
P3口常用于第二功能,
用户能使用的 I/O口只有 P1口和未用作第二功能的部分 P3口端线。
单片机的 I/O引脚结构众多功能各异的 I/O引脚源于它结构的不同单片机的引脚（ P0口）
P0.0— P0.7,双向 I/O （内置 场效应管 上拉）
寻址外部程序存储器时分时作为双向 8位数据口和输出低 8位地址复用口；不接外部程序存储器时可作为 8位准双向 I/O口使用。
2
1
D Q
CK /Q
读引脚读锁存器写锁存器内部总线地址 /数据 控制引脚 P0.X
3
4
VccV1
V2
2
1
D Q
CK /Q
读引脚 =1
读锁存器写锁存器内部总线地址 /数据 控制引脚 P0.X
3
4 0
0
1
0 0
截止截止
=0 Vcc
单片机的引脚（ P0口）
P0用作通用 I/O时，控制 =0,
（ 1）此脚作输入口（事先必须对它写,1”）
V2
V1
2
1
D Q
CK /Q
读引脚读锁存器写锁存器内部总线地址 /数据 控制引脚 P0.X
3
4 0
0
1
0 0
截止截止
=0 Vcc
单片机的引脚（ P0口）
P0用作通用 I/O时，控制 =0,
（ 2）此脚作输出口时,当 P0口用作输出口时，因 输出级处于开漏状态，必须外接上拉电阻。 当“写锁存器”信号加在锁存器的时钟端
CLK上，此时 D触发器将“内部总线”上的信号反相后输出到 Q端，
若 D端信号为 0,Q=1,v2导通,P0,x引脚输出,0”；若 D端信号为 1，
Q=0,v2截止，虽然 V1截止，因 P0,x引脚已外接上拉电阻,P0,x引脚输出,1”。
V2
V1
2
1
D Q
CK /Q
读引脚 =0
读锁存器写锁存器内部总线地址 /数据 控制 =1
引脚 P0.X
3
4 1
0
1
1
=0
导通截止=0
Vcc
单片机的引脚（ P0口）
P0口用作地址 /数据复用口，控制 =1
（ 1）作地址 /数据输出：输出地址 /数据 =0 时
V1
V2
2
1
D Q
CK /Q
读引脚 =0
读锁存器写锁存器内部总线地址 /数据 控制 =1
引脚 P0.X
3
4 1
1
0
0
=1
截止导通=1
Vcc
单片机的引脚（ P0口）
P0口用作地址 /数据复用口，控制 =1
（ 2）作地址 /数据输出：输出地址 /数据 =1 时
V1
V2
2
1
D Q
CK /Q
读引脚 =1
读锁存器写锁存器内部总线地址 /数据 控制 =0
引脚 P0.X
3
4
Vcc
单片机的引脚（ P0口）
P0口用作地址 /数据复用口
（ 3）作 /数据输入,与 P0用作通用 I/O时输入时情况相同,CPU使 V1,V2均截止，从 引脚上输入的外部数据经缓冲器 U2进入内部数据总线。
V1
V2
§ 2-4 时钟和时序
CPU总是按照一定的时钟节拍与时序工作
§ 2-4 时钟和时序
2.4.1 时钟电路
80C51单片机内有一高增益反相放大器，按图 2-8a连接即可构成自激振荡电路，振荡频率取决于石英晶体的振荡频率,
2.4.2 时钟周期和机器周期
⑴ 时钟周期 。
80C51振荡器产生的时钟脉冲频率的倒数，是最基本最小的定时信号。
⑵ 状态周期 。
它是将时钟脉冲二分频后的脉冲信号。状态周期是时钟周期的两倍。状态周期 又称 S周期。在 S周期内有两个时钟周期，即分为两拍，分别称为 P1和 P2
机器周期是 6个状态周期,12个时钟周期。
当时钟频率为 12MHz时，机器周期为 1?S；
当时钟频率为 6MHz时，机器周期为 2?S。
(3) 机器周期
80C51单片机工作的基本定时单位,简称机周 。
一个机器周期含有 6个状态周期,分别为 S1,S2,…,
S6,每个状态周期有两拍,分别为 S1P1,S1P2,S2P1、
S2P2…,S6P1,S6P2
（ 4） 指令周期指 CPU执行一条指令占用的时间 (用机器周期表示 )。
80C51执行各种指令时间是不一样的，可分为三类：单机周指令、双机周指令和四机周指令。其中单机周指令 有 64
条，双机周指令有 45条，四机周指令只有 2条 (乘法和除法指令 )，无三机周指令。
图 2-9 80C51的取指／执行时序
a) 单字节单周期指令，例,INC A b) 双字节单周期指令，例,ADD A,#data
c)单字节双周期指令，例 INC DPTR d)双字节双周期指令：例 PHSH direct
牢牢记住：
振荡周期 (时钟周期 )= 晶振频率 fosc的倒数；
1个机器周期 = 6个状态 周期
1个机器周期 = 12个 时钟周期 ；
1个指令周期 = 1,2,4个机器周期
80C51单片机的工作方式共有四种：
⑴ 复位 方式；
⑵ 程序执行 方式；
⑶ 低功耗 方式；
⑷ 片内 ROM编程 （ 包括校验 ） 方式 。
§ 2-5 复位和低功耗工作方式
2.5.1 复位方式
⒈ 复位条件
RST引脚保持 2个机器周期 以上的 高电平 。
实现复位操作，必须使 RST引脚 (9)保持两个机器周期以上的高电平。例如，若时钟频率为
12MHz，每机周为 1?S,则只需持续 2?S以上时间的高电平；若时钟频率为 6MHz，每个机器周期为 2?S,则需要持续 4?S以上时间的高电平。
⒉ 复位电路上电复位电路。 RC构成微分电路，
在上电瞬间，产生一个微分脉冲，其宽度若大于 2个机器周期,80C51将复位。为保证微分脉冲宽度足够大,RC时间常数应大于两个机器周期。 一般取 22电容,1k电阻。
按键复位电路。该电路除具有上电复位功能外，若要复位，只需按下图中 RESET键，
R1C2仍构成微分电路，使 RST端产生一个微分脉冲复位，复位完毕 C2经 R2放电，等待下一次按下复位按键。
⒊ 复位后 CPU状态
PC,0000H TMOD,00H
Acc,00H TCON,00H
B,00H TH0,00H
PSW,00H TL0,00H
SP,07H TH1,00H
DPTR,0000H TL1,00H
P0～ P3,FFH SCON,00H
IP,××× 00000B SBUF,不定
IE,0×× 00000B PCON,0××× 0000B
2.5.2 低功耗工作方式
⑴ 待机 (休闲 )方式 （ Idle）
⑵ 掉电保护 方式 （ Power Down） 。
在 Vcc=5V,fosc=12MHz条件下，
正常工作时电流约 20mA；
待机 (休闲 )方式时电流约 5mA；
掉电保护方式时电流仅 75?A。
两种低功耗工作方式由电源控制寄存器 PCON确定。
其中：
SMOD：波特率倍增位 （ 在串行通信中使用 ）
GF1,GF0：通用标志位
PD：掉电方式控制位,
PD=1,进入掉电工作方式；
IDL：待机 (休闲 )方式控制位,
IDL=1,进入待机工作方式 。
注意,PCON字节地址 87H,不能位寻址 。
读写时，只能整体字节操作，不能按位操作。
SMOD — — — GF1 GF0 PD IDLPSON
MSB LSB
⒈ 待机（休闲）方式
⑶ 待机 （ 休闲 ） 状态 退出
① 产生中断；
② 复位 。
⑴ 待机（休闲）方式 状态
● 片内时钟仅向中断源提供，其余被阻断；
● PC、特殊功能寄存器和片内 RAM状态保持不变；
● I/O引脚端口值保持原逻辑值；
● ALE、保持逻辑高电平；
● CPU不工作,但中断功能继续存在。
⑵ 待机（休闲）状态 进入只要使 PCON中 IDL位置 1。
⒉ 掉电保护方式
⑶ 掉电保护状态 退出
⑴ 掉电保护方式 状态
● 片内振荡器停振，所有功能部件停止工作；
● 片内 RAM数据信息 保存不变；
● ALE,PSEN为低电平；
● Vcc可降至 2V，但不能真正掉电。
⑵ 掉电保护状态 进入只要使 PCON中 PD位置 1。
唯一方法是硬件复位，复位后片内 RAM
数据不变，特殊功能寄存器内容按复位状态初始化。
51单片机的 8个特殊引脚
Vcc,GND,电源端
XTAL1,XTAL2,片内振荡电路输入、输出端
RESET,复位端 正脉冲有效（宽度?8 mS）
EA/Vpp,寻址外部 ROM控制端。低有效片内有 ROM时应当接高电平。
ALE/PROG,地址锁存允许控制端。
PSEN：选通外部 ROM的读 (OE)控制端。 低有效小结
51单片机的 4个 8位的 I/O口
P0.0— P0.7:8位数据口和输出低 8位地址复用口
(复用时是双向口；不复用时也是准双向口 )
P1.0— P1.7,通用 I/O口（准双向口）
P2.0— P2.7,输出高 8位地址
（用于寻址时是输出口；不寻址时是准双向口）
P3.0— P3.7,具有特定的第二功能（准双向口）
注意,在不外扩 ROM/RAM时,P0～ P3均可作通用 I/O
口使用，而且 都是 准双向 I/O口 (例如,AT89C51)！
小结
P3口第二功能表 （ P.26 表 2－ 3）
引 脚 第 二 功 能
P3.0 RxD,串行口接收数据输入端
P3.1 TxD,串行口发送数据输出端
P3.2 INT0,外部中断申请输入端 0
P3.3 INT1,外部中断申请输入端 1
P3.4 T0,外部计数脉冲输入端 0
P3.5 T1,外部计数脉冲输入端 1
P3.6 WR,写外设控制信号输出端
P3.7 RD,读外设控制信号输出端小结
PC与 SFR复位状态表寄存器 复位状态 寄存器 复位状态
PC 0000H TCON 00H
A 00H T2CON 00H
B 00H TH0 00H
PSW 00H TL0 00H
SP 07H TH1 00H
DPTR 0000H TL1 00H
P0-P3 FFH SCON 00H
IP XX000000B SBUF XXH
IE 0X000000B PCON 0XXX0000B
TMOD 00H
回顾
89C51单片机存储器配置
片内 RAM 128字节（ 00H— 7FH）；
片内 RAM前 32个单元是工作寄存器区 (00H— 1FH)
片内 RAM有 128个可按位寻址的位，占 16个单元。
位地址编号为,00H— 7FH
分布在,20H— 2FH单元
片内 21个特殊功能寄存器 (SFR)中：地址号能被
8整除的 SFR中的各位也可按位寻址
可寻址片外 RAM 64K字节 （ 0000H— FFFFH）
可寻址片外 ROM 64K字节 （ 0000H— FFFFH）
片内 Flash ROM 4K字节 （ 000H— FFFH）
小结存储器配置（片内 RAM）
片内 RAM 128字节（ 00H— 7FH）
00H
20H
2FH
7FH
1FH
30H
80H
FFH
52子系列才有的 RAM区普通 RAM区位寻址区工作寄存器区
SFR分布在
80H-FFH
其中 92个位可位寻址80H
FFH
所有的 RAM区 (包括位寻址区、工作寄存器区）都可以用于存放数据，故也称为数据缓存寄存器
128字节小结单片机存储器配置（片外 RAM/ROM）
可寻址片外 RAM 64K字节 （ 0000H— FFFFH）；
可寻址片外 ROM 64K字节 （ 0000H— FFFFH）；
片内 Flash ROM 4K字节 （ 000H— FFFH）；
FFFFH
0000H
可寻址片外
RAM
64K
字节
FFFFH
0000H
可寻址片外
ROM
64K
字节FFFH
000H
可寻址片内
Flash
ROM
4K
字节
89C51
7FH
00H
片内 RAM
128字节
FFH
80H
小结
OVER !
80C51系列单片机内部结构
外部引脚功能
存储空间配置和功能
片内 RAM结构和功能
特殊功能寄存器的用途和功能
程序计数器 PC的作用和基本工作方式
I/O端口结构,工作原理及功能
时钟和时序
复位电路,复位条件和复位后状态
低功耗工作方式的作用和进入退出的方法本章要点
§ 2-1 内部结构和引脚功能
2.1.1 内部结构
8 位的 CPU,片内有振荡器和时钟电路,工作频率为
1～ 12MHz（ Atmel 89Cxx为 0～ 24MHz）
片内有 128/256字节 RAM
片内有 0K/4K/8K字节 程序存储器 ROM
可寻址片外 64K字节 数据存储器 RAM
可寻址片外 64K字节 程序存储器 ROM
片内 21/26个 特殊功能寄存器 （ SFR）
4个 8位 的并行 I/O口 （ PIO）
1个 全双工串行口 （ SIO/UART）
2/3个 16位 定时器 /计数器 （ TIMER/COUNTER）
可处理 5/6个中断源,两级中断优先级
内置 1个布尔处理器和 1个布尔累加器 （ Cy）
MCS-51指令集含 111条指令
MCS-51单片机基本特性
MCS-51系列单片机配置一览表系列片内存储器（字节） 定时器计数器并行
I/O
串行
I/O
中断源片内 ROM 片内
RAM无 有 ROM 有 EPROM
Intel
MCS-51
子系列
8031
80C31
8051
80C51
(4K字节 )
8751
87C51
(4K字节 )
128
字节 2x16 4x8位 1 5
Intel
MCS-52
子系列
8032
80C32
8052
80C52
(8K字节 )
8752
87C52
(8K字节 )
256
字节 3x16 4x8位 1 6
注意：今后将会经常提到 ATMEL的 AT89C2051/51/52等 MCU！
ATEML
89C系列
(常用型 )
1051(1K)/ 2051(2K)/ 4051(4K)
（ 20条引脚 DIP封装） 128 2 15 1 5
89C51(4K)/ 89C52(8K)
（ 40条引脚 DIP封装）
128/
256 2/3 32 1 5/6
单片机的引脚定义从一片集成电路的角度去认识单片机
2.1.2 引脚功能
40个引脚 双排直插 DIP封装,大致可分为 4类,电源、时钟、
控制和 I/O引脚。
单片机的引脚（晶振端）
⒈ 电源,⑴ VCC - 芯片电源，接 +5V/3.3V/2.7V；
⑵ VSS - 接地端；
⒉ 时钟,XTAL1,XTAL2 - 晶体振荡电路反相输入端和输出端。
15～ 45pfx2 1～ 12MHz（ MCS-51）
0～ 24MHz（ Atmel-89C）
XTAL1
XTAL2
也可以由 XTAL1端接入外部时钟，此时应将 XTAL2接地：
XTAL2
XTAL1
外部时钟通常 外接一个晶振两个电容
⒊ 控制线,控制线共有 4根，
⑴ ALE/PROG:地址锁存允许 /片内 EPROM编程脉冲
① ALE功能：用来锁存 P0口送出的低 8位地址
② PROG功能：片内有 EPROM的芯片，在 EPROM编程期间，此引脚输入编程脉冲。
⑵ PSEN:外 ROM读选通信号。
⑶ RST/VPD:复位 /备用电源。
① RST（ Reset）功能：复位信号输入端。
② VPD功能：在 Vcc掉电情况下，接备用电源。
单片机 锁存器74LS373
P0.0-P0.7
ALE
PSEN
P2.0-P2.4
8D 8Q
OE
A8-A12
A0-A7
D0-D7
G
EA OE
CE
EPROM
单片机的引脚（ PSEN端）
PSEN,寻址外部程序存储器时选通外部 EPROM的读控制端（ OE） 低有效。
EPROM
⑷ EA/Vpp:内外 ROM选择 /片内 EPROM编程电源。
① EA功能：内外 ROM选择端。
80C51单片机 ROM寻址范围为 64KB，其中 4KB在片内,60KB在片外 (80C31芯片无内 ROM，全部在片外 )。
当 EA保持高电平时,先访问内 ROM，但当 PC(程序计数器 )值超过 4KB(0FFFH)时，将自动转向执行外 ROM
中的程序。
当 EA保持低电平时,则只访问外 ROM，不管芯片内有否内 ROM。对 80C31芯片,片内无 ROM，因此 EA必须接地。
② Vpp功能,片内有 EPROM的芯片，在 EPROM编程期间，施加编程电源 Vpp。
⒋ I/O线
80C51共有 4个 8位 并行 I/O端口,P0,P1,P2、
P3口，共 32个引脚。 P3口还具有第二功能，用于特殊信号输入输出和控制信号（属控制总线）。
P3.0 —— RXD：串行口输入端；
P3.1 —— TXD：串行口输出端；
P3.2 —— INT0：外部中断 0请求输入端；
P3.3 —— INT1：外部中断 1请求输入端；
P3.4 —— T0：定时 /计数器 0外部信号输入端；
P3.5 —— T1：定时 /计数器 1外部信号输入端；
P3.6 —— WR：外 RAM写选通信号输出端；
P3.7 —— RD：外 RAM读选通信号输出端 。
§ 2-2 存储空间配置和功能
80C51的存储器配置方式与其他常用的微机系统不同，属 哈佛结构 (注意,什么是哈佛结构?)，它把程序存储器和数据存储器分开，各有自己的寻址系统、
控制信号和功能。程序存储器用于存放程序和表格 常数；数据存储器用于存放程序运行数据和结果。
80C51的存储器组织结构可以分为三个不同的存储空间,分别是：
⑴ 64KB程序存储器 (ROM),包括片内 ROM和片外 ROM；
⑶ 256B内部数据存储器 (内 RAM)
(包括特殊功能寄存器 ） 。
⑵ 64KB外部数据存储器 （ 外 RAM）；
80C51存储空间配置图
2.2.1 程序存储器 （ ROM）
地址范围,0000H～ FFFFH，共 64KB。其中,
低段 4KB,0000H～ 0FFFH
80C51和 87C51在片内,80C31在片外。
高段 60KB,1000H～ FFFFH。在片外。
读写 ROM用 MOVC指令，控制信号是 PSEN和 EA。
读 ROM是以程序计数器 PC作为 16位地址指针，依次读相应地址 ROM中的指令和数据，每读一个字节,PC+1→PC,这是 CPU自动形成的。
但是有些指令有修改 PC的功能，例如转移类指令和 MOVC
指令,CPU将按修改后 PC的 16位地址读 ROM。
读 外 ROM的过程：
CPU从 PC(程序计数器 )中取出当前 ROM的 16位地址，分别由 P0口（低 8位） 和 P2口（高 8位） 同时输出,ALE信号有效时由地址锁存器锁存低 8位地址信号，地址锁存器输出的低 8位地址信号和 P2
口输出的高 8位地址信号同时加到外 ROM 16位地址输入端,当 PSEN信号有效时,外 ROM将相应地址存储单元中的数据送至数据总线（ P0口）,CPU读入后存入指定单元。
需要指出的是,64KB中有一小段范围是 80C51
系统专用单元,0003H~0023H是 5个中断源中断服务程序入口地址 (详见第 5章 )，用户不能安排其他内容。
80C51复位后,PC=0000H,CPU从地址为
0000H的 ROM单元中读取指令和数据。从 0000H到
0003H只有 3B，根本不可能安排一个完整的系统程序，而 80C51又是依次读 ROM字节的。 因此,这 3B
只能 用来安排 一条跳转指令,跳转到其他合适的地址范围去执行真正的主程序。
2.2.2 外部数据存储器（外 RAM）
地址范围,0000H～ FFFFH
共 64KB。
读写外 RAM用 MOVX指令，
控制信号是 P3口中的 RD和 WR。
一般情况下，只有在内 RAM不能满足 应用要求时，才外接 RAM。
外 RAM 16位地址分别由 P0口（低 8位）和 P2口
（高 8位）同时输出,ALE信号有效时由地址锁存器锁存低 8位地址信号，地址锁存器输出的低 8位地址信号和 P2口输出的高 8位地址信号同时加到外 RAM
16位地址输入端，当 RD信号有效时，外 RAM将相应地址存储单元中的数据送至数据总线（ P0口），
CPU读入后存入指定单元。
读外 RAM的过程,
写 外 RAM的过程,
写外 RAM的过程与读外 RAM的过程相同。只是控制信号不同，信号换成 WR信号。当 WR信号有效时，
外 RAM将数据总线（ P0口分时传送）上的数据写入相应地址存储单元中。
2.2.3 内部数据存储器（内 RAM）
从广义上讲,80C51内 RAM（ 128B）和特殊功能寄存器（ 128B）均属于片内 RAM空间，读写指令均用 MOV指令。但为加以区别，内 RAM通常 指 00H～ 7FH的低 128B空间。
80C51内 RAM又可分成 三个 物理空间,工作寄存器区,位寻址区 和 数据缓冲区 。
地址区域 功能名称
00H
～
1FH
00H～ 07H 工作寄存器 0区
08H～ 0FH 工作寄存器 1区
10H～ 17H 工作寄存器 2区
18H～ 1FH 工作寄存器 3区
20H～ 2FH 位寻址区
30H～ 7FH 数据缓冲区作用,
⒈ 工作寄存器区工作寄存器区分为 4个区,0区,1区,2区,3
区。每区有 8个寄存器,R0～ R7，寄存器名称相同。但是，当前工作的寄存器区只能有一个，由
PSW中的 D4,D3位决定 。
有专用于工作寄存器操作的指令，读写速度比一般内 RAM要快，指令字节比一般直接寻址指令要短，还具有间址功能，能给编程和应用带来方便。
⒉ 位寻址区
⑴ 地址,
从 20H～ 2FH共 16字节 （ Byte，缩写为英文大写字母 B）。每 B有 8位 （ bit，缩写为小写 b），共 128位，
每一位均有一个位地址，可位寻址、位操作。即按位地址对该位进行 置 1,清 0,求反 或 判转 。
⑵ 用途,
存放各种标志位信息和位数据。
⑶ 注意事项,
位地址与字节地址编址相同，容易混淆。
区分方法,位操作 指令 中的地址是位地址 ;
字节操作 指令 中的地址是字节地址。
位寻址区的位地址映象表字节地址位 地 址
D7 D6 D5 D4 D3 D2 D1 D0
2FH 7FH 7EH 7DH 7CH 7BH 7AH 79H 78H
2EH 77H 76H 75H 74H 73H 72H 71H 70H
2DH 6FH 6EH 6DH 6CH 6BH 6AH 69H 68H
2CH 67H 66H 65H 64H 63H 62H 61H 60H
2BH 5FH 5EH 5DH 5CH 5BH 5AH 59H 58H
2AH 57H 56H 55H 54H 53H 52H 51H 50H
29H 4FH 4EH 4DH 4CH 4BH 4AH 49H 48H
28H 47H 46H 45H 44H 43H 42H 41H 40H
27H 3FH 3EH 3DH 3CH 3BH 3AH 39H 38H
26H 37H 36H 35H 34H 33H 32H 31H 30H
25H 2FH 2EH 2DH 2CH 2BH 2AH 29H 28H
24H 27H 26H 25H 24H 23H 22H 21H 20H
23H 1FH 1EH 1DH 1CH 1BH 1AH 19H 18H
22H 17H 16H 15H 14H 13H 12H 11H 10H
21H 0FH 0EH 0DH 0CH 0BH 0AH 09H 08H
20H 07H 06H 05H 04H 03H 02H 01H 00H
⒊ 数据缓冲区内 RAM中 30H～ 7FH为数据缓冲区,用于存放各种数据和中间结果,起到数据缓冲的作用 。
2.2.4 特殊功能寄存器（ SFR）
特殊功能寄存器地址映象表（一）
特殊功能寄存器地址映象表（二）
特殊功能寄存器地址映象表（三）
注,带括号的字节地址表示每位有位地址可位操作。
⑴ 累加器 Acc
⑵ 寄存器 B
MOV A,R0 MOV A,@R1
MOV A,30H ADD A,32H
ADD A,#32H
MOV A,B ADD A,B
⑶ 程序状态字寄存器 PSW
PSW也称为标志寄存器,存放各有关标志 。
其结构和定义如下：
① Cy— 进位标志 。
用于表示 Acc.7有否向更高位进位 。
② AC— 辅助进位标志 。
用于表示 Acc.3有否向 Acc.4进位。
③ RS1,RS0 — 工作寄存器区选择控制位 。
RS1,RS0 = 00 —— 0区 （ 00H～ 07H）
RS1,RS0 = 01 —— 1区 （ 08H～ 0FH）
RS1,RS0 = 10 —— 2区 （ 10H～ 17H）
RS1,RS0 = 11 —— 3区（ 18H～ 1FH）
④ OV — 溢出标志 。
表示 Acc在 有符号数 算术运算中的溢出 。
⑤ P — 奇偶标志 。
表示 Acc中,1” 的个数的奇偶性。
⑥ F0,F1 — 用户标志 。
⑷ 数据指针 DPTR
⑸ 堆栈指针 SP
专用于指出堆栈顶部数据的地址。 堆栈中数据存取按先进后出、后进先出的原则。
堆栈操作分自动方式和指令方式。自动方式是在调用子程序或发生中断时 CPU自动将 断口地址存人或者取出；指令方式是使用进出栈指令进行操作。
16位，由两个 8位寄存器 DPH,DPL组成。主要用于存放一个 16位地址，作为 访问外部存储器 （外
RAM和 ROM）的地址指针 。
⑶ 执行调用子程序或发生中断时,CPU会自动将当前
PC值压入堆栈,将子程序入口地址或中断入口地址装入 PC；子程序返回或中断返回时,恢复原有被压入堆栈的 PC值,继续执行原顺序程序指令 。
2.2.5 程序计数器 PC
※ PC不属于特殊功能寄存器，不可访问，在物理结构上是独立的。
※ PC是一个 16位的地址寄存器，用于存放将要从 ROM中读出的下一字节指令码的地址，因此也称为地址指针。
※ PC的基本工作方式有：
⑴ 自动加 1。 CPU从 ROM中每读一个字节，自动执行
PC+1→PC ；
⑵ 执行转移指令时,PC会根据该指令要求修改下一次读 ROM新的地址；
§ 2-3 I/O端口结构及工作原理
※ 有 4个 8位并行 I/O口,共 32条端线,
P0,P1,P2和 P3口 。
每一个 I/O口都能用作输入或输出 。
※ 用作输入时，均 须先写入,1” ；
用作输出时,P0口应 外接上拉电阻 。
※ P0口的 负载能力 为 8个 LSTTL门电路；
P1～ P3口的负载能力为 4个 LSTTL门电路。
※ 在并行扩展外存储器或 I/O口情况下，
P0口用于低 8位地址总线和数据总线 (分时传送 )
P2口用于高 8位地址总线,
P3口常用于第二功能,
用户能使用的 I/O口只有 P1口和未用作第二功能的部分 P3口端线。
单片机的 I/O引脚结构众多功能各异的 I/O引脚源于它结构的不同单片机的引脚（ P0口）
P0.0— P0.7,双向 I/O （内置 场效应管 上拉）
寻址外部程序存储器时分时作为双向 8位数据口和输出低 8位地址复用口；不接外部程序存储器时可作为 8位准双向 I/O口使用。
2
1
D Q
CK /Q
读引脚读锁存器写锁存器内部总线地址 /数据 控制引脚 P0.X
3
4
VccV1
V2
2
1
D Q
CK /Q
读引脚 =1
读锁存器写锁存器内部总线地址 /数据 控制引脚 P0.X
3
4 0
0
1
0 0
截止截止
=0 Vcc
单片机的引脚（ P0口）
P0用作通用 I/O时，控制 =0,
（ 1）此脚作输入口（事先必须对它写,1”）
V2
V1
2
1
D Q
CK /Q
读引脚读锁存器写锁存器内部总线地址 /数据 控制引脚 P0.X
3
4 0
0
1
0 0
截止截止
=0 Vcc
单片机的引脚（ P0口）
P0用作通用 I/O时，控制 =0,
（ 2）此脚作输出口时,当 P0口用作输出口时，因 输出级处于开漏状态，必须外接上拉电阻。 当“写锁存器”信号加在锁存器的时钟端
CLK上，此时 D触发器将“内部总线”上的信号反相后输出到 Q端，
若 D端信号为 0,Q=1,v2导通,P0,x引脚输出,0”；若 D端信号为 1，
Q=0,v2截止，虽然 V1截止，因 P0,x引脚已外接上拉电阻,P0,x引脚输出,1”。
V2
V1
2
1
D Q
CK /Q
读引脚 =0
读锁存器写锁存器内部总线地址 /数据 控制 =1
引脚 P0.X
3
4 1
0
1
1
=0
导通截止=0
Vcc
单片机的引脚（ P0口）
P0口用作地址 /数据复用口，控制 =1
（ 1）作地址 /数据输出：输出地址 /数据 =0 时
V1
V2
2
1
D Q
CK /Q
读引脚 =0
读锁存器写锁存器内部总线地址 /数据 控制 =1
引脚 P0.X
3
4 1
1
0
0
=1
截止导通=1
Vcc
单片机的引脚（ P0口）
P0口用作地址 /数据复用口，控制 =1
（ 2）作地址 /数据输出：输出地址 /数据 =1 时
V1
V2
2
1
D Q
CK /Q
读引脚 =1
读锁存器写锁存器内部总线地址 /数据 控制 =0
引脚 P0.X
3
4
Vcc
单片机的引脚（ P0口）
P0口用作地址 /数据复用口
（ 3）作 /数据输入,与 P0用作通用 I/O时输入时情况相同,CPU使 V1,V2均截止，从 引脚上输入的外部数据经缓冲器 U2进入内部数据总线。
V1
V2
§ 2-4 时钟和时序
CPU总是按照一定的时钟节拍与时序工作
§ 2-4 时钟和时序
2.4.1 时钟电路
80C51单片机内有一高增益反相放大器，按图 2-8a连接即可构成自激振荡电路，振荡频率取决于石英晶体的振荡频率,
2.4.2 时钟周期和机器周期
⑴ 时钟周期 。
80C51振荡器产生的时钟脉冲频率的倒数，是最基本最小的定时信号。
⑵ 状态周期 。
它是将时钟脉冲二分频后的脉冲信号。状态周期是时钟周期的两倍。状态周期 又称 S周期。在 S周期内有两个时钟周期，即分为两拍，分别称为 P1和 P2
机器周期是 6个状态周期,12个时钟周期。
当时钟频率为 12MHz时，机器周期为 1?S；
当时钟频率为 6MHz时，机器周期为 2?S。
(3) 机器周期
80C51单片机工作的基本定时单位,简称机周 。
一个机器周期含有 6个状态周期,分别为 S1,S2,…,
S6,每个状态周期有两拍,分别为 S1P1,S1P2,S2P1、
S2P2…,S6P1,S6P2
（ 4） 指令周期指 CPU执行一条指令占用的时间 (用机器周期表示 )。
80C51执行各种指令时间是不一样的，可分为三类：单机周指令、双机周指令和四机周指令。其中单机周指令 有 64
条，双机周指令有 45条，四机周指令只有 2条 (乘法和除法指令 )，无三机周指令。
图 2-9 80C51的取指／执行时序
a) 单字节单周期指令，例,INC A b) 双字节单周期指令，例,ADD A,#data
c)单字节双周期指令，例 INC DPTR d)双字节双周期指令：例 PHSH direct
牢牢记住：
振荡周期 (时钟周期 )= 晶振频率 fosc的倒数；
1个机器周期 = 6个状态 周期
1个机器周期 = 12个 时钟周期 ；
1个指令周期 = 1,2,4个机器周期
80C51单片机的工作方式共有四种：
⑴ 复位 方式；
⑵ 程序执行 方式；
⑶ 低功耗 方式；
⑷ 片内 ROM编程 （ 包括校验 ） 方式 。
§ 2-5 复位和低功耗工作方式
2.5.1 复位方式
⒈ 复位条件
RST引脚保持 2个机器周期 以上的 高电平 。
实现复位操作，必须使 RST引脚 (9)保持两个机器周期以上的高电平。例如，若时钟频率为
12MHz，每机周为 1?S,则只需持续 2?S以上时间的高电平；若时钟频率为 6MHz，每个机器周期为 2?S,则需要持续 4?S以上时间的高电平。
⒉ 复位电路上电复位电路。 RC构成微分电路，
在上电瞬间，产生一个微分脉冲，其宽度若大于 2个机器周期,80C51将复位。为保证微分脉冲宽度足够大,RC时间常数应大于两个机器周期。 一般取 22电容,1k电阻。
按键复位电路。该电路除具有上电复位功能外，若要复位，只需按下图中 RESET键，
R1C2仍构成微分电路，使 RST端产生一个微分脉冲复位，复位完毕 C2经 R2放电，等待下一次按下复位按键。
⒊ 复位后 CPU状态
PC,0000H TMOD,00H
Acc,00H TCON,00H
B,00H TH0,00H
PSW,00H TL0,00H
SP,07H TH1,00H
DPTR,0000H TL1,00H
P0～ P3,FFH SCON,00H
IP,××× 00000B SBUF,不定
IE,0×× 00000B PCON,0××× 0000B
2.5.2 低功耗工作方式
⑴ 待机 (休闲 )方式 （ Idle）
⑵ 掉电保护 方式 （ Power Down） 。
在 Vcc=5V,fosc=12MHz条件下，
正常工作时电流约 20mA；
待机 (休闲 )方式时电流约 5mA；
掉电保护方式时电流仅 75?A。
两种低功耗工作方式由电源控制寄存器 PCON确定。
其中：
SMOD：波特率倍增位 （ 在串行通信中使用 ）
GF1,GF0：通用标志位
PD：掉电方式控制位,
PD=1,进入掉电工作方式；
IDL：待机 (休闲 )方式控制位,
IDL=1,进入待机工作方式 。
注意,PCON字节地址 87H,不能位寻址 。
读写时，只能整体字节操作，不能按位操作。
SMOD — — — GF1 GF0 PD IDLPSON
MSB LSB
⒈ 待机（休闲）方式
⑶ 待机 （ 休闲 ） 状态 退出
① 产生中断；
② 复位 。
⑴ 待机（休闲）方式 状态
● 片内时钟仅向中断源提供，其余被阻断；
● PC、特殊功能寄存器和片内 RAM状态保持不变；
● I/O引脚端口值保持原逻辑值；
● ALE、保持逻辑高电平；
● CPU不工作,但中断功能继续存在。
⑵ 待机（休闲）状态 进入只要使 PCON中 IDL位置 1。
⒉ 掉电保护方式
⑶ 掉电保护状态 退出
⑴ 掉电保护方式 状态
● 片内振荡器停振，所有功能部件停止工作；
● 片内 RAM数据信息 保存不变；
● ALE,PSEN为低电平；
● Vcc可降至 2V，但不能真正掉电。
⑵ 掉电保护状态 进入只要使 PCON中 PD位置 1。
唯一方法是硬件复位，复位后片内 RAM
数据不变，特殊功能寄存器内容按复位状态初始化。
51单片机的 8个特殊引脚
Vcc,GND,电源端
XTAL1,XTAL2,片内振荡电路输入、输出端
RESET,复位端 正脉冲有效（宽度?8 mS）
EA/Vpp,寻址外部 ROM控制端。低有效片内有 ROM时应当接高电平。
ALE/PROG,地址锁存允许控制端。
PSEN：选通外部 ROM的读 (OE)控制端。 低有效小结
51单片机的 4个 8位的 I/O口
P0.0— P0.7:8位数据口和输出低 8位地址复用口
(复用时是双向口；不复用时也是准双向口 )
P1.0— P1.7,通用 I/O口（准双向口）
P2.0— P2.7,输出高 8位地址
（用于寻址时是输出口；不寻址时是准双向口）
P3.0— P3.7,具有特定的第二功能（准双向口）
注意,在不外扩 ROM/RAM时,P0～ P3均可作通用 I/O
口使用，而且 都是 准双向 I/O口 (例如,AT89C51)！
小结
P3口第二功能表 （ P.26 表 2－ 3）
引 脚 第 二 功 能
P3.0 RxD,串行口接收数据输入端
P3.1 TxD,串行口发送数据输出端
P3.2 INT0,外部中断申请输入端 0
P3.3 INT1,外部中断申请输入端 1
P3.4 T0,外部计数脉冲输入端 0
P3.5 T1,外部计数脉冲输入端 1
P3.6 WR,写外设控制信号输出端
P3.7 RD,读外设控制信号输出端小结
PC与 SFR复位状态表寄存器 复位状态 寄存器 复位状态
PC 0000H TCON 00H
A 00H T2CON 00H
B 00H TH0 00H
PSW 00H TL0 00H
SP 07H TH1 00H
DPTR 0000H TL1 00H
P0-P3 FFH SCON 00H
IP XX000000B SBUF XXH
IE 0X000000B PCON 0XXX0000B
TMOD 00H
回顾
89C51单片机存储器配置
片内 RAM 128字节（ 00H— 7FH）；
片内 RAM前 32个单元是工作寄存器区 (00H— 1FH)
片内 RAM有 128个可按位寻址的位，占 16个单元。
位地址编号为,00H— 7FH
分布在,20H— 2FH单元
片内 21个特殊功能寄存器 (SFR)中：地址号能被
8整除的 SFR中的各位也可按位寻址
可寻址片外 RAM 64K字节 （ 0000H— FFFFH）
可寻址片外 ROM 64K字节 （ 0000H— FFFFH）
片内 Flash ROM 4K字节 （ 000H— FFFH）
小结存储器配置（片内 RAM）
片内 RAM 128字节（ 00H— 7FH）
00H
20H
2FH
7FH
1FH
30H
80H
FFH
52子系列才有的 RAM区普通 RAM区位寻址区工作寄存器区
SFR分布在
80H-FFH
其中 92个位可位寻址80H
FFH
所有的 RAM区 (包括位寻址区、工作寄存器区）都可以用于存放数据，故也称为数据缓存寄存器
128字节小结单片机存储器配置（片外 RAM/ROM）
可寻址片外 RAM 64K字节 （ 0000H— FFFFH）；
可寻址片外 ROM 64K字节 （ 0000H— FFFFH）；
片内 Flash ROM 4K字节 （ 000H— FFFH）；
FFFFH
0000H
可寻址片外
RAM
64K
字节
FFFFH
0000H
可寻址片外
ROM
64K
字节FFFH
000H
可寻址片内
Flash
ROM
4K
字节
89C51
7FH
00H
片内 RAM
128字节
FFH
80H
小结
OVER !
