第五章 半导体存储器接口技术
存储器地位
主存（内存）
1）当前计算机正执行的程序和数据均存放在存储器中。 CPU直接从存储器取指令或存取数据。
2）计算机系统与外设数据传送速度加快，引入了直接存储器存取和 I/O通道技术，在外设与存储器间直接传送。
3）共享存储器多处理机的出现，利用存储器共享数据，并实现处理机间的通信。
辅存（外存）
存放主存的副本和当前不在运行的程序和数据。
第五章 半导体存储器接口技术
1、半导体存储器分类半导体存储器只读
ROM
随机读取
RAM
掩膜 ROM
可编程 PROM
电擦除 EPROM
光擦除 EPROM
双极性 RAM
MOS型 RAM
非易失性静态动态组合组合 ROM
第五章 半导体存储器接口技术
1、半导体存储器分类
– 1） 只读存储器 ROM------read only memory
– 存储器中的信息只能读出，不能用普通方法随时将信息写入。
– 存储器为非易失的。
– 用于存储操作系统，解释程序，汇编语言。
– 分类第五章 半导体存储器接口技术
1、半导体存储器分类
– 2） 随机读写存储器 RAM
– random access memory
– CPU可随时对其进行信息读写。
– 分成
– 双极型：存取速度快，常用于 Cache，高速微机。
– 金属氧化物：集成度低，功耗低，价格便宜。
第五章 半导体存储器接口技术
2、存储器主要性能指标
– 1）存储容量
– 2）存取时间
– 3）可靠性
– 4）功耗
– 5）价格第五章 半导体存储器接口技术
3、存储系统
1）主 -辅存存储层次
CPU 主存 辅存辅助软硬设备第五章 半导体存储器接口技术
3、存储系统
2） Cache-主存存储层次
CPU Cache 主存辅助硬件高速缓冲存储器第五章 半导体存储器接口技术
3、存储系统
主 -辅存层次解决了存储器的大容量和低成本间的矛盾。
Cache-主存层次解决了速度与成本间的矛盾。
现代计算机同时采用这两种存储层次，
构成 Cache-主存 -辅存三级存储层次。
第五章 半导体存储器接口技术
4、只读存储器
1)掩膜存储器：
电路由二极管，三极管或 MOS管构成。
译码电路采用双译码。
行列
16*64=1024
第五章 半导体存储器接口技术
4、只读存储器
2)可重复擦写的只读存储器 INTEL27128：
基本特点
存储容量为 128K，
最大访问时间为 250ns，
片选信号 CE
输出允许信号 OE
编程信号 PGM
第五章 半导体存储器接口技术
4、只读存储器
2)可重复擦写的只读存储器 INTEL27128：
工作方式
读方式：信号和时序输出禁止：
备用：降低功耗。
编程：信号和时序校验：检查编程写入数据的正确性。
编程禁止第五章 半导体存储器接口技术
4、只读存储器
3)电擦除编程只读存储器 INTEL2816：
基本特点
存储容量为 2K*8bit，
最大访问时间为 250ns，
片选信号 CE
输出允许信号 OE
以字节为单位第五章 半导体存储器接口技术
4、只读存储器
3) INTEL2816：
工作方式
读方式：信号和时序备用：降低功耗。
字节擦除字节写片擦除
E/W禁止第五章 半导体存储器接口技术
4、只读存储器
4) 串行电擦除可编程只读存储器 E PROM：
AT24C02—— 引脚图
2
A0
A1
A2
GND SDA
SCL
WP
VCC
第五章 半导体存储器接口技术
4) 串行电擦除可编程只读存储器 E PROM：
AT24C02—— 内部结构
存储体
启动停止控制逻辑
数据字地址计数器
X/Y译码器
串行控制逻辑
设备地址比较器
数据输出 /确认逻辑
定时单元
2
第五章 半导体存储器接口技术
4) 串行电擦除可编程只读存储器 E PROM：
AT24C02—— 工作原理
2
SDA
SCL
启动 停止启停时序第五章 半导体存储器接口技术
4) 串行电擦除可编程只读存储器 E PROM：
AT24C02—— 工作原理
输出确认：每当收到 8位数据字，在第九个
时钟周期发回一个确认信号。
复位步骤,时钟为第九个周期
当 SCL为高电平，查看 SDA
SDA为高时，生成一个启动条件
2
第五章 半导体存储器接口技术
4) 串行电擦除可编程只读存储器 E PROM：
AT24C02—— 工作原理
设备地址,1010 A2A1A0
写操作：字节写
页写
读操作：当前地址读
随机读
顺序读
2
第五章 半导体存储器接口技术
5、静态随机存储器 SRAM
常做高速缓冲器
代表,62256——
特点
含 32K字节存储单元
15根地址线，可访问 32K存储单元
8根数据线
3个控制引脚第五章 半导体存储器接口技术
5、静态随机存储器 SRAM
1） 静态存储器定时图
描述存储器读 /写周期的各 控制信号
产生的时间。
CS：片选
R/W：读写
OE：输出使能第五章 半导体存储器接口技术
5、静态随机存储器 SRAM
1） 静态存储器定时图
A B
C
E F D
CPU地址
CS
存储器数据读周期时间 80ns
地址有效总线浮动数据保持读访问时间 80ns
数据有效第五章 半导体存储器接口技术
5、静态随机存储器 SRAM
2） 地址译码
存储空间常常由多片存储器组成。
为访问其中的一片，就要知道它的
片选地址 。片选地址由高位地址译
码产生。
部分地址译码，全地址译码，快地址译码第五章 半导体存储器接口技术
5、静态随机存储器 SRAM
2） 地址译码
无论 ROM,RAM，芯片引出端都包含
地址线：选择出芯片中某一存储单元
数据线：数据输入 /输出
读写线：控制命令
片选线：选择出某一芯片第五章 半导体存储器接口技术
5、静态随机存储器 SRAM
2） 地址译码 —— 线性译码
设 8位机系统中,16根 AB中的 ROM,RAM各有 256
个字节，选用 256*8位的存储芯片，则：
256*8位
RAM
256*8位
R0M
A0-A7
A15
A14
CS
CS
8000H
80FFH
4000H
40FFH
A15=1，
A14=0，
选 RAM片
A15=0，
A14=1，
选 ROM片第五章 半导体存储器接口技术
6、动态随机存储器 DRAM
特点
集成度高，需要刷新，刷新是分组进行。
读写周期
行选通信号 RAS，列选通信号 CAS
刷新周期
行刷新周期，列刷新周期第五章 半导体存储器接口技术
6、动态随机存储器 DRAM
接口实例 —— PC机图形卡
1）组成,3块 DRAM
2）容量,64K*8/每块
3）内容：分别存储三原色 R,G,B点阵值
4） 2个独立控制器,CRT控制器
CPU
第五章 半导体存储器接口技术
6、动态随机存储器 DRAM
模块的应用
内存条 MC-41256A8
小 结
1、存储器分类
2、主要性能指标
3、静态存储器定时图
4、动态存储器刷新
5、存储系统第六章 微型计算机系统总线
概述
系统总线是微机系统的组成成 分，用于扩展除系统核心部分以外的功能部件。
PC 总线
ISA总线
EISA总线
MCA总线
VL-BUS总线
PCI总线第六章 微型计算机系统总线
概述
总线分类
片内总线在板局部总线系统总线通信总线第六章 微型计算机系统总线
概述
采用标准总线的优点
1）简化系统设计
2）简化系统结构，
提高系统可靠性
3）便于系统扩充和更新第六章 微型计算机系统总线
概述
总线数据传输
经历
4
个阶段
1）申请占用总线阶段：需要使用总线的主控模块，如 CPU或 DMAC。由总线仲裁机构判别。
2）寻址阶段：通过地址总线发出访问地址
3）传送阶段：主从模块间进行数据交换。
4）结束阶段：有关信息撤除，让出总线。
第六章 微型计算机系统总线
1,PC XT总线
为 8088CPU采用
8位扩展总线,62线插槽。
4类信号线：电源线
地址总线
数据总线
控制总线第六章 微型计算机系统总线
1,PC XT总线
A0---------A19
D0---------D7
CLK
OSC
RESET DRY
I/O CHRDY
# I/OCH CK
ALE
IRQ2------IRQ7
#IRO
#IOW
#MEMR
#MEMW
AEN
T/C
DRQ1-------DRQ3
#DACK0---DACK3
第六章 微型计算机系统总线
2,ISA总线（ PC/AT）
16位总线结构，在原 PC/XT基础上，增加 36线插槽。
增加了缓冲器。
总线时钟为 8MHz，最大传输率 20MB/s
工业标准体系结构 ISA
第六章 微型计算机系统总线
2,ISA总线（ PC/AT）
新增引脚功能
SBHE
#MEM CS16
#I/O CS16
#MASTER
OWS
#MEMW
#SMEMW
IRQ3---IRQ7
DRQ0---DRQ3
#DACK0--#DACK3
SA0---SA19
LA17---LA23
SD0-----SD15
第六章 微型计算机系统总线
2’,MCA总线
微通道结构总线，也叫 PS/2总线。
分为 16位和 32位两种。
16位处理能力与 ISA总线相同
32位是全新模式。与 ISA不兼容。
具有 MCA功能，又与 ISA兼容 EISA
第六章 微型计算机系统总线
3,EISA总线
1）特点
32位总线，包含 16位的 ISA总线
16位的 ISA总线又包含了 8位的 ISA总线
开放式体系结构
其扩展板可安装 LAN/SCSI/图形控制器
33MB/s
可做网络服务器第六章 微型计算机系统总线
3,EISA总线
2）芯片系列
82357 ISP------集成系统外围芯片
82358 EBC------EISA总线控制器
82352 EBB------EISA总线缓冲器第六章 微型计算机系统总线
3,EISA总线
3） I/O外围电路
DMA控制器
中断控制器
NMI产生电路
定时器电路第六章 微型计算机系统总线
3,EISA总线
4） DMA数据传送宽度
8位的 I/O
16位的 I/O
32位的 I/O
第六章 微型计算机系统总线
3,EISA总线
5）中断源
系统板上存储器奇偶错产生 NMI
来自扩展板的 IOCHK*产生的 NMI
故障保险定时器输出 NMI
总线定时输出 NMI
由软件产生的 NMI向特定的口地址写任意数据时产生的 NMI
第六章 微型计算机系统总线
3,EISA总线
6）仲裁控制单元 CAC
7） ID寄存器
8）主板上有主 CPU，主存，系统板 I/O外围
电路等。
9）扩展板上有 ISA,EISA总线主控器。
第六章 微型计算机系统总线
3,EISA总线
10）信号类型
地址 /数据总线信号
数据传送控制信号
总线仲裁信号第六章 微型计算机系统总线
4、局部总线
CPU 存储器局部总线控制器局部总线 VL或 PCI
高速外设 n 网络卡
ISA或 EISA总线打印机 低速外设 1 低速外设 n
图形卡 磁盘控制卡 标准总线桥路第六章 微型计算机系统总线
4、局部总线 -----VESA（ VL---Bus）
32位扩展总线结构
可达 33MHz
与 80486同步执行
开放性差
设计特点：接口卡的兼容性
局部总线与 CPU相连第六章 微型计算机系统总线
4、局部总线 -----PCI
外设互连总线数据宽度 16位 -----64位与 CPU时钟频率无关支持多处理器和并发工作支持即插即用第六章 微型计算机系统总线
4、局部总线 -----PCI
1） PCI总线信号定义系统信号
CLK：总线时钟输入信号
RST#：复位输入信号第六章 微型计算机系统总线
4、局部总线 -----PCI
1） PCI总线信号定义地址和数据信号
AD[31,00],32位地址 /数据复用双向信号
C/BE[3,0]#：总线命令 /字节使能复用信号
PAR：奇偶校验信号第六章 微型计算机系统总线
4、局部总线 -----PCI
1） PCI总线信号定义接口控制信号
FRAME#：帧同步信号
IRDY#：启动方准备好信号
TRDY#：目标方准备好信号
STOP#：停止数据传送信号
LOCK#：总线锁定信号
IDSEL：初始化设备选择信号
DEVSEL#：设备选择信号第六章 微型计算机系统总线
4、局部总线 -----PCI
1） PCI总线信号定义总线仲裁信号
REQ#：总线请求信号
GNT：总线允许信号第六章 微型计算机系统总线
4、局部总线 -----PCI
1） PCI总线信号定义错误报告信号
PERR#：数据奇偶校验错误报告信号
SERR#：系统错误报告信号第六章 微型计算机系统总线
4、局部总线 -----PCI
1） PCI总线信号定义中断信号
INTA#
INTB#
INTC#
INTD#
第六章 微型计算机系统总线
4、局部总线 -----PCI
1） PCI总线信号定义
Cache支持 信号
SBO#：输入输出信号
SDONE,I/O侦听完成信号第六章 微型计算机系统总线
4、局部总线 -----PCI
1） PCI总线信号定义
64位总线扩展信号
AD[63,32]：扩展的 32位地址和数据多路复用线
C/BE[7,4]：总线命令和字节使能多路复用信号线
REQ64#,64位传输请求
ACK64,64位传输确认信号
PAR64：奇偶校验信号第六章 微型计算机系统总线
4、局部总线 -----PCI
1） PCI总线信号定义边界扫描信号
TCK：边界扫描的测试时钟
TDI：测试输入信号
TDO：测试输出信号
TMS：测试模式选择
TRST#：测试复位第六章 微型计算机系统总线
4、局部总线 -----PCI
2） PCI总线命令总线命令编码中断响应
I/O读，写存储器读，写配置寄存器读，写等第六章 微型计算机系统总线
4、局部总线 -----PCI
2） PCI总线命令总线命令编码中断响应
I/O读，写存储器读，写配置寄存器读，写等
存储器地位
主存（内存）
1）当前计算机正执行的程序和数据均存放在存储器中。 CPU直接从存储器取指令或存取数据。
2）计算机系统与外设数据传送速度加快，引入了直接存储器存取和 I/O通道技术，在外设与存储器间直接传送。
3）共享存储器多处理机的出现，利用存储器共享数据，并实现处理机间的通信。
辅存（外存）
存放主存的副本和当前不在运行的程序和数据。
第五章 半导体存储器接口技术
1、半导体存储器分类半导体存储器只读
ROM
随机读取
RAM
掩膜 ROM
可编程 PROM
电擦除 EPROM
光擦除 EPROM
双极性 RAM
MOS型 RAM
非易失性静态动态组合组合 ROM
第五章 半导体存储器接口技术
1、半导体存储器分类
– 1） 只读存储器 ROM------read only memory
– 存储器中的信息只能读出，不能用普通方法随时将信息写入。
– 存储器为非易失的。
– 用于存储操作系统，解释程序，汇编语言。
– 分类第五章 半导体存储器接口技术
1、半导体存储器分类
– 2） 随机读写存储器 RAM
– random access memory
– CPU可随时对其进行信息读写。
– 分成
– 双极型：存取速度快，常用于 Cache，高速微机。
– 金属氧化物：集成度低，功耗低，价格便宜。
第五章 半导体存储器接口技术
2、存储器主要性能指标
– 1）存储容量
– 2）存取时间
– 3）可靠性
– 4）功耗
– 5）价格第五章 半导体存储器接口技术
3、存储系统
1）主 -辅存存储层次
CPU 主存 辅存辅助软硬设备第五章 半导体存储器接口技术
3、存储系统
2） Cache-主存存储层次
CPU Cache 主存辅助硬件高速缓冲存储器第五章 半导体存储器接口技术
3、存储系统
主 -辅存层次解决了存储器的大容量和低成本间的矛盾。
Cache-主存层次解决了速度与成本间的矛盾。
现代计算机同时采用这两种存储层次，
构成 Cache-主存 -辅存三级存储层次。
第五章 半导体存储器接口技术
4、只读存储器
1)掩膜存储器：
电路由二极管，三极管或 MOS管构成。
译码电路采用双译码。
行列
16*64=1024
第五章 半导体存储器接口技术
4、只读存储器
2)可重复擦写的只读存储器 INTEL27128：
基本特点
存储容量为 128K，
最大访问时间为 250ns，
片选信号 CE
输出允许信号 OE
编程信号 PGM
第五章 半导体存储器接口技术
4、只读存储器
2)可重复擦写的只读存储器 INTEL27128：
工作方式
读方式：信号和时序输出禁止：
备用：降低功耗。
编程：信号和时序校验：检查编程写入数据的正确性。
编程禁止第五章 半导体存储器接口技术
4、只读存储器
3)电擦除编程只读存储器 INTEL2816：
基本特点
存储容量为 2K*8bit，
最大访问时间为 250ns，
片选信号 CE
输出允许信号 OE
以字节为单位第五章 半导体存储器接口技术
4、只读存储器
3) INTEL2816：
工作方式
读方式：信号和时序备用：降低功耗。
字节擦除字节写片擦除
E/W禁止第五章 半导体存储器接口技术
4、只读存储器
4) 串行电擦除可编程只读存储器 E PROM：
AT24C02—— 引脚图
2
A0
A1
A2
GND SDA
SCL
WP
VCC
第五章 半导体存储器接口技术
4) 串行电擦除可编程只读存储器 E PROM：
AT24C02—— 内部结构
存储体
启动停止控制逻辑
数据字地址计数器
X/Y译码器
串行控制逻辑
设备地址比较器
数据输出 /确认逻辑
定时单元
2
第五章 半导体存储器接口技术
4) 串行电擦除可编程只读存储器 E PROM：
AT24C02—— 工作原理
2
SDA
SCL
启动 停止启停时序第五章 半导体存储器接口技术
4) 串行电擦除可编程只读存储器 E PROM：
AT24C02—— 工作原理
输出确认：每当收到 8位数据字，在第九个
时钟周期发回一个确认信号。
复位步骤,时钟为第九个周期
当 SCL为高电平，查看 SDA
SDA为高时，生成一个启动条件
2
第五章 半导体存储器接口技术
4) 串行电擦除可编程只读存储器 E PROM：
AT24C02—— 工作原理
设备地址,1010 A2A1A0
写操作：字节写
页写
读操作：当前地址读
随机读
顺序读
2
第五章 半导体存储器接口技术
5、静态随机存储器 SRAM
常做高速缓冲器
代表,62256——
特点
含 32K字节存储单元
15根地址线，可访问 32K存储单元
8根数据线
3个控制引脚第五章 半导体存储器接口技术
5、静态随机存储器 SRAM
1） 静态存储器定时图
描述存储器读 /写周期的各 控制信号
产生的时间。
CS：片选
R/W：读写
OE：输出使能第五章 半导体存储器接口技术
5、静态随机存储器 SRAM
1） 静态存储器定时图
A B
C
E F D
CPU地址
CS
存储器数据读周期时间 80ns
地址有效总线浮动数据保持读访问时间 80ns
数据有效第五章 半导体存储器接口技术
5、静态随机存储器 SRAM
2） 地址译码
存储空间常常由多片存储器组成。
为访问其中的一片，就要知道它的
片选地址 。片选地址由高位地址译
码产生。
部分地址译码，全地址译码，快地址译码第五章 半导体存储器接口技术
5、静态随机存储器 SRAM
2） 地址译码
无论 ROM,RAM，芯片引出端都包含
地址线：选择出芯片中某一存储单元
数据线：数据输入 /输出
读写线：控制命令
片选线：选择出某一芯片第五章 半导体存储器接口技术
5、静态随机存储器 SRAM
2） 地址译码 —— 线性译码
设 8位机系统中,16根 AB中的 ROM,RAM各有 256
个字节，选用 256*8位的存储芯片，则：
256*8位
RAM
256*8位
R0M
A0-A7
A15
A14
CS
CS
8000H
80FFH
4000H
40FFH
A15=1，
A14=0，
选 RAM片
A15=0，
A14=1，
选 ROM片第五章 半导体存储器接口技术
6、动态随机存储器 DRAM
特点
集成度高，需要刷新，刷新是分组进行。
读写周期
行选通信号 RAS，列选通信号 CAS
刷新周期
行刷新周期，列刷新周期第五章 半导体存储器接口技术
6、动态随机存储器 DRAM
接口实例 —— PC机图形卡
1）组成,3块 DRAM
2）容量,64K*8/每块
3）内容：分别存储三原色 R,G,B点阵值
4） 2个独立控制器,CRT控制器
CPU
第五章 半导体存储器接口技术
6、动态随机存储器 DRAM
模块的应用
内存条 MC-41256A8
小 结
1、存储器分类
2、主要性能指标
3、静态存储器定时图
4、动态存储器刷新
5、存储系统第六章 微型计算机系统总线
概述
系统总线是微机系统的组成成 分，用于扩展除系统核心部分以外的功能部件。
PC 总线
ISA总线
EISA总线
MCA总线
VL-BUS总线
PCI总线第六章 微型计算机系统总线
概述
总线分类
片内总线在板局部总线系统总线通信总线第六章 微型计算机系统总线
概述
采用标准总线的优点
1）简化系统设计
2）简化系统结构，
提高系统可靠性
3）便于系统扩充和更新第六章 微型计算机系统总线
概述
总线数据传输
经历
4
个阶段
1）申请占用总线阶段：需要使用总线的主控模块，如 CPU或 DMAC。由总线仲裁机构判别。
2）寻址阶段：通过地址总线发出访问地址
3）传送阶段：主从模块间进行数据交换。
4）结束阶段：有关信息撤除，让出总线。
第六章 微型计算机系统总线
1,PC XT总线
为 8088CPU采用
8位扩展总线,62线插槽。
4类信号线：电源线
地址总线
数据总线
控制总线第六章 微型计算机系统总线
1,PC XT总线
A0---------A19
D0---------D7
CLK
OSC
RESET DRY
I/O CHRDY
# I/OCH CK
ALE
IRQ2------IRQ7
#IRO
#IOW
#MEMR
#MEMW
AEN
T/C
DRQ1-------DRQ3
#DACK0---DACK3
第六章 微型计算机系统总线
2,ISA总线（ PC/AT）
16位总线结构，在原 PC/XT基础上，增加 36线插槽。
增加了缓冲器。
总线时钟为 8MHz，最大传输率 20MB/s
工业标准体系结构 ISA
第六章 微型计算机系统总线
2,ISA总线（ PC/AT）
新增引脚功能
SBHE
#MEM CS16
#I/O CS16
#MASTER
OWS
#MEMW
#SMEMW
IRQ3---IRQ7
DRQ0---DRQ3
#DACK0--#DACK3
SA0---SA19
LA17---LA23
SD0-----SD15
第六章 微型计算机系统总线
2’,MCA总线
微通道结构总线，也叫 PS/2总线。
分为 16位和 32位两种。
16位处理能力与 ISA总线相同
32位是全新模式。与 ISA不兼容。
具有 MCA功能，又与 ISA兼容 EISA
第六章 微型计算机系统总线
3,EISA总线
1）特点
32位总线，包含 16位的 ISA总线
16位的 ISA总线又包含了 8位的 ISA总线
开放式体系结构
其扩展板可安装 LAN/SCSI/图形控制器
33MB/s
可做网络服务器第六章 微型计算机系统总线
3,EISA总线
2）芯片系列
82357 ISP------集成系统外围芯片
82358 EBC------EISA总线控制器
82352 EBB------EISA总线缓冲器第六章 微型计算机系统总线
3,EISA总线
3） I/O外围电路
DMA控制器
中断控制器
NMI产生电路
定时器电路第六章 微型计算机系统总线
3,EISA总线
4） DMA数据传送宽度
8位的 I/O
16位的 I/O
32位的 I/O
第六章 微型计算机系统总线
3,EISA总线
5）中断源
系统板上存储器奇偶错产生 NMI
来自扩展板的 IOCHK*产生的 NMI
故障保险定时器输出 NMI
总线定时输出 NMI
由软件产生的 NMI向特定的口地址写任意数据时产生的 NMI
第六章 微型计算机系统总线
3,EISA总线
6）仲裁控制单元 CAC
7） ID寄存器
8）主板上有主 CPU，主存，系统板 I/O外围
电路等。
9）扩展板上有 ISA,EISA总线主控器。
第六章 微型计算机系统总线
3,EISA总线
10）信号类型
地址 /数据总线信号
数据传送控制信号
总线仲裁信号第六章 微型计算机系统总线
4、局部总线
CPU 存储器局部总线控制器局部总线 VL或 PCI
高速外设 n 网络卡
ISA或 EISA总线打印机 低速外设 1 低速外设 n
图形卡 磁盘控制卡 标准总线桥路第六章 微型计算机系统总线
4、局部总线 -----VESA（ VL---Bus）
32位扩展总线结构
可达 33MHz
与 80486同步执行
开放性差
设计特点：接口卡的兼容性
局部总线与 CPU相连第六章 微型计算机系统总线
4、局部总线 -----PCI
外设互连总线数据宽度 16位 -----64位与 CPU时钟频率无关支持多处理器和并发工作支持即插即用第六章 微型计算机系统总线
4、局部总线 -----PCI
1） PCI总线信号定义系统信号
CLK：总线时钟输入信号
RST#：复位输入信号第六章 微型计算机系统总线
4、局部总线 -----PCI
1） PCI总线信号定义地址和数据信号
AD[31,00],32位地址 /数据复用双向信号
C/BE[3,0]#：总线命令 /字节使能复用信号
PAR：奇偶校验信号第六章 微型计算机系统总线
4、局部总线 -----PCI
1） PCI总线信号定义接口控制信号
FRAME#：帧同步信号
IRDY#：启动方准备好信号
TRDY#：目标方准备好信号
STOP#：停止数据传送信号
LOCK#：总线锁定信号
IDSEL：初始化设备选择信号
DEVSEL#：设备选择信号第六章 微型计算机系统总线
4、局部总线 -----PCI
1） PCI总线信号定义总线仲裁信号
REQ#：总线请求信号
GNT：总线允许信号第六章 微型计算机系统总线
4、局部总线 -----PCI
1） PCI总线信号定义错误报告信号
PERR#：数据奇偶校验错误报告信号
SERR#：系统错误报告信号第六章 微型计算机系统总线
4、局部总线 -----PCI
1） PCI总线信号定义中断信号
INTA#
INTB#
INTC#
INTD#
第六章 微型计算机系统总线
4、局部总线 -----PCI
1） PCI总线信号定义
Cache支持 信号
SBO#：输入输出信号
SDONE,I/O侦听完成信号第六章 微型计算机系统总线
4、局部总线 -----PCI
1） PCI总线信号定义
64位总线扩展信号
AD[63,32]：扩展的 32位地址和数据多路复用线
C/BE[7,4]：总线命令和字节使能多路复用信号线
REQ64#,64位传输请求
ACK64,64位传输确认信号
PAR64：奇偶校验信号第六章 微型计算机系统总线
4、局部总线 -----PCI
1） PCI总线信号定义边界扫描信号
TCK：边界扫描的测试时钟
TDI：测试输入信号
TDO：测试输出信号
TMS：测试模式选择
TRST#：测试复位第六章 微型计算机系统总线
4、局部总线 -----PCI
2） PCI总线命令总线命令编码中断响应
I/O读，写存储器读，写配置寄存器读，写等第六章 微型计算机系统总线
4、局部总线 -----PCI
2） PCI总线命令总线命令编码中断响应
I/O读，写存储器读，写配置寄存器读，写等
