1
第 5章 内存储器及其接口
5.1 半导体存储器
5.2 半导体存储器接口的基本技术
5.3 16位和 32位系统中的内存储器接口
2
5.1半导体存储器
概述
RAM芯片的结构、工作原理及典型产品
ROM芯片的结构、工作原理及典型产品
3
5.1半导体存储器
5.1.1 概述一、基本结构
4
二、存储器中的数据组织在字节编址的计算机系统中，
一个内存地址对应一个字节单元，
16位字和 32位双字各占有 2和 4个字节单元。
例 32位双字 12345678H占内存 4个字节地址
24300H～ 24303H，
在内存中的存放如下：
（ a）为小数端存放
（ b）为大数端存放都以最低地址 24300H为双字地址。
5
存储器中的数据组织
6
三、主要技术指标
1.存储容量指存储器可以容纳的二进制信息量以存储器中存储地址寄存器 MAR的编址数与存储字位数的乘积表示；
2.存储速度可以用两个时间参数表示：
一个是“存取时间”（ Access Time） TA
定义为从启动一次存储器操作，到完成该操作所经历的时间；
7
另一个是“存储周期”（ Memory Cycle） TMC，
定义为启动两次独立的存储器操作之间所需的最小时间间隔；
3.可靠性用 MTBF（ Mean Time Between Failures，平均故障间隔时间）来衡量，
MTBF越长，可靠性越高。
4.性能 /价格比
8
四、分类 SRAM
RAM
DRAM
内存储器 ROM
PROM
ROM EPROM
E2PROM
存储器 FLASH MEMORY
FLOPPY DISK
DISK
HARD DISK
外存储器
CD
OPTICAL DISK DVD
MO
9
5.1.2 RAM芯片的结构、工作原理及典型产品一、内部结构
10
1.SRAM的存储单元
2.单管 DRAM的存储单元
11
二,SRAM典型芯片
1,SRAM芯片 HM6116
12
11条地址线,8条数据线,1条电源线 VCC和 1条接地线 GND；
3条控制线 — 片选信号,写允许信号 和输出允许信号 ；
3个控制信号的组合控制 6116芯片的工作方式 。
表 5—1 6116的工作方式方 式 I/O引脚
H X X 未选中（待用） 高阻
L L H 读出 DOUT
L X L 写入 DIN
CE WEOE
CE WE
OE
13
2,DRAM芯片 Intel 2164
14
2164A的片内有 64K（ 65536）个内存单元，
有 64K个存储地址，每个存储单元存储一位数据，
片内要寻址 64K个单元，需要 16条地址线，
为了减少封装引脚，地址线分为两部分 — 行地址和列地址,A0～ A7为芯片行地址,A8～ A15为列地址，
芯片的地址引脚只有 8条。
15
由行地址选通信号,将先送入的 8位行地址送到片内行地址锁存器，
然后由列地址选通信号 将后送入的 8位列地址送到片内列地址锁存器。
16位地址信号选中 64K个存储单元中的一个单元。
刷新时，送入 7位行地址，同时选中 4个存储矩阵的同一行，即对 4× 128 = 512个存储单元进行刷新。
数据线是输入和输出分开的，由 信号控制读写。
无专门的片选信号。
WE
RAS
CAS
16
5.1.3 ROM芯片的结构、工作原理及典型产品一,ROM芯片的组成和基本存储单元
17
二,EPROM芯片 Intel 2732A
18
2732A的方式选择引脚模式 (18) /VPP(20) A9(22) VCC(24)
输出 O0～ O7
(9～ 11)(13～ 17）
读 L L X +5V 输出输出禁止 L H X +5V 高阻待用 H X X +5V 高阻编程 L Vpp X +5V 输入编程禁止 H Vpp X +5V 高阻
Intel标识符 L L H +5V 编码
CE OE
19
5.2 半导体存储器接口的基本技术
8位微机系统中的存储器接口
动态存储器的连接
20
5.2 半导体存储器接口的基本技术
5.2.1 8位微机系统中的存储器接口
21
一、集成译码器及其应用
1,74LS138译码器
2,74LS138的应用
22
二、实现片选控制的三种方法
1.全译码法 — CPU的全部地址总线 A19～ A0都参与译码，内存芯片中任一单元都有唯一的、确定的地址对应；
2.部分译码法 — CPU的地址总线中有 n条未参与译码，则一个内存单元有 2n个地址对应，称为部分译码 ——部分译码中 2n
个地址对应于一个内存单元，称为地址重叠；
3.线选法
23
三、控制信号的连接
SRAM通常有三条控制信号线 — 片选信号,写允许信号和输出允许信号 ；
EPROM芯片常采用双线控制，片选信号 用来选择芯片，
输出允许信号 用来允许数据输出。只有这两条控制线同时有效时，才能从输出端得到要读出的数据。
建议 同地址译码器输出相连，以控制对各器件的选择，而同系统控制总线中的读信号 相连，这样可以保证所有未被选中的器件处于低功耗状态。
CE
WE OE
CE
OE
CE
OE RD
24
5.2.2 动态存储器的连接一、行地址和列地址的形成
25
二,和 的产生
RAS
RAS CAS
26
三、刷新电路
27
5.3 16位和 32位系统中的内存储器接口
16位微机系统中的内存储器接口
32位微机系统中的内存储器接口
28
5.3 16位和 32位系统中的内存储器接口
5.3.1 16位微机系统中的内存储器接口一,16位微机系统中的奇偶分体在 16位系统中，内存 1MB分为两部分：
偶地址区 — 同 CPU低 8位数据线相连，由 A0作片选，
当 A0 = 0时选中；
奇地址区 — 同 CPU高 8位数据线相连，由 作片选，当 = 0时，选中；
存储芯片 A0～ A18同 CPU A1～ A19相连
BHE
BHE
29
30
二,8088/8086的存储器访问操作
1,字节访问和字访问当 8086访问一个整字（ 16位）变量时，
该变量的地址为偶地址（即字变量的低字节在偶地址单元，高字节在奇地址单元），则 8086将用一个总线周期访问该字变量；
该字变量的地址为奇地址（即字变量的低字节在奇地址单元，高字节在偶地址单元），则 8086要用两个连续的总线周期才能访问该字变量，每个周期访问一个字节。
31
2.,对准的”字与“未对准的”字
8086CPU能同时访问奇存储体和偶存储体中的一个字节，以组成一个存储字，
要访问的 1个字的低 8位存放在偶存储体中，称为“对准的”字（ aligned，又称为“对界的”或“对齐的”），
这是一种规则的存放字；
当要访问的 16位字的低 8位存放在奇存储体中，称该字为“未对准的”字（ unaligned，又称为“未对界的”
或“未对齐的”），
这是一种非规则的存放字；
32
33
三,16位系统中存储器接口举例存储器接口
34
5.3.2 32位微机系统中的内存储器接口
35
存储体写选通信号的生产电路
第 5章 内存储器及其接口
5.1 半导体存储器
5.2 半导体存储器接口的基本技术
5.3 16位和 32位系统中的内存储器接口
2
5.1半导体存储器
概述
RAM芯片的结构、工作原理及典型产品
ROM芯片的结构、工作原理及典型产品
3
5.1半导体存储器
5.1.1 概述一、基本结构
4
二、存储器中的数据组织在字节编址的计算机系统中，
一个内存地址对应一个字节单元，
16位字和 32位双字各占有 2和 4个字节单元。
例 32位双字 12345678H占内存 4个字节地址
24300H～ 24303H，
在内存中的存放如下：
（ a）为小数端存放
（ b）为大数端存放都以最低地址 24300H为双字地址。
5
存储器中的数据组织
6
三、主要技术指标
1.存储容量指存储器可以容纳的二进制信息量以存储器中存储地址寄存器 MAR的编址数与存储字位数的乘积表示；
2.存储速度可以用两个时间参数表示：
一个是“存取时间”（ Access Time） TA
定义为从启动一次存储器操作，到完成该操作所经历的时间；
7
另一个是“存储周期”（ Memory Cycle） TMC，
定义为启动两次独立的存储器操作之间所需的最小时间间隔；
3.可靠性用 MTBF（ Mean Time Between Failures，平均故障间隔时间）来衡量，
MTBF越长，可靠性越高。
4.性能 /价格比
8
四、分类 SRAM
RAM
DRAM
内存储器 ROM
PROM
ROM EPROM
E2PROM
存储器 FLASH MEMORY
FLOPPY DISK
DISK
HARD DISK
外存储器
CD
OPTICAL DISK DVD
MO
9
5.1.2 RAM芯片的结构、工作原理及典型产品一、内部结构
10
1.SRAM的存储单元
2.单管 DRAM的存储单元
11
二,SRAM典型芯片
1,SRAM芯片 HM6116
12
11条地址线,8条数据线,1条电源线 VCC和 1条接地线 GND；
3条控制线 — 片选信号,写允许信号 和输出允许信号 ；
3个控制信号的组合控制 6116芯片的工作方式 。
表 5—1 6116的工作方式方 式 I/O引脚
H X X 未选中（待用） 高阻
L L H 读出 DOUT
L X L 写入 DIN
CE WEOE
CE WE
OE
13
2,DRAM芯片 Intel 2164
14
2164A的片内有 64K（ 65536）个内存单元，
有 64K个存储地址，每个存储单元存储一位数据，
片内要寻址 64K个单元，需要 16条地址线，
为了减少封装引脚，地址线分为两部分 — 行地址和列地址,A0～ A7为芯片行地址,A8～ A15为列地址，
芯片的地址引脚只有 8条。
15
由行地址选通信号,将先送入的 8位行地址送到片内行地址锁存器，
然后由列地址选通信号 将后送入的 8位列地址送到片内列地址锁存器。
16位地址信号选中 64K个存储单元中的一个单元。
刷新时，送入 7位行地址，同时选中 4个存储矩阵的同一行，即对 4× 128 = 512个存储单元进行刷新。
数据线是输入和输出分开的，由 信号控制读写。
无专门的片选信号。
WE
RAS
CAS
16
5.1.3 ROM芯片的结构、工作原理及典型产品一,ROM芯片的组成和基本存储单元
17
二,EPROM芯片 Intel 2732A
18
2732A的方式选择引脚模式 (18) /VPP(20) A9(22) VCC(24)
输出 O0～ O7
(9～ 11)(13～ 17）
读 L L X +5V 输出输出禁止 L H X +5V 高阻待用 H X X +5V 高阻编程 L Vpp X +5V 输入编程禁止 H Vpp X +5V 高阻
Intel标识符 L L H +5V 编码
CE OE
19
5.2 半导体存储器接口的基本技术
8位微机系统中的存储器接口
动态存储器的连接
20
5.2 半导体存储器接口的基本技术
5.2.1 8位微机系统中的存储器接口
21
一、集成译码器及其应用
1,74LS138译码器
2,74LS138的应用
22
二、实现片选控制的三种方法
1.全译码法 — CPU的全部地址总线 A19～ A0都参与译码，内存芯片中任一单元都有唯一的、确定的地址对应；
2.部分译码法 — CPU的地址总线中有 n条未参与译码，则一个内存单元有 2n个地址对应，称为部分译码 ——部分译码中 2n
个地址对应于一个内存单元，称为地址重叠；
3.线选法
23
三、控制信号的连接
SRAM通常有三条控制信号线 — 片选信号,写允许信号和输出允许信号 ；
EPROM芯片常采用双线控制，片选信号 用来选择芯片，
输出允许信号 用来允许数据输出。只有这两条控制线同时有效时，才能从输出端得到要读出的数据。
建议 同地址译码器输出相连，以控制对各器件的选择，而同系统控制总线中的读信号 相连，这样可以保证所有未被选中的器件处于低功耗状态。
CE
WE OE
CE
OE
CE
OE RD
24
5.2.2 动态存储器的连接一、行地址和列地址的形成
25
二,和 的产生
RAS
RAS CAS
26
三、刷新电路
27
5.3 16位和 32位系统中的内存储器接口
16位微机系统中的内存储器接口
32位微机系统中的内存储器接口
28
5.3 16位和 32位系统中的内存储器接口
5.3.1 16位微机系统中的内存储器接口一,16位微机系统中的奇偶分体在 16位系统中，内存 1MB分为两部分：
偶地址区 — 同 CPU低 8位数据线相连，由 A0作片选，
当 A0 = 0时选中；
奇地址区 — 同 CPU高 8位数据线相连，由 作片选，当 = 0时，选中；
存储芯片 A0～ A18同 CPU A1～ A19相连
BHE
BHE
29
30
二,8088/8086的存储器访问操作
1,字节访问和字访问当 8086访问一个整字（ 16位）变量时，
该变量的地址为偶地址（即字变量的低字节在偶地址单元，高字节在奇地址单元），则 8086将用一个总线周期访问该字变量；
该字变量的地址为奇地址（即字变量的低字节在奇地址单元，高字节在偶地址单元），则 8086要用两个连续的总线周期才能访问该字变量，每个周期访问一个字节。
31
2.,对准的”字与“未对准的”字
8086CPU能同时访问奇存储体和偶存储体中的一个字节，以组成一个存储字，
要访问的 1个字的低 8位存放在偶存储体中，称为“对准的”字（ aligned，又称为“对界的”或“对齐的”），
这是一种规则的存放字；
当要访问的 16位字的低 8位存放在奇存储体中，称该字为“未对准的”字（ unaligned，又称为“未对界的”
或“未对齐的”），
这是一种非规则的存放字；
32
33
三,16位系统中存储器接口举例存储器接口
34
5.3.2 32位微机系统中的内存储器接口
35
存储体写选通信号的生产电路
