计算机组成原理 1
计 算 机 组 成 原 理
第三讲
2009年 11月 10日
逻辑电路设计基础
计算机组成原理 2
1,组合逻辑电路基础
布尔代数基本公式, 逻辑门, 卡诺图
2,计算机中常用的组合逻辑电路
一位加法器, 译码器, 编码器, 多路选择器等
3、时序逻辑电路
D锁存器,D触发器，寄存器
4,时序逻辑电路设计
有限状态机, 七段显示十进制数双向计数器设计
5,可编程序逻辑阵列 （ 器件 ） 简介
PLA,PLD
本讲安排
计算机组成原理 3
本讲将解决的主要问题
组合逻辑、时序逻辑的简单应用
组合逻辑、时序逻辑的设计基础
计算机组成原理 4
逻辑代数
逻辑变量和基本的逻辑运算
逻辑变量
逻辑代数的变量，并用大写字母 A,B,C,? 表示
算术运算和逻辑运算
逻辑代数中的三种基本运算
逻辑与（逻辑乘）,只有决定事物结果的全部条件同时
具备时，结果才发生。
逻辑或（逻辑加）,在决定事物结果的诸条件中只要有
任何一个满足，结果就会发生。
逻辑非（逻辑反）,只要条件具备了，结果便不会发生。
而此条件不具备时，结果一定发生。
计算机组成原理 5
与逻辑 或逻辑 非逻辑
+
_
A
B
Y
Y=A?B Y=Y=A+B A
A B
+
Y_
A
+ Y
_
A B Y
0 0 0
0 1 1
1 0 1
1 1 1
A B Y
0 0 0
0 1 0
1 0 0
1 1 1
A Y
0 1
1 0
计算机组成原理 6
A
B Y
A
B Y
A
B Y
?1
或门
A
B Y
A
B Y
A
B Y
&
与门
A Y A Y A Y
1非门
(a)常用符号 (b)美、日常用符号 (c)国标符号
计算机组成原理 7
(a)常用符号 (b)美、日常用符号 (c)国标符号
A
B Y
A
B
Y AB Y
&
与非门
A
B
Y AB Y AB Y
?1
或非门
异或门 AB Y AB Y AB Y
=1
异或非门 A
B
Y AB Y AB Y
=
计算机组成原理 8
逻辑代数
常见的门电路
与非门
或非门
与或非门
异或门
异或非门
BAY ??
BAY ??
DCBAY ????
BABABAY ??????
BABAY ????
A
B
&
C
D
Y?1 与或非门的国标符号
=A B
计算机组成原理 9
与或非门真值表
A B C D A ? B C ? D A ? B ＋ C ? D DCBA ?? ＋
0 0 0 0 0 0 0 1
0 0 0 1 0 0 0 1
0 0 1 0 0 0 0 1
0 0 1 1 0 1 1 0
0 1 0 0 0 0 0 1
0 1 0 1 0 0 0 1
0 1 1 0 0 0 0 1
0 1 1 1 0 1 1 0
1 0 0 0 0 0 0 1
1 0 0 1 0 0 0 1
1 0 1 0 0 0 0 1
1 0 1 1 0 1 1 0
1 1 0 0 1 0 1 0
1 1 0 1 1 0 1 0
1 1 1 0 1 0 1 0
1 1 1 1 1 1 1 0
计算机组成原理 10
正逻辑或门
正逻辑与门
负逻辑与门
负逻辑或门
正逻辑与负逻辑
正逻辑,,1” 逻辑代表 真,, 0” 逻辑代表 假
负逻辑,,0” 逻辑代表 真,, 1” 逻辑代表 假
A B Y
0 0 0
0 1 0
1 0 0
1 1 1
Y = A?B
Y = A + B
计算机组成原理 11
实际中：
A
B Y与门 作开关使用。
异或门 AB Y BABABAY ??????
Y=A?B
B=0,Y=0
B=1,Y=A
B=0,Y=A
B=1,Y= A
作可控 求反器, 比较器 使用。
计算机组成原理 12
逻辑代数的基本公式
变换律 A+B=B+A A?B= B?A
结合律 A+(B+C)=(A+B)+C
分配律 A?(B+C)=A?B+A?C
吸收律 A+A?B=A
第二吸收律 A + A?B = A+B
反演律 A+B = A + B
重叠律 A+A = A A?A = A
互补律 A + A =1 A?A =0
计算机组成原理 13
基本公式验证方法
A ? (A ＋ B) ＝ A
A B A ＋ B A ?(A ＋ B)
0 0 0 0
0 1 1 0
1 0 1 1
1 1 1 1
BA ? 与 BA
A B BA ? BA
0 0 1 1
0 1 0 0
1 0 0 0
1 1 0 0
AB 与 BA ?
A B AB BA ?
0 0 1 1
0 1 1 1
1 0 1 1
1 1 0 0
A ＋ (A ? B) ＝ A
A B A ?B A ＋ (A ?B)
0 0 0 0
0 1 0 0
1 0 0
1 1 1 1
计算机组成原理 14
逻辑代数的基本定理
CDACDACDA ???????? )()(
CDCBAY ??? )(
A ＋ BC ＝（ A ＋ B ）（ A ＋ C ）
代入定理
反演定理
对偶定理
BABA ??＋
CBDACA
DCBCBDACA
DCCBAY
???
????
??? ))((
其 对偶式分别为,A （ B ＋ C ）,AB ＋ AC
A （ B ＋ C ）＝ AB ＋ AC （乘法分配律）
计算机组成原理 15
逻辑门电路的分类
? 组合逻辑电路
? 不具备记忆功能,任意时刻的输出信号 仅 取决于
该时刻的输入信号，而与电路过去的电平状态无
关。
? 建立在简单逻辑门基础上，可以直接用真值表和
逻辑表达式表示 。
? 时序逻辑电路
? 具有记忆功能,电路的输出 不仅 取决与当时的输
入状况，而且取决于电路的状态。
? 建立在触发器的基础上，如寄存器、计数器
计算机组成原理 16
第一章
)()( DCBCBAYY
B C DCBAY
???????
? ＋
图 9用卡诺图化简成或－与表达式
常用的组合逻辑电路
加法器
译码器
编码器
多路选择器
移位器
计算机组成原理 17
1、半加器和全加器
分为半加器和全加器两种
半加器有两个输入端和两个输出端
半加器的逻辑表达式：
S = A ? BC = AB
HA
A
B
S
C
输入信号 输出信号
A B S C
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
计算机组成原理 18
全加器
进位输入 Ci,进位输出 Co。
逻辑表达式：
FA
A
Ci
B
S
Co
S = A B Ci + A B Ci +A B Ci + A B Ci = A ? B ? Ci
Co = A B C i + A B Ci + A B Ci + A B Ci = A B + B Ci + A C i
输入信号 输出信号
A B Ci S Co
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
计算机组成原理 19
2、编码器
编码器有 2n个输入 信号,n个输出 信号，输入信
号中只有一个是有效的电平
D7
D6
D5
D4
D3
D2
D1
D0
8-3
编
码
器 A0
A1
A2
D 7 D 6 D 5 D 4 D 3 D 2 D 1 D 0 A 2 A 1 A 0
0 0 0 0 0 0 0 1 0 0 0
0 0 0 0 0 0 1 0 0 0 1
0 0 0 0 0 1 0 0 0 1 0
0 0 0 0 1 0 0 0 0 1 1
0 0 0 1 0 0 0 0 1 0 0
0 0 1 0 0 0 0 0 1 0 1
0 1 0 0 0 0 0 0 1 1 0
1 0 0 0 0 0 0 0 1 1 1
计算机组成原理 20
3、译码器
n个输入 信号的译码器有 2n个输出 信号
? 每个输出信号对应于 n个输入信号的一种编码
? 输出信号中只有一个处于有效状态
? 通常还有一个输出许可信号（ EN）
A 2 A 1 A 0 E N D 7 D 6 D 5 D 4 D 3 D 2 D 1 D 0
0 0 0 1 0 0 0 0 0 0 0 1
0 0 1 1 0 0 0 0 0 0 1 0
0 1 0 1 0 0 0 0 0 1 0 0
0 1 1 1 0 0 0 0 1 0 0 0
1 0 0 1 0 0 0 1 0 0 0 0
1 0 1 1 0 0 1 0 0 0 0 0
1 1 0 1 0 1 0 0 0 0 0 0
1 1 1 1 1 0 0 0 0 0 0 0
x x x 0 0 0 0 0 0 0 0 0
D7
D6
D5
D4
D3
D2
D1
D0
A0
A1
A2
EN
3-8
译
码
器
计算机组成原理 21
3-8译码器 (74LS138)
输 入
输出。低电
平有效
控制端
+5V
计算机组成原理 22
4、多路选择器
组合电路，逻辑表达式,
Y = 1S 0S I 0 + 1S S 0 I 1 + S 1 0S I 2 + S 1 S 0 I 3
S1 S0 Y
0 0 I0
0 1 I1
1 0 I2
1 1 I3
S1S0
Y
I0
I1
I2
I3
在选择信号的作用下，从多个输入端中选择一个作为输
出
有 n个选择信号 的数据选择器从 2n个输入 数据线中选择一
个作为输出
计算机组成原理 23
二选一多路选择器的构成
A
B
S
F
A
B
S
F
计算机组成原理 24
移位电路
0 0 0 1 1 0 0 0 0 1 1 0 0 0 0 1 1 0
s
1
s
0
a
0
a
1
a
2
b
n - 1
b
0
b
1
b
3
b
2
多路选择器的应用
计算机组成原理 25
1,触发器（ flip-flop）
一种具有记忆功能的电路，有两个稳定的电路状
态建立在 R-S锁存器 (latch)的基础上
R
S
Q
Q
时序电路
计算机组成原理 26
2,D锁存器
在 R-S锁存器的输入部分加上时钟和输入控制的电路构成
D
C
Q
Q
计算机组成原理 27
3,D触发器
Q(T+1)=D(T)
有一个时钟输入信号
上升沿，下降沿，周期，频率
在时钟信号的上升沿，输入信号 D送入内部，并改变输出 Q
D Q
CLK
CLK
D
Q
Q
计算机组成原理 28
4,寄存器（ Register）
对寄存器内容的 操作,移位、计数、清除、装入。
D Q
D Q
D Q
D Q A3
A2
A1
A0I0
I1
I2
I3
CLK
8 715 0
(d) 表示高低字段
R3(H) R3(L)
015
(c) 表示位序
R2
(b) 表示各个位
1 0 0 0 1 1 1 0
(a) 符号表示
R1
由多个 D触发器构成,可以存放一个完整的二进制数据
计算机组成原理 29
由于寄存器由 D触发器构成, 所以集成寄存器常称作 N位 D触
发器 。 图为四位上升沿触发 D触发器 74LS175的逻辑图 。 在
时钟脉冲 CP上升沿到来时, 实现数据的并行输入 -并行输出 。
FF0
1D C1
Q0 Q0
RD
D0
FF1
1D C1
Q1 Q1
RD
D1
FF2
1D C1
Q2 Q2
RD
D2
FF3
1D C1
Q3 Q3
RD
D3
11
CP CR
计算机组成原理 30
C1
1D8D
Q 8Q
C1
1D17D
Q 7Q
C1
1D6D
Q 6Q
C1
1D5D
Q 5Q
C1
1D4D
Q 4Q
C1
1D3D
Q 3Q
C1
1D2D
Q 2Q
C1
1D1D
Q 1Q
1
1
CLR
CLK
74LS273---Octal D-FFs
计算机组成原理 31
20
19
18
17
16
15
14
13
12
11
1
2
3
4
5
6
7
8
9
10
1Q
2D
1D
2Q
3Q
3D
4D
4Q
GND
E VCC
8Q
8D
7D
7Q
6Q
6D
5D
5Q
CP
74LS373
▽EN1C11D8D Q 8Q
▽EN1C11D17D Q 7Q
▽EN1C11D6D Q 6Q
▽EN1C11D5D Q 5Q
▽EN1C11D4D Q 4Q
▽EN1C11D3D Q 3Q
▽EN1C11D2D Q 2Q
▽EN1C11D1D Q 1Q
1
1
E
CP
74LS373---Octal 3-State D-Latches
74LS373为三态输出
只有输出使能信号 E=0时，才有信号输出；
而 E=1时，输出为高组态。
在 CP=l,E=0时,Q=D。
当 CP由 1变 0时，即锁存信号到达时,Q的
状态被锁存。
计算机组成原理 32
74LS374---Octal 3-State D-FFs
计算机组成原理 33
1,计数器,具有记忆输入脉冲个数功能的电路称为计数器 。
2,用途,主要用于计数, 定时, 分频和进行数字计算等 。 如
各种数字仪表 （ 万用表, 测温表 ）, 各种数字表, 钟等 。
3,计数器的分类：
（ 1） 按照各个触发器状态更新情况的不同可分为：
① 同步计数器,各触发器受同一时钟脉冲 ─ 输入计数脉冲控
制, 同步更新状态 。
② 异步计数器,有的触发器受计数脉冲控制, 有的是以其它
触发器输出为时钟脉冲, 状态更新有先有后 。
5,计数器
计算机组成原理 34
① N进制,电路有 N个状态, N叫做计数器计数长度 。 一位八进
制计数器应有八个状态, n位八进制计数器应有 8n个状态 。
② 二进制, N=2,对于 n位二进制计数器, 共有 2n (2,4,8...)
个状态 。
③ 十进制, N=10。 一位十进制计数器应有十个状态 n位十进制
计数器应有 10n个状态 。
（ 3） 按照计数器数值增减情况不同分为：
① 加法计数器,随计数脉冲的输入递增计数 。
② 减法计数器,随计数脉冲的输入递减计数 。
③可逆计数器,随计数脉冲的输入可增可减地计数。
主要介绍集成触发器
（ 2）按计数长度（计数容量）的不同分为,
计算机组成原理 35
Q0
RD
Q1 Q2 Q3 QCC
LD D0 D1 D2 D3CP Cr PT
74LS161的逻辑图
C11J 1K C11J 1K
R
C11J 1K
R
C11J 1K
R
Q Q Q Q
& & && & & & &
& & &
&
&
≥1 ≥1 ≥1 ≥1
11 1
二进制计数器
四位同步二进制加法计数器 74LS161电路
计算机组成原理 36
Cr LD P T CP D0 D1 D2 D3
输 入
L × × × × × × × ×
H L × × ↑ D0 D1 D2 D3
H H H H ↑ × × × ×
H H L × × × × × ×
H H × L × × × × ×
输 出
Q0 Q1 Q2 Q3
L L L L
D0 D1 D2 D3
计 数
保 持
保 持
VCC QCCQ0 Q1 Q2 Q3 T LD
Cr CP D0 D1 D2 D3 P GND
16 15 14 13 1211 10 9
1 2 3 4 5 6 7 8
74LS161
74LS161的外引脚图
QCCQ0 Q1 Q3
T LD
CrCP D0 D1 D2 D3
P
74LS161
Q2
74LS161的逻辑符号
计算机组成原理 37
八位计数器要两片 74LS161。 可接成同步或异步方式 。
QCCQ0 Q1 Q3
T LD
CrCP D0 D1 D2 D3
P
74LS161（ 1）
Q2 Q
CC
Q0 Q1 Q3
T LD
CrCP D0 D1 D2 D3
P
74LS161（ 2）
Q2
1
1 1
CP
Q0 Q1 Q3Q2 Q4 Q5 Q7Q6
同步连接方式
1
74LS161构成八位二进制加法计数器
⑴ 同步方式,
两片同接一个 CP,只有低位片有进位 (从 1111变为 0000)
时高位片才计数加 1。低位片始终处于计数状态。
计算机组成原理 38
（ 2） 异步连接方式,
接成异步连接方式也必须满足 1号片的输出从 1111变为
0000时, 2号片才能加 1。 为满足这一要求, 1号片的 Qcc经
非门取反之后接至 2号片 CP端, 2号片接成计数工作状态即可 。
QCCQ0 Q1 Q3
T LD
CrCP D
0 D1 D2 D3
P
74LS161（ 1）
Q2 Q
CC
Q0 Q1 Q3
T LD
CrCP D
0 D1 D2 D3
P
74LS161（ 2）
Q2
1
1 1
CP
Q0 Q1 Q3Q2 Q4 Q5 Q7Q6
异步连接方式
1
计算机组成原理 39
6,顺序脉冲发生器
电路组成：
计数器,按设计要求计脉冲 CP的个数
译码器,将计数器状态翻译成对应输出端（脉冲信号）的高
低电平顺序输出。
顺序脉冲发生器,产生一组在时间上有先后顺序的脉冲
用途,如在计算机中，机器执行指令时，是将一条指令分成一
些基本动作，控制器发生一系列节拍脉冲，有顺序地控制这些
基本动作的完成，实现一系列的操作或运算。
计算机组成原理 40
顺序脉冲发生器逻辑图
T0 T1 T2 T3 T4 T5 T6 T7
Q0
Q0
Q1
Q1
Q2
Q2
译码器
Q Q
1D C1
Q Q
1D C1
Q Q
1D C1
计数器
时钟输入端
F2 F1 F0
&&&&&&&&
11111111
计算机组成原理 41
异步二进制加法计数器由 D触发器组成。 状态转换图 如图示。
000 001 010 011
100101110111
0120 QQQT ? 0121 QQQT ? 0122 QQQT ? 0123 QQQT ?
0124 QQQT ? 0125 QQQT ? 0126 QQQT ? 0127 QQQT ?
作为时间基准的时钟脉冲加在计数器的输入端, 然后经过译码
器, 将计数器的状态译成输出线上的顺序脉冲 。
波形图
计算机组成原理 42
CP
T0
T1
T2
T3
T4
T5
T6
T7
顺序脉冲发生器波形图
原态
001
011
101
111
次态
010
100
110
000
干扰脉冲
0线
0线, 2线
4线
4线, 6线
利用输入脉冲封锁译码门
CP 计 数 器
T0 T1 T7 CP
T
1T
2T
3
用时钟脉冲封锁以消除干扰脉冲
& & &
1
计算机组成原理 43
CP
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
T0
T1
T2
T3
T4
T5
T6
T7
T0
1 2 3 4 5 6 7 8 9
顺序脉冲发生器的波形图
计算机组成原理 44
74LS194功能表
dR
0
1
1
1
1
S1 S2
× ×
0 0
0 1
1 0
1 1
工作状态
清零
保持
右移
左移
送数
1 2 3 4 5 6 7 8
16 15 14 13 12 11 10 9
VCC QA QB QC QD CP S1 S0
Cr R A B C D L GND
74LS194
74LS194外引脚排列图
4位双向移位寄存器
计算机组成原理 45
一般的时序逻辑电路构成
触发器与组合逻辑电路的结合
组合
逻辑
电路
触
发
器
输入 输出
时钟
下一状态
当前状态
计算机组成原理 46
有限状态机理论
若时序电路有 N个状态，则至少需要 n=log2N个触发器
设计一个有限状态机的步骤一般是,
1,画出状态转移图。
2,写出状态转移表。
3,写出下一状态的布尔表达式，并尽可能化简。
4,写出输出信号的真值表。
5,写出输出信号的布尔表达式，并尽可能化简。
6,根据下一状态和输出信号布尔表达式，画出逻辑图
计算机组成原理 47
七段显示十进制数双向计数器
下图是 LED数码管 的内部结构及显示数码的情况，阳极连
在一体的一种 LED数码管，我们通常称为 共阳极数码管 。既然
有共阳数码管，那么就有 共阴数码管
a
b
c
d
e
f g
共阳数码管 共阴数码管
计算机组成原理 48
数字 a b c d e f g
0 1 1 1 1 1 1 0
1 0 1 1 0 0 0 0
2 1 1 0 1 1 0 1
3 1 1 1 1 0 0 1
4 0 1 1 0 0 1 1
5 1 0 1 1 0 1 1
6 1 0 1 1 1 1 1
7 1 1 1 0 0 0 0
8 1 1 1 1 1 1 1
9 1 1 1 1 1 0 1
七段显示器各段的输出
a
b
c
d
e
f g
计算机组成原理 49
计数器有 0-9共 10个状态，我们需要用 log210 = 4个触发器
Q3,Q2,Q1,Q0 表示 4个触发器的当前状态,0000-1001分别
表示十进制数的 0-9
D3,D2,D1,D0 为下一状态的 D触发器的输入
I 决定是加计数 (I=1)还是减计数 (I=0)
a,b,c,d,e,f,g 为七段显示器的显示控制信号
S1
0001
输入 I/输出 abcdefg
当前状态
计算机组成原理 50
1、画出状态转移图。
S0
0000 0/0110000
1/1111110 S1
0001 0/1101101
1/0110000 S2
0010
1/11011010/11111001
S3
0011
1/1111001
0/0110011
S4
0100
1/0110011
0/1011011S5
0101
1/1011011
0/1011111
S6
0110
1/1011111
0/1110000S7
0111
S8
1000
S9
1001
0/1111111
1/1111011
1/1111111
1/1111000
0/1111011
0/1111110
计算机组成原理 51
2、写出状态转移表、写出输出信号的真值表
输 入 输 出
当 前 状 态 输 入 下 一 状 态 输 出
Q3 Q2 Q1 Q0 I D3 D2 D1 D0 a b c d e f g
0 0 0 0 1 0 0 0 1 1 1 1 1 1 1 0
0 0 0 1 1 0 0 1 0 0 1 1 0 0 0 0
0 0 1 0 1 0 0 1 1 1 1 0 1 1 0 1
0 0 1 1 1 0 1 0 0 1 1 1 1 0 0 1
0 1 0 0 1 0 1 0 1 0 1 1 0 0 1 1
0 1 0 1 1 0 1 1 0 1 0 1 1 0 1 1
0 1 1 0 1 0 1 1 1 1 0 1 1 1 1 1
0 1 1 1 1 1 0 0 0 1 1 1 0 0 0 0
1 0 0 0 1 1 0 0 1 1 1 1 1 1 1 1
1 0 0 1 1 0 0 0 0 1 1 1 1 0 1 1
1 0 1 0 X
X
X
X
X
X
X X X X X X X X X X X
1 0 1 1 X X X X X X X X X X X
1 1 0 0 X X X X X X X X X X X
1 1 0 1 X X X X X X X X X X X
1 1 1 0 X X X X X X X X X X X
1 1 1 1 X X X X X X X X X X X
计算机组成原理 52
输 入 输 出
当 前 状 态 输 入 下 一 状 态 输 出
Q3 Q2 Q1 Q0 I D3 D2 D1 D0 a b c d e f g
0 0 0 0 0 1 0 0 1 1 1 1 1 1 1 0
0 0 0 1 0 0 0 0 0 0 1 1 0 0 0 0
0 0 1 0 0 0 0 0 1 1 1 0 1 1 0 1
0 0 1 1 0 0 0 1 0 1 1 1 1 0 0 1
0 1 0 0 0 0 0 1 1 0 1 1 0 0 1 1
0 1 0 1 0 0 1 0 0 1 0 1 1 0 1 1
0 1 1 0 0 0 1 0 1 1 0 1 1 1 1 1
0 1 1 1 0 0 1 1 0 1 1 1 0 0 0 0
1 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1
1 0 0 1 0 1 0 0 0 1 1 1 1 0 1 1
1 0 1 0 X X X X X X X X X X X X
1 0 1 1 X X X X X X X X X X X X
1 1 0 0 X X X X X X X X X X X X
1 1 0 1 X X X X X X X X X X X X
1 1 1 0 X X X X X X X X X X X X
1 1 1 1 X X X X X X X X X X X X
2、写出状态转移表、写出输出信号的真值表 (续上表 )
计算机组成原理 53
3、写出下一状态的布尔表达式，并尽可能化简。
4、写出输出信号的布尔表达式，并尽可能化简。
X = f(Q3,Q2,Q1,Q0) X={a,b,c,d,e,f,g,h}
Di = F(I,Q3,Q2,Q1,Q0) i=0,1,2,3
计算机组成原理 54
5、根据下一状态和输出信号的布尔表达式，画出逻辑图。
下
一
状
态
4
个
D
触
发
器
七段
译码
输出Di Qi a-fI
CLOCK
计算机组成原理 55
可编程逻辑器件
1,可编程 ASIC现状与发展
专用集成电路 ASIC是面向用户特定用途或特定功能的大规模,
超大规模集成电路 。
ASIC是其英文 Application Specific Integrated Circuit缩写 。
2,分类,
按功能,有数字的, 模拟的, 数字和模拟混和的 。
按制造方式分,有全定制, 半定制 ASIC,可编程三种 。
可编程 ASIC,用户可在现场对其编程来实现各种特定逻辑功
能 。 用户可, 自制, 大规模数字集成电路 。 使用可编程 ASIC
和相应的 EDA开发系统, 用户可以借助计算机实现各种实际
的电子系统的设计, 功能模拟, 时间摸拟以及系统调试 。
计算机组成原理 56
半定制芯片的分类
标准单元 (Standard Cell)
从生产厂家的单元库中选取的标准单元部件版图
门阵列 (Gata Array)
芯片上已预先制作了排成二维阵列的标准单元以及一些互
连通道
可编程逻辑电路芯片 (PLD)
芯片中的功能单元或者连接线路可以由用户根据需要进行改
变 PLA,PAL,可编程门阵列
计算机组成原理 57
PLA
由 与门 和 或门 逻辑电路组合而成的阵列
I
0
I
1
? I
n - 1
? ? ? ? ? ?
O
0
O
1
? O
m - 1
?
cba
非连接交叉连接点编程点
门电路的表示
c
b
a
计算机组成原理 58
PAL
将 或阵列 部分改为固定的,与阵列 是可编程的
I 2 I 1 I 0
O 2 O 1 O 0
图 5 - 1 1 P A L 可 编 程 逻 辑 阵 列
计算机组成原理 59
根据芯片的集成度和结构复杂度分类：
1 简单可编程逻辑器件 SPLD,集成度小于 PALCE22V10或
GAL22V10的 PLD。 它们的特点是都具有可编程的与阵列,
不可编程的或阵列, 输出逻辑宏单元 OLMC和输入输出逻辑
单元 IOC。 Lattice公司的 PAL和 PALCE系列, GAL系列
等都属于 SPLD
2复杂可编程逻辑器件 CPLD集成度大于 PAL22V10或 GAL22V10
的 PLD都可视为 CPLD。 Lattice公司的 ispLSI / pLSI 1000
系列 和 MACH5系列, CPLD在集成度和结构上呈现的特点是
具有更大的与阵列和或阵列, 增加了大量的宏单元和布线
资源, 触发器的数量
计算机组成原理 60
? 高速的译码器, 多位计数器, 寄存器, 时序状态机, 网络适
配器, 总线控制器等较大规模的逻辑设计可选用 CPLD来实现 。
? 现场可编程门阵列 FPGA是集成度和结构复杂度最高的可编
程 ASIC。
? 运算器, 乘法器, 数字滤波器, 二维卷积器等具有复杂算
法的逻辑单元和信号处理单元的逻辑设计可选用 FPGA实
现 。
可编程逻辑器件应用
计算机组成原理 61
逻辑原理图 （ schematic） 输入方式, 硬件描述语言 HDL输入方
式, 状态机输入方式等 。 近几年在 ASIC设计领域十分流行
一种电子系统的设计描述语言 —— 硬件描述语言 HDL
（ Hardware Description Language）, 它把电子系统设计,
仿真综合和测试联系起来, 不仅支持电路级别的
目前 VHDL和 Verilog— VHDL以及 ABEL— HDL都是广泛使
用的设计输入硬件描述语言 。 设计输入中出现错误, 专用
的设计软件会自动进行编程并发出警告 。 国内外近几年采
用 VHDL进行系统逻辑设计已成为流行方式 。
3、可编程 ASIC的一般开发方法
计 算 机 组 成 原 理
第三讲
2009年 11月 10日
逻辑电路设计基础
计算机组成原理 2
1,组合逻辑电路基础
布尔代数基本公式, 逻辑门, 卡诺图
2,计算机中常用的组合逻辑电路
一位加法器, 译码器, 编码器, 多路选择器等
3、时序逻辑电路
D锁存器,D触发器，寄存器
4,时序逻辑电路设计
有限状态机, 七段显示十进制数双向计数器设计
5,可编程序逻辑阵列 （ 器件 ） 简介
PLA,PLD
本讲安排
计算机组成原理 3
本讲将解决的主要问题
组合逻辑、时序逻辑的简单应用
组合逻辑、时序逻辑的设计基础
计算机组成原理 4
逻辑代数
逻辑变量和基本的逻辑运算
逻辑变量
逻辑代数的变量，并用大写字母 A,B,C,? 表示
算术运算和逻辑运算
逻辑代数中的三种基本运算
逻辑与（逻辑乘）,只有决定事物结果的全部条件同时
具备时，结果才发生。
逻辑或（逻辑加）,在决定事物结果的诸条件中只要有
任何一个满足，结果就会发生。
逻辑非（逻辑反）,只要条件具备了，结果便不会发生。
而此条件不具备时，结果一定发生。
计算机组成原理 5
与逻辑 或逻辑 非逻辑
+
_
A
B
Y
Y=A?B Y=Y=A+B A
A B
+
Y_
A
+ Y
_
A B Y
0 0 0
0 1 1
1 0 1
1 1 1
A B Y
0 0 0
0 1 0
1 0 0
1 1 1
A Y
0 1
1 0
计算机组成原理 6
A
B Y
A
B Y
A
B Y
?1
或门
A
B Y
A
B Y
A
B Y
&
与门
A Y A Y A Y
1非门
(a)常用符号 (b)美、日常用符号 (c)国标符号
计算机组成原理 7
(a)常用符号 (b)美、日常用符号 (c)国标符号
A
B Y
A
B
Y AB Y
&
与非门
A
B
Y AB Y AB Y
?1
或非门
异或门 AB Y AB Y AB Y
=1
异或非门 A
B
Y AB Y AB Y
=
计算机组成原理 8
逻辑代数
常见的门电路
与非门
或非门
与或非门
异或门
异或非门
BAY ??
BAY ??
DCBAY ????
BABABAY ??????
BABAY ????
A
B
&
C
D
Y?1 与或非门的国标符号
=A B
计算机组成原理 9
与或非门真值表
A B C D A ? B C ? D A ? B ＋ C ? D DCBA ?? ＋
0 0 0 0 0 0 0 1
0 0 0 1 0 0 0 1
0 0 1 0 0 0 0 1
0 0 1 1 0 1 1 0
0 1 0 0 0 0 0 1
0 1 0 1 0 0 0 1
0 1 1 0 0 0 0 1
0 1 1 1 0 1 1 0
1 0 0 0 0 0 0 1
1 0 0 1 0 0 0 1
1 0 1 0 0 0 0 1
1 0 1 1 0 1 1 0
1 1 0 0 1 0 1 0
1 1 0 1 1 0 1 0
1 1 1 0 1 0 1 0
1 1 1 1 1 1 1 0
计算机组成原理 10
正逻辑或门
正逻辑与门
负逻辑与门
负逻辑或门
正逻辑与负逻辑
正逻辑,,1” 逻辑代表 真,, 0” 逻辑代表 假
负逻辑,,0” 逻辑代表 真,, 1” 逻辑代表 假
A B Y
0 0 0
0 1 0
1 0 0
1 1 1
Y = A?B
Y = A + B
计算机组成原理 11
实际中：
A
B Y与门 作开关使用。
异或门 AB Y BABABAY ??????
Y=A?B
B=0,Y=0
B=1,Y=A
B=0,Y=A
B=1,Y= A
作可控 求反器, 比较器 使用。
计算机组成原理 12
逻辑代数的基本公式
变换律 A+B=B+A A?B= B?A
结合律 A+(B+C)=(A+B)+C
分配律 A?(B+C)=A?B+A?C
吸收律 A+A?B=A
第二吸收律 A + A?B = A+B
反演律 A+B = A + B
重叠律 A+A = A A?A = A
互补律 A + A =1 A?A =0
计算机组成原理 13
基本公式验证方法
A ? (A ＋ B) ＝ A
A B A ＋ B A ?(A ＋ B)
0 0 0 0
0 1 1 0
1 0 1 1
1 1 1 1
BA ? 与 BA
A B BA ? BA
0 0 1 1
0 1 0 0
1 0 0 0
1 1 0 0
AB 与 BA ?
A B AB BA ?
0 0 1 1
0 1 1 1
1 0 1 1
1 1 0 0
A ＋ (A ? B) ＝ A
A B A ?B A ＋ (A ?B)
0 0 0 0
0 1 0 0
1 0 0
1 1 1 1
计算机组成原理 14
逻辑代数的基本定理
CDACDACDA ???????? )()(
CDCBAY ??? )(
A ＋ BC ＝（ A ＋ B ）（ A ＋ C ）
代入定理
反演定理
对偶定理
BABA ??＋
CBDACA
DCBCBDACA
DCCBAY
???
????
??? ))((
其 对偶式分别为,A （ B ＋ C ）,AB ＋ AC
A （ B ＋ C ）＝ AB ＋ AC （乘法分配律）
计算机组成原理 15
逻辑门电路的分类
? 组合逻辑电路
? 不具备记忆功能,任意时刻的输出信号 仅 取决于
该时刻的输入信号，而与电路过去的电平状态无
关。
? 建立在简单逻辑门基础上，可以直接用真值表和
逻辑表达式表示 。
? 时序逻辑电路
? 具有记忆功能,电路的输出 不仅 取决与当时的输
入状况，而且取决于电路的状态。
? 建立在触发器的基础上，如寄存器、计数器
计算机组成原理 16
第一章
)()( DCBCBAYY
B C DCBAY
???????
? ＋
图 9用卡诺图化简成或－与表达式
常用的组合逻辑电路
加法器
译码器
编码器
多路选择器
移位器
计算机组成原理 17
1、半加器和全加器
分为半加器和全加器两种
半加器有两个输入端和两个输出端
半加器的逻辑表达式：
S = A ? BC = AB
HA
A
B
S
C
输入信号 输出信号
A B S C
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
计算机组成原理 18
全加器
进位输入 Ci,进位输出 Co。
逻辑表达式：
FA
A
Ci
B
S
Co
S = A B Ci + A B Ci +A B Ci + A B Ci = A ? B ? Ci
Co = A B C i + A B Ci + A B Ci + A B Ci = A B + B Ci + A C i
输入信号 输出信号
A B Ci S Co
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
计算机组成原理 19
2、编码器
编码器有 2n个输入 信号,n个输出 信号，输入信
号中只有一个是有效的电平
D7
D6
D5
D4
D3
D2
D1
D0
8-3
编
码
器 A0
A1
A2
D 7 D 6 D 5 D 4 D 3 D 2 D 1 D 0 A 2 A 1 A 0
0 0 0 0 0 0 0 1 0 0 0
0 0 0 0 0 0 1 0 0 0 1
0 0 0 0 0 1 0 0 0 1 0
0 0 0 0 1 0 0 0 0 1 1
0 0 0 1 0 0 0 0 1 0 0
0 0 1 0 0 0 0 0 1 0 1
0 1 0 0 0 0 0 0 1 1 0
1 0 0 0 0 0 0 0 1 1 1
计算机组成原理 20
3、译码器
n个输入 信号的译码器有 2n个输出 信号
? 每个输出信号对应于 n个输入信号的一种编码
? 输出信号中只有一个处于有效状态
? 通常还有一个输出许可信号（ EN）
A 2 A 1 A 0 E N D 7 D 6 D 5 D 4 D 3 D 2 D 1 D 0
0 0 0 1 0 0 0 0 0 0 0 1
0 0 1 1 0 0 0 0 0 0 1 0
0 1 0 1 0 0 0 0 0 1 0 0
0 1 1 1 0 0 0 0 1 0 0 0
1 0 0 1 0 0 0 1 0 0 0 0
1 0 1 1 0 0 1 0 0 0 0 0
1 1 0 1 0 1 0 0 0 0 0 0
1 1 1 1 1 0 0 0 0 0 0 0
x x x 0 0 0 0 0 0 0 0 0
D7
D6
D5
D4
D3
D2
D1
D0
A0
A1
A2
EN
3-8
译
码
器
计算机组成原理 21
3-8译码器 (74LS138)
输 入
输出。低电
平有效
控制端
+5V
计算机组成原理 22
4、多路选择器
组合电路，逻辑表达式,
Y = 1S 0S I 0 + 1S S 0 I 1 + S 1 0S I 2 + S 1 S 0 I 3
S1 S0 Y
0 0 I0
0 1 I1
1 0 I2
1 1 I3
S1S0
Y
I0
I1
I2
I3
在选择信号的作用下，从多个输入端中选择一个作为输
出
有 n个选择信号 的数据选择器从 2n个输入 数据线中选择一
个作为输出
计算机组成原理 23
二选一多路选择器的构成
A
B
S
F
A
B
S
F
计算机组成原理 24
移位电路
0 0 0 1 1 0 0 0 0 1 1 0 0 0 0 1 1 0
s
1
s
0
a
0
a
1
a
2
b
n - 1
b
0
b
1
b
3
b
2
多路选择器的应用
计算机组成原理 25
1,触发器（ flip-flop）
一种具有记忆功能的电路，有两个稳定的电路状
态建立在 R-S锁存器 (latch)的基础上
R
S
Q
Q
时序电路
计算机组成原理 26
2,D锁存器
在 R-S锁存器的输入部分加上时钟和输入控制的电路构成
D
C
Q
Q
计算机组成原理 27
3,D触发器
Q(T+1)=D(T)
有一个时钟输入信号
上升沿，下降沿，周期，频率
在时钟信号的上升沿，输入信号 D送入内部，并改变输出 Q
D Q
CLK
CLK
D
Q
Q
计算机组成原理 28
4,寄存器（ Register）
对寄存器内容的 操作,移位、计数、清除、装入。
D Q
D Q
D Q
D Q A3
A2
A1
A0I0
I1
I2
I3
CLK
8 715 0
(d) 表示高低字段
R3(H) R3(L)
015
(c) 表示位序
R2
(b) 表示各个位
1 0 0 0 1 1 1 0
(a) 符号表示
R1
由多个 D触发器构成,可以存放一个完整的二进制数据
计算机组成原理 29
由于寄存器由 D触发器构成, 所以集成寄存器常称作 N位 D触
发器 。 图为四位上升沿触发 D触发器 74LS175的逻辑图 。 在
时钟脉冲 CP上升沿到来时, 实现数据的并行输入 -并行输出 。
FF0
1D C1
Q0 Q0
RD
D0
FF1
1D C1
Q1 Q1
RD
D1
FF2
1D C1
Q2 Q2
RD
D2
FF3
1D C1
Q3 Q3
RD
D3
11
CP CR
计算机组成原理 30
C1
1D8D
Q 8Q
C1
1D17D
Q 7Q
C1
1D6D
Q 6Q
C1
1D5D
Q 5Q
C1
1D4D
Q 4Q
C1
1D3D
Q 3Q
C1
1D2D
Q 2Q
C1
1D1D
Q 1Q
1
1
CLR
CLK
74LS273---Octal D-FFs
计算机组成原理 31
20
19
18
17
16
15
14
13
12
11
1
2
3
4
5
6
7
8
9
10
1Q
2D
1D
2Q
3Q
3D
4D
4Q
GND
E VCC
8Q
8D
7D
7Q
6Q
6D
5D
5Q
CP
74LS373
▽EN1C11D8D Q 8Q
▽EN1C11D17D Q 7Q
▽EN1C11D6D Q 6Q
▽EN1C11D5D Q 5Q
▽EN1C11D4D Q 4Q
▽EN1C11D3D Q 3Q
▽EN1C11D2D Q 2Q
▽EN1C11D1D Q 1Q
1
1
E
CP
74LS373---Octal 3-State D-Latches
74LS373为三态输出
只有输出使能信号 E=0时，才有信号输出；
而 E=1时，输出为高组态。
在 CP=l,E=0时,Q=D。
当 CP由 1变 0时，即锁存信号到达时,Q的
状态被锁存。
计算机组成原理 32
74LS374---Octal 3-State D-FFs
计算机组成原理 33
1,计数器,具有记忆输入脉冲个数功能的电路称为计数器 。
2,用途,主要用于计数, 定时, 分频和进行数字计算等 。 如
各种数字仪表 （ 万用表, 测温表 ）, 各种数字表, 钟等 。
3,计数器的分类：
（ 1） 按照各个触发器状态更新情况的不同可分为：
① 同步计数器,各触发器受同一时钟脉冲 ─ 输入计数脉冲控
制, 同步更新状态 。
② 异步计数器,有的触发器受计数脉冲控制, 有的是以其它
触发器输出为时钟脉冲, 状态更新有先有后 。
5,计数器
计算机组成原理 34
① N进制,电路有 N个状态, N叫做计数器计数长度 。 一位八进
制计数器应有八个状态, n位八进制计数器应有 8n个状态 。
② 二进制, N=2,对于 n位二进制计数器, 共有 2n (2,4,8...)
个状态 。
③ 十进制, N=10。 一位十进制计数器应有十个状态 n位十进制
计数器应有 10n个状态 。
（ 3） 按照计数器数值增减情况不同分为：
① 加法计数器,随计数脉冲的输入递增计数 。
② 减法计数器,随计数脉冲的输入递减计数 。
③可逆计数器,随计数脉冲的输入可增可减地计数。
主要介绍集成触发器
（ 2）按计数长度（计数容量）的不同分为,
计算机组成原理 35
Q0
RD
Q1 Q2 Q3 QCC
LD D0 D1 D2 D3CP Cr PT
74LS161的逻辑图
C11J 1K C11J 1K
R
C11J 1K
R
C11J 1K
R
Q Q Q Q
& & && & & & &
& & &
&
&
≥1 ≥1 ≥1 ≥1
11 1
二进制计数器
四位同步二进制加法计数器 74LS161电路
计算机组成原理 36
Cr LD P T CP D0 D1 D2 D3
输 入
L × × × × × × × ×
H L × × ↑ D0 D1 D2 D3
H H H H ↑ × × × ×
H H L × × × × × ×
H H × L × × × × ×
输 出
Q0 Q1 Q2 Q3
L L L L
D0 D1 D2 D3
计 数
保 持
保 持
VCC QCCQ0 Q1 Q2 Q3 T LD
Cr CP D0 D1 D2 D3 P GND
16 15 14 13 1211 10 9
1 2 3 4 5 6 7 8
74LS161
74LS161的外引脚图
QCCQ0 Q1 Q3
T LD
CrCP D0 D1 D2 D3
P
74LS161
Q2
74LS161的逻辑符号
计算机组成原理 37
八位计数器要两片 74LS161。 可接成同步或异步方式 。
QCCQ0 Q1 Q3
T LD
CrCP D0 D1 D2 D3
P
74LS161（ 1）
Q2 Q
CC
Q0 Q1 Q3
T LD
CrCP D0 D1 D2 D3
P
74LS161（ 2）
Q2
1
1 1
CP
Q0 Q1 Q3Q2 Q4 Q5 Q7Q6
同步连接方式
1
74LS161构成八位二进制加法计数器
⑴ 同步方式,
两片同接一个 CP,只有低位片有进位 (从 1111变为 0000)
时高位片才计数加 1。低位片始终处于计数状态。
计算机组成原理 38
（ 2） 异步连接方式,
接成异步连接方式也必须满足 1号片的输出从 1111变为
0000时, 2号片才能加 1。 为满足这一要求, 1号片的 Qcc经
非门取反之后接至 2号片 CP端, 2号片接成计数工作状态即可 。
QCCQ0 Q1 Q3
T LD
CrCP D
0 D1 D2 D3
P
74LS161（ 1）
Q2 Q
CC
Q0 Q1 Q3
T LD
CrCP D
0 D1 D2 D3
P
74LS161（ 2）
Q2
1
1 1
CP
Q0 Q1 Q3Q2 Q4 Q5 Q7Q6
异步连接方式
1
计算机组成原理 39
6,顺序脉冲发生器
电路组成：
计数器,按设计要求计脉冲 CP的个数
译码器,将计数器状态翻译成对应输出端（脉冲信号）的高
低电平顺序输出。
顺序脉冲发生器,产生一组在时间上有先后顺序的脉冲
用途,如在计算机中，机器执行指令时，是将一条指令分成一
些基本动作，控制器发生一系列节拍脉冲，有顺序地控制这些
基本动作的完成，实现一系列的操作或运算。
计算机组成原理 40
顺序脉冲发生器逻辑图
T0 T1 T2 T3 T4 T5 T6 T7
Q0
Q0
Q1
Q1
Q2
Q2
译码器
Q Q
1D C1
Q Q
1D C1
Q Q
1D C1
计数器
时钟输入端
F2 F1 F0
&&&&&&&&
11111111
计算机组成原理 41
异步二进制加法计数器由 D触发器组成。 状态转换图 如图示。
000 001 010 011
100101110111
0120 QQQT ? 0121 QQQT ? 0122 QQQT ? 0123 QQQT ?
0124 QQQT ? 0125 QQQT ? 0126 QQQT ? 0127 QQQT ?
作为时间基准的时钟脉冲加在计数器的输入端, 然后经过译码
器, 将计数器的状态译成输出线上的顺序脉冲 。
波形图
计算机组成原理 42
CP
T0
T1
T2
T3
T4
T5
T6
T7
顺序脉冲发生器波形图
原态
001
011
101
111
次态
010
100
110
000
干扰脉冲
0线
0线, 2线
4线
4线, 6线
利用输入脉冲封锁译码门
CP 计 数 器
T0 T1 T7 CP
T
1T
2T
3
用时钟脉冲封锁以消除干扰脉冲
& & &
1
计算机组成原理 43
CP
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
T0
T1
T2
T3
T4
T5
T6
T7
T0
1 2 3 4 5 6 7 8 9
顺序脉冲发生器的波形图
计算机组成原理 44
74LS194功能表
dR
0
1
1
1
1
S1 S2
× ×
0 0
0 1
1 0
1 1
工作状态
清零
保持
右移
左移
送数
1 2 3 4 5 6 7 8
16 15 14 13 12 11 10 9
VCC QA QB QC QD CP S1 S0
Cr R A B C D L GND
74LS194
74LS194外引脚排列图
4位双向移位寄存器
计算机组成原理 45
一般的时序逻辑电路构成
触发器与组合逻辑电路的结合
组合
逻辑
电路
触
发
器
输入 输出
时钟
下一状态
当前状态
计算机组成原理 46
有限状态机理论
若时序电路有 N个状态，则至少需要 n=log2N个触发器
设计一个有限状态机的步骤一般是,
1,画出状态转移图。
2,写出状态转移表。
3,写出下一状态的布尔表达式，并尽可能化简。
4,写出输出信号的真值表。
5,写出输出信号的布尔表达式，并尽可能化简。
6,根据下一状态和输出信号布尔表达式，画出逻辑图
计算机组成原理 47
七段显示十进制数双向计数器
下图是 LED数码管 的内部结构及显示数码的情况，阳极连
在一体的一种 LED数码管，我们通常称为 共阳极数码管 。既然
有共阳数码管，那么就有 共阴数码管
a
b
c
d
e
f g
共阳数码管 共阴数码管
计算机组成原理 48
数字 a b c d e f g
0 1 1 1 1 1 1 0
1 0 1 1 0 0 0 0
2 1 1 0 1 1 0 1
3 1 1 1 1 0 0 1
4 0 1 1 0 0 1 1
5 1 0 1 1 0 1 1
6 1 0 1 1 1 1 1
7 1 1 1 0 0 0 0
8 1 1 1 1 1 1 1
9 1 1 1 1 1 0 1
七段显示器各段的输出
a
b
c
d
e
f g
计算机组成原理 49
计数器有 0-9共 10个状态，我们需要用 log210 = 4个触发器
Q3,Q2,Q1,Q0 表示 4个触发器的当前状态,0000-1001分别
表示十进制数的 0-9
D3,D2,D1,D0 为下一状态的 D触发器的输入
I 决定是加计数 (I=1)还是减计数 (I=0)
a,b,c,d,e,f,g 为七段显示器的显示控制信号
S1
0001
输入 I/输出 abcdefg
当前状态
计算机组成原理 50
1、画出状态转移图。
S0
0000 0/0110000
1/1111110 S1
0001 0/1101101
1/0110000 S2
0010
1/11011010/11111001
S3
0011
1/1111001
0/0110011
S4
0100
1/0110011
0/1011011S5
0101
1/1011011
0/1011111
S6
0110
1/1011111
0/1110000S7
0111
S8
1000
S9
1001
0/1111111
1/1111011
1/1111111
1/1111000
0/1111011
0/1111110
计算机组成原理 51
2、写出状态转移表、写出输出信号的真值表
输 入 输 出
当 前 状 态 输 入 下 一 状 态 输 出
Q3 Q2 Q1 Q0 I D3 D2 D1 D0 a b c d e f g
0 0 0 0 1 0 0 0 1 1 1 1 1 1 1 0
0 0 0 1 1 0 0 1 0 0 1 1 0 0 0 0
0 0 1 0 1 0 0 1 1 1 1 0 1 1 0 1
0 0 1 1 1 0 1 0 0 1 1 1 1 0 0 1
0 1 0 0 1 0 1 0 1 0 1 1 0 0 1 1
0 1 0 1 1 0 1 1 0 1 0 1 1 0 1 1
0 1 1 0 1 0 1 1 1 1 0 1 1 1 1 1
0 1 1 1 1 1 0 0 0 1 1 1 0 0 0 0
1 0 0 0 1 1 0 0 1 1 1 1 1 1 1 1
1 0 0 1 1 0 0 0 0 1 1 1 1 0 1 1
1 0 1 0 X
X
X
X
X
X
X X X X X X X X X X X
1 0 1 1 X X X X X X X X X X X
1 1 0 0 X X X X X X X X X X X
1 1 0 1 X X X X X X X X X X X
1 1 1 0 X X X X X X X X X X X
1 1 1 1 X X X X X X X X X X X
计算机组成原理 52
输 入 输 出
当 前 状 态 输 入 下 一 状 态 输 出
Q3 Q2 Q1 Q0 I D3 D2 D1 D0 a b c d e f g
0 0 0 0 0 1 0 0 1 1 1 1 1 1 1 0
0 0 0 1 0 0 0 0 0 0 1 1 0 0 0 0
0 0 1 0 0 0 0 0 1 1 1 0 1 1 0 1
0 0 1 1 0 0 0 1 0 1 1 1 1 0 0 1
0 1 0 0 0 0 0 1 1 0 1 1 0 0 1 1
0 1 0 1 0 0 1 0 0 1 0 1 1 0 1 1
0 1 1 0 0 0 1 0 1 1 0 1 1 1 1 1
0 1 1 1 0 0 1 1 0 1 1 1 0 0 0 0
1 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1
1 0 0 1 0 1 0 0 0 1 1 1 1 0 1 1
1 0 1 0 X X X X X X X X X X X X
1 0 1 1 X X X X X X X X X X X X
1 1 0 0 X X X X X X X X X X X X
1 1 0 1 X X X X X X X X X X X X
1 1 1 0 X X X X X X X X X X X X
1 1 1 1 X X X X X X X X X X X X
2、写出状态转移表、写出输出信号的真值表 (续上表 )
计算机组成原理 53
3、写出下一状态的布尔表达式，并尽可能化简。
4、写出输出信号的布尔表达式，并尽可能化简。
X = f(Q3,Q2,Q1,Q0) X={a,b,c,d,e,f,g,h}
Di = F(I,Q3,Q2,Q1,Q0) i=0,1,2,3
计算机组成原理 54
5、根据下一状态和输出信号的布尔表达式，画出逻辑图。
下
一
状
态
4
个
D
触
发
器
七段
译码
输出Di Qi a-fI
CLOCK
计算机组成原理 55
可编程逻辑器件
1,可编程 ASIC现状与发展
专用集成电路 ASIC是面向用户特定用途或特定功能的大规模,
超大规模集成电路 。
ASIC是其英文 Application Specific Integrated Circuit缩写 。
2,分类,
按功能,有数字的, 模拟的, 数字和模拟混和的 。
按制造方式分,有全定制, 半定制 ASIC,可编程三种 。
可编程 ASIC,用户可在现场对其编程来实现各种特定逻辑功
能 。 用户可, 自制, 大规模数字集成电路 。 使用可编程 ASIC
和相应的 EDA开发系统, 用户可以借助计算机实现各种实际
的电子系统的设计, 功能模拟, 时间摸拟以及系统调试 。
计算机组成原理 56
半定制芯片的分类
标准单元 (Standard Cell)
从生产厂家的单元库中选取的标准单元部件版图
门阵列 (Gata Array)
芯片上已预先制作了排成二维阵列的标准单元以及一些互
连通道
可编程逻辑电路芯片 (PLD)
芯片中的功能单元或者连接线路可以由用户根据需要进行改
变 PLA,PAL,可编程门阵列
计算机组成原理 57
PLA
由 与门 和 或门 逻辑电路组合而成的阵列
I
0
I
1
? I
n - 1
? ? ? ? ? ?
O
0
O
1
? O
m - 1
?
cba
非连接交叉连接点编程点
门电路的表示
c
b
a
计算机组成原理 58
PAL
将 或阵列 部分改为固定的,与阵列 是可编程的
I 2 I 1 I 0
O 2 O 1 O 0
图 5 - 1 1 P A L 可 编 程 逻 辑 阵 列
计算机组成原理 59
根据芯片的集成度和结构复杂度分类：
1 简单可编程逻辑器件 SPLD,集成度小于 PALCE22V10或
GAL22V10的 PLD。 它们的特点是都具有可编程的与阵列,
不可编程的或阵列, 输出逻辑宏单元 OLMC和输入输出逻辑
单元 IOC。 Lattice公司的 PAL和 PALCE系列, GAL系列
等都属于 SPLD
2复杂可编程逻辑器件 CPLD集成度大于 PAL22V10或 GAL22V10
的 PLD都可视为 CPLD。 Lattice公司的 ispLSI / pLSI 1000
系列 和 MACH5系列, CPLD在集成度和结构上呈现的特点是
具有更大的与阵列和或阵列, 增加了大量的宏单元和布线
资源, 触发器的数量
计算机组成原理 60
? 高速的译码器, 多位计数器, 寄存器, 时序状态机, 网络适
配器, 总线控制器等较大规模的逻辑设计可选用 CPLD来实现 。
? 现场可编程门阵列 FPGA是集成度和结构复杂度最高的可编
程 ASIC。
? 运算器, 乘法器, 数字滤波器, 二维卷积器等具有复杂算
法的逻辑单元和信号处理单元的逻辑设计可选用 FPGA实
现 。
可编程逻辑器件应用
计算机组成原理 61
逻辑原理图 （ schematic） 输入方式, 硬件描述语言 HDL输入方
式, 状态机输入方式等 。 近几年在 ASIC设计领域十分流行
一种电子系统的设计描述语言 —— 硬件描述语言 HDL
（ Hardware Description Language）, 它把电子系统设计,
仿真综合和测试联系起来, 不仅支持电路级别的
目前 VHDL和 Verilog— VHDL以及 ABEL— HDL都是广泛使
用的设计输入硬件描述语言 。 设计输入中出现错误, 专用
的设计软件会自动进行编程并发出警告 。 国内外近几年采
用 VHDL进行系统逻辑设计已成为流行方式 。
3、可编程 ASIC的一般开发方法
