第 6章 半导体存储器
【 本章重点 】 本章重点介绍半导体存储器
系统基本知识及分类, 讲述微型计算机存
储器系统的构成及微机系统与外部存储器
的连接方法 。
【 本章难点 】 本章难点是存储器系统的
构成和微机系统和外部存储器的连接方法。
概 述
第六章 存储器
读写存贮器( RAM)
半导体存储器与 CPU的连接
外存储器简介
随着大规模、超大规模集成电路技术的
发展,半导体存贮器的发展和更新日新月
异。各种存取时间短、容量大、功耗低、
价格便宜的器件不断涌现,为用户构成不
同规模的存贮系统带来了极大的方便。本
章主要介绍各类半导体存贮器并着重说明
这些存贮器在工程上如何使用。
6.1 存储器系统概 述
6.1.1 存储器的分类
2、按照构成存储器材料的不同,可分为 半导体
存储器、磁存储器、激光存储器、纸卡存储器
1、根据存储器是设在主机内部还是外部,可
分为 内部存储器(主存储器) 和 外部存储器
(辅存储器)
根据存储器是设在主机内部还是外部,可分为 内
部存储器(主存储器) 和 外部存储器(辅存储器)
内存 用来存储当前运行所需要的程序和数据,
以便直接与 CPU交换信息。相对外存而言,它容
量小,存取速度快,价格较高; 外存 存放当前暂
不参与运行和永久保存的一些程序和数据,在
CPU需要处理时再成批的与内存交换。它容量大,
价格较低,但存取速度慢。
按照构成存储器材料的不同,可分为 半导体存
储器、磁存储器、激光存储器、纸卡存储器
半导体
存储器
RAM
ROM
双极型
MOS型
SRAM
DRAM
NVRAM
掩膜 ROM
PROM
EPROM
EEPROM
RAM 随机读写存储器( Random Access Memory)
ROM 只读存储器( Read Only Memory)
它的内容可读出、写入或改写,主要用于存放各种现
场的输入、输出数据、中间计算结果及作堆栈用等。
内容只可读出不可写入,最大优点是所存信息可长期
保存,断电时,ROM中的信息不会消失。主要用于存
放固定的程序和数据,通常用它存放引导装入程序。
Cache 高速缓冲存储器
CPU
高速缓
存控制

高速
SRAM




Cache 是位于 CPU和
主存( DRAM)之间规
模较小、速度很高的
静态存储器( SRAM)。
在 Cache中通常存放 CPU当前用的最多的程序和
数据,是使 CPU能以最高的速度工作。
设置高速缓冲存储器是高档微型计算机中最常
用的一种方法,目前一般也将它们或它们的一部
分制作在 CPU芯片中。
6.1.2 存储器的性能指标
1、存储容量
用某一芯片有多少个存储单元,每个存储单元存储若干
位来表示,是以 bit 为单位的。
存储容量 =地址单元数 × 数据线位数
2、存取时间
即存取芯片中某一个单元的数据所需要的时间。
3、其它指标
可靠性、功耗、价格等
6264芯片容量为 8k× 8bit
13 8
[例 1] ① 512× 4 ② 1K× 4 ③ 2K× 1 ④ 8K× 8
[例 2] 欲组成 16K× 8的存储器,需存储器 2114
( 1K× 4)多少片?
1K× 4 16K× 81K× 8
解:所需芯片数应为
( 8 / 4) × ( 16K / 1K) = 2× 16= 32(片)
说明一
9 4 10 4 11 1 13 8
已知单片容量 n× m,要求存储容量为 N× M
⑴ 先要组成一个芯片组 n× M,所需芯片数为 M / m;
⑵ 此时组成 N× M 容量存储器所需芯片组数为 N / n;
则所需芯片总数应为( M / m) × ( N / n)
问题
1、现有 1024× 1bit 静态 RAM芯片,欲组成 64K× 8bit 存
储容量的存储器,试求需要多少片 RAM芯片?多少芯片
组?多少根片内地址选择线?多少根芯片选择线?
2、设有一个具有 14位地址和 8位字长的存储器,问:
① 该存储器能存储多少位的信息?
② 如果存储器由 1K× 1bit 的静态 RAM芯片组成,需
多少芯片?
答案,512片 64组 10根 6根
答案,128K bit 128片
1010 1100
0100 1010
0000 1101
1011 0110
00 0000 0000
00 0000 0001
11 0110 1011
11 1111 1111
1K× 8
1010 1100
0100 1010
0000 1101
1011 0110
00 0000 0000
00 0000 0001
11 0110 1011
11 1111 1111
1K× 8








5 0H
3AH
0 0H
D9H
00
01
10
11
两根地址
线译码
2K× 8
1010 1100
0100 1010
0000 1001
1011 0110
000 0000 0000
000 0000 0001
011 0110 1011
011 1111 1111
0010 0011
0100 0110
1000 1101
1101 1001111 1111 1111
100 0000 0000
100 0000 0001
111 0110 1011
0
1








000H ~ 3FFH
400H ~ 7FFH
说明二 存储器容量扩展
1、位扩展 加大字长
[例 ] 用 8个 16K× 1bit芯片组成 16K× 8bit的存储器。


A0
A13

D0D
1D
2
D7
16K× 1
CS
CS
CS
CS
WE
WE
WE
WE
16K× 1
D0
D1
D2
D7
将多片存
储器的地
址、片选、
读 /写端
相应并联,
数据端单
独引出。
2、字扩展 扩大地址
[例 ] 用 4个 16K× 4bit芯片组成 64K× 4bit的存储器。
CS
WE
CS
WE
CS
WE
CS
WE
16K× 4 16K× 4 16K× 4 16K× 4…
A0
A13
… … …
WE
D0
D1
D2
D3



A14
A15
0 1
2 3
D0 ~ D3 D0 ~ D3 D0 ~ D3 D0 ~ D3
3、字位扩展
一个由 2114( 1K× 4bit)芯片组成的存储器(容量为
4K× 8bit)与 CPU的连接方式
CPU
A9~A0
A11~A10
D3~D0
A9~A0
WE
CS
2114
D7~D4
A9~A0
WE
CS
2114 D3~D0
A9~A0
WE
CS
2114
D7~D4
A9~A0
WE
CS
2114
MREQ
WR
D7~D0
○ ○
… …○ ○
○ ○




6.2 读写存储器( RAM)
静态读写存储器 SRAM( 6264)
读写存储器( RAM)
动态读写存储器 DRAM( 2164)
只读存储器
EPROM( 2764)
EEPROM
6264 8K× 8bit 的 SRAM芯片
1
2
3
4
5
6
7
8
910
11
12
13
14 15
16
17
18
19
20
21
22
23
24
25
26
27
28NC

+5V
A12
A11
A10
A7
A6
A5
A4
A3
A2
A1
A0
A8
A9
D0
D1
D2
D3
D4
D5
D6
D7
CS1
CS2
WE
OE
A0~A12,地址线
决定该芯片有 8K个存储单
元,在使用时常接总线的低
位地址
D ~D7:双向数据线
决定芯片中每个存储单元
存储了多少二进制位,使用
时与总线的数据线相连。
CS1,CS2:片选信号线
只有当 CS1 = 0,CS2 =1 时,
该芯片才被选中。使用时常
利用选片信号将芯片放在所
需要的地址范围上。
OE 输出允许信号线
只有当 OE = 0 时,才允许
芯片将某单元的数据送到数
据线上。
WE 写允许信号线
WE = 0 时,允许将数据写
入芯片,WE =1 时,允许芯
片的数据读出。
1、引脚
6264
6.2.1 静态读写存贮器( SRAM)
WE CS1 CS2 OE D0— D7
0 0 1 1 写入
1 0 1 0 读出
?
?
?
0
1
1
0
1
0
?
?
?
三态(高阻)
表 6.1 6264真值表
2、工作过程
写入数据:
在芯片的 A12~A0上加上要写入单元的地址;
在 D7~D0上加上要写入的数据;
使 CS1和 CS2同时有效;
在 WE上加上有效的低电平,OE无效高电平。
A12~A0
CS1
CS2
WE
D7~D0
3、半导体存储器与 CPU的连接
?片内译码的 地址线 直接与地址总线的低位地址线相连
?存储器芯片的 数据线 若与 CPU的数据线相等,则对应相连
即可。若少于,则应将 2片,4片 … 存储器芯片的数据线分别
与 CPU的数据线相连
?芯片 写允许 和 输出允许线 分别与 CPU的 MEMW和 MEMR引脚
相连
?利用 CPU的高位地址信号和控制信号的译码形成 片选信号
存储器接口的设计
存储器片选控制方法,
常用的片选控制方法有线选法、全译码法、局
部译码法等几种。
( 1)线选法
线选法除将低位地址直接接片内地址外,将余
下的高位地址线,分别作为各个存储器芯片的片选
控制信号,如图所示。
RAM
2KB
RAM
2KB
RAM
2KBCS
CS
CS
CS
CS
A11
A12
A13
A14
A15
D0--D7
A0--A10
数据总线
地址总线
线选法片选控制的原理图
( 3) ( 4) ( 5)
RAM
2KB
RAM
2KB
( 1) ( 2)
A15 A14 A13 A 12 A11 A10------------A0 地 址范围
0 1 1 1 1 0 0 7800H
0 1 1 1 1 1 1 7FFFH
1 0 1 1 1 0 0 B800H
1 0 1 1 1 1 1 BFFFH
1 1 0 1 1 0 0 C800H
1 1 0 1 1 1 1 CFFFH
1 1 1 0 1 0 0 E800H
1 1 1 0 1 1 1 EFFFH
1 1 1 1 0 0 0 F000H
1 1 1 1 0 1 1 F7FFH
}
}
}
}
}
存储器 5
地址范围
存储器 4
地址范围
存储器 3
地址范围
存储器 2
地址范围
存储器 1
地址范围
存储器地址的形成
线选法的优点 是连接简单,选择芯片无
需专门的译码电路 。
线选法的缺点 是地址不连接,使可寻址
的地址范围减少,即寻址能力的利用率太低,
使大量地址空间浪费,在使用时要予以注意。
这种方法除了将低位地址
总线直接连至各芯片的地址线
外,将余下的高位地址全部译
码,译码的输出作为各芯片的
片选信号,如图所示 。
( 2) 全地址译码法
4KB
(1)
4KB
(2)
4KB
(16)



CS CS
CS
Y0
Y1
Y15
A0---A11 地址总线
数据总线D0---D7
A15--A12
全译码片选法原理图
..
.,…….
A15 A14 A13 A 12 A11 A10---------A0 地 址范围
0 0 0 0 0 0 0 Y1 0000H--0FFFH
0 0 0 1 0 0 0 Y2 1000H--1FFFH
0 0 1 0 0 0 0 Y3 2000H--2FFFH
1 1 0 1 0 0 0 Y14 D000H--DFFFH
1 1 1 0 0 0 0 Y15 E000H--EFFFH
1 1 1 1 0 0 0 Y16 F000H--FFFFH
存储器 1
地址范围
存储器 2
地址范围
存储器 3
地址范围
存储器 14
地址范围
存储器 15
地址范围
全地址译码片选信号的形成
存储器 16
地址范围
当采用线选法地址线不够用,
而又不需要全部存储空间的寻
址能力时,可采用这种方法。
它是介于全译码和线选法之间
的一种选址方法。
( 3) 局部译码法
2KB
(1)
2KB
(2)
2KB
(8)



CS CS
CS
Y0
Y1
Y7
A0---A10 地址总线
数据总线
D0---D7
A15--A11
局部译码片选原理图
中任三根
……...
..
.
例 1:存储器 6264 8KB芯片工作在
F0000H— F1FFFH内存空间,画出和系统
的连线图。
6264
地址线,A0---A12
数据线,D0---D7
WE
OE
CS2 接 +5V电源
CS1 高位地址译码
系统总线:
地址线,A0---A12
数据线,D0---D7
MEMW
MEMR
全地址译码方式
D0~D7
A0~A12
MEMW
MEMR
A19A
18A
17
A16
A15
A14
A13
D0~D7
A0~A12
WE
OE
CS2
CS1
+ 5V


1 ○
1 ○
1 ○
8086
CPU
6264
A19 A18 A17 A16A15 A14 A13 A12 A11 A0…
1 1 1 1 0 0 0
0 0 … 0

0 0 … 1
1 1 … 1
F0000H
F0001H
…F1FFFH
D0~D7
A0~A12
MEMW
MEMR
A19A
18A
17
A16
A15A
14A
13
D0~D7
A0~A12
WE
OE
CS2
CS1
+ 5V
1 ○8086CPU
6264
A19 A18 A17 A16A15 A14 A13 A12 A11 A0…
1 0 0 0 0 0 0
0 0 … 0

0 0 … 1
1 1 … 1
80000H
80001H
…81FFFH
≥1
例 2:存储器 6264 8KB芯片工作在 80000H—
81FFFH内存空间,画出和系统的连线图。
部分地址译码方式
D0~D7
A0~A12
MEMW
MEMR
A19
A18
A16
A15
A13
D0~D7
A0~A12
WE
OE
CS2
CS1
8086
CPU
6264

﹠ 1 ○
·
A19 A18 A17 A16A15 A14 A13 A12 A11 A0…
1 0 0 0 0
0 0 … 0

0 0 … 1
1 1 … 1
0 0
1 1
DA000H ~ DBFFFH
DE000H ~ DFFFFH
FA000H ~ FBFFFH
FF000H ~ FFFFFH
部分地址
译码方式是
以牺牲内存
空间为代价
来换得译码
的简单。
线选法
D0~D7
A0~A12
MEMW
MEMR
A19A
18A
17
A16
A15A
14A
13
D0~D7
A0~A12
WE
OE
CS2
CS1
+ 5V8086
CPU
6264
A19 A18 A17 A16A15 A14 A13 A12 A11 A0…
0
0 0 … 0 … … …… 0

00000H
00001H

7FFFFH
0 0 … 0 … … …… 1
1 1 … 1 … … …… 1
1
静态 RAM连接举例
1
2
3
4
5
6
7
8
16
9
10
15
14
13
12
11
74LS138
A
B
C
VCC
G2A
G2B

G1
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
工作条件,G1=1,G2A = G2B =0
C,B,A为译码输入端,输出有
8种状态即 Y0∽ Y7
R / W
1
2
3
4
5
6
7
8
9
10
11
12
24
25
22
21
20
19
18
17
16
15
14
13
6116
VCC

A7
A6
A5
D0
D1
D2
A4
A3
A2
A1
A0 D7
D6
D5
D4
D3
A8
A9
A10
CS
OE
2K× 8 bit芯片
当读写信号 R / W= 0 时写入,R / W= 1
时读出;输出允许 OE;选片信号 CS。
D0~D7
A0
A1…
A10
R / W
OE CS
D0~D7
A0
A1…
A10
R / W
OE CS
D0~D7
A0A
1…
A10
MEMW
MEMR
D0~D7
A0A
1…
A10
MEMW
MEMR
﹠ ○
A19


A18
A17A
16A15
A14A
13A12
A11
G
G2A
G2B
CB
A
Y0
Y1
74LS138
8086
A19A18A17A16A15A14A13A12A11A10A9…… A0
0 1 1 1 1 1 0 0 0 0 0…… 0
1 1…… 1
0 1 1 1 1 1 0 0 1 0 0…… 0
1 1…… 1
7C000H ~ 7C7FFH
7C800H ~ 7CFFFH
D0~D7
A0
A1…
A10
R / W
OE CS
D0~D7
A0
A1…
A10
R / W
OE CS
D0~D7
A0A
1…
A10
MEMW
MEMR
D0~D7
A0A
1…
A10
MEMW
MEMR
﹠ ○
A19


A18
A17A
16A15
A14A
13A12
A11
G
G2A
G2B
CB
A
Y2
Y5
74LS138
8086
A19A18A17A16A15A14A13A12A11A10A9…… A0
0 1 1 1 1 1 0 1 0 0 0…… 0
1 1…… 1
0 1 1 1 1 1 1 0 1 0 0…… 0
1 1…… 1
7D000H ~ 7D7FFH
7E800H ~ 7EFFFH
(二),2164 64K× 1 bit 的 DRAM芯片
1
2
3
4
5
6
7
8 9
10
11
12
13
14
15
16NC
DIN D
OUTWE
RAS
CAS

+5V
A7
A5
A4
A3
A6
A0
A1
A2
A7~A0,地址引线(复用)
CPU对 DRAM芯片寻址的地址信号
分成 行地址 和 列地址,分别由芯
片上的地址线送入芯片内部进行
锁存、译码而选中要寻址的单元。
DIN,DOUT,数据线
RAS,CAS,分别是行地址锁存信
号和列地址锁存信号。
WE,写允许信号
1、引脚
2164
6.2.2 动态读写存贮器( DRAM)
2、工作过程
读出数据:
RAS
CAS
行地址 列地址
WE =1
DOUT
有效数据
刷 新
将动态存储器所存放的每一比特信息读出并照
原样写入原单元的过程称为动态存储器的刷新。
刷 新 过程
行地址循环一遍,可将整个芯片的所有地址单
元刷新一遍。
行地址
RAS
CAS =1
(三),2764 8K× 8bit 的 EPROM芯片
1
2
3
4
5
6
7
8
910
11
12
13
14 15
16
17
18
19
20
21
22
23
24
25
26
27
28VPP

A12
A11
A10
A7
A6
A5
A4
A3
A2
A1
A0
A8
A9
D0
D1
D2
D3
D4
D5
D6
D7
CE
NC
PGM
OE
1、引脚
2764
VCC( +5V)
D0~D7:双向数据线
芯片工作过程中,D0~D7
为数据输出线;当对芯片编
程时,由此 8条线输入要编
程的数据。
CE,输入信号
当 CE有效时,能选中该芯
片使其工作。
PGM,编程脉冲输入端
当对 EPROM 编程时,由此加
入编程脉冲;读时 PGM为 1。
2、工作过程
2764在使用时,仅用于将其存储的内容读出。
有效地址地址
CE
OE
D0~D7 有效数据
3,EPROM的编程
⑴ 擦除
⑵ 编程
标准编程
快速编程
1
2
3
4
5
6
7
8
910
11
12
13
14 15
16
17
18
19
20
21
22
23
24
25
26
27
28

A12
A11
A10
A7
A6
A5
A4
A3
A2
A1
A0
A8
A9
D0
D1
D2
D3
D4
D5
D6
D7
CE
NC
WE
OE
98C64
VCC( +5V)
(四),EEPROM芯片 8K× 8bit的 NMC98C64A
READY/BUSY