山东大学 信息科学与工程学院 《集成电路制造技术》 交互式多媒体计算机辅助教学课程 课程辅导教案 山东大学信息科学与工程学院 山东大学孟堯微电子研发中心 2002．6．26 山东大学信息科学与工程学院 《集成电路制造技术》多媒体计算机辅助教学课程 课程辅导教案 李惠军 教 授（硕士研究生导师） 本课程绪论部分辅助教案 绪论部分教学内容的重点： 了解半导体工业的形成及发展历史；了解半导体工业由半导体技术阶段过渡到微电子技术阶段的技术特征；掌握微电子时代的技术特征和当代微电子产业的技术水平。 ★ 该部分教学内容的难点： 当代微电子技术产业发展的内在驱动因素及各因素间的技术链作用。 ★ 该部分教学内容的参考学时：2学时 一．关于半导体及半导体工业 电子技术的发展是以电子器件的发展而发展起来的。电子器件的发展，历经近百年，经历了四个阶段的更新换代。 电子管 晶体管 集成电路 超大规模集成电路 历次变革都引发了电子技术和信息技术的革命。 以下为电子器件发展年表： 1906年： 第一只电子管诞生 1912年前后：电子管的制造日趋成熟引发了无线电技术的发展 1918年前后：逐步发现了有一类半导体材料 1920年： 发现半导体材料所具有的光敏特性 1924年： 发现半导体与金属接触时具有的整流特性 1932年前后：运用量子学说建立了能带理论研究半导体现象。 1940年：对半导体的理性研究有文章成果发表 1943年：研制出硅点接触整流二极管—美国贝尔实验室 1943年前后：电子管已成为电信息处理和传输设备的主体 1945年：第一台[电子管电子数字积分计算机（ENIAC）]诞生 有关ENIAC的数据如下： 主要研发人员：美国宾西法尼亚大学物理学家—莫克力、美国宾西法尼亚大学电子工程师—埃克特。 第一台电子管计算机使用电子管约17000只；电子元件约14万只；使用机电继电器约1500只；运行功率约150千瓦（接近一台现代电动机车的牵引功率）； 总重量约30吨（由23个巨型控制柜和部分外部设备组成）；计算速度为：每秒钟完成八十三次加法运算；内存：80个字节（640Bit）；计算机系统 占地约180平方米。 1947年12月：肖克莱和巴登等人发明半导体锗点接触三极管 1948年：提出半导体的PN结理论并制成硅结型晶体三极管 1955年：硅结形场效应晶体管问世 1956年：硅台面晶体管问世 1956年：肖克莱因在半导体领域的系列成就获诺贝尔奖 1956年：肖克莱半导体实验室成立 1957年：美国仙童半导体公司成立（由肖克莱半导体实验室解体而成） 注：Intel公司总裁葛洛夫即为仙童半导体公司的创始人之一 1958年：超高频硅微波晶体管问世 1959年：有人提出汽相制备单晶硅晶层的设想并或成功 1959年：有人提出硅与锗等主要半导体材料的氧化物特性数据 1960年：发明以硅外延平面结构为架构模式的晶体管制造技术，被后人称为硅外延平面工艺技术。该技术虽经不断完善，但其思路的实质未变，沿用至今。该技术解决了此前无法解决的晶体管性能上的若干矛盾，为晶体管由分立的模式转化为集成模式铺平了道路（在此之前的合金及台面工艺技术是无法解决的）。 1960年12月：制造成功世界上第一块硅集成电路 （仅集成了十几只晶体管和五个电阻，而占有约三个平方厘米的面积） 1963年：仙童半导体公司提出MOS(金属-氧化物半导体)单极性集成电路结构模式 1966年：美国贝尔实验室使用较为完善的硅外延平面工艺 制成第一块公认的：大规模集成电路 （单位平方厘米的面积内集成了千只以上的晶体管和上百只电阻） 1969年：著名的美国Intel公司宣告成立 1971年：Intel公司推出世界上第一颗微处理器4004 1971年：Intel公司推出8006微处理器 1971年：IBM提出集成注入逻辑结构扩大双极性电路的集成度 1972年：Intel公司推出世界上第一块半导体存储器1103 （这是一块记忆容量为1000位[bit]的DRAM-动态随机存取存储器芯片） 1972年：Intel公司推出8008微处理器 1974年：Intel公司推出8080微处理器 （这是一块处理速度为4004微处理器的20倍的新型微处理器芯片） 1976年：Intel公司推出8085微处理器 1976年：Zilog公司推出Z80微处理器 上述两款微处理器功能极为接近，竞争十分激烈。 1978年：Intel公司推出8086微处理器 1980年：Intel公司推出80186微处理器 1982年：Intel公司推出80286微处理器 1985年7月：Intel公司推出32位元的80386微处理器 1989年2月：第一颗80486微处理器在Intel公司出炉 以下是回忆第一颗80486微处理器芯片在Intel公司开发成功的文字： 486原本预定在1988年圣诞节之前完成，只是设计实在是太复杂了，即便是圣诞节，整个研发小组（约80人）及整条486研制生产线（约200人）仍然是三班倒二十四小时轮值，工作的昏天黑地，二月十七日，第一颗80486微处理器芯片被取出高温钝化炉，立刻进行电极反刻，经全面的测试通过后，人们沸腾了，办公室及生产线里处处可见五彩缤纷的圣诞树和彩灯。 1993年：推出第一颗Pentium75微处理器（0.8微米工艺） 1994年：推出第一颗Pentium-Ⅱ微处理器（0.6微米工艺） 1995年11月：Pentium-PRO微处理器（0.35微米工艺）问世 二．关于半导体工业向微电子产业的演变 集成电路的出现，一定程度上预示着半导体工业走向产业化和走向成熟；预示着半导体技术向微电子技术方向上的演变开始了。集成电路的设计与制造技术的发展使世人刮目相看，著名的摩尔定律就成功地预测了集成电路的集成度将以每一年半翻一翻的增长率变化，而表征功能的综合指标也会相应地提高一倍。当今，已经进入电子仪器发展的第四代：即大规模集成电路和超大规模集成电路的发展阶段。我们使用一个被称之为“集成度”的概念来表征集成电路制造的水平及其变化。“集成度”这个概念，完全可以反映出微电子集成电路产业集成电路芯片的设计与制造技术的水平。它表示以单个管芯为单位，所包含（或称为集成）的晶体管个数。那么，超大规模集成电路是个什么概念呢？超大规模集成电路的集成度界定为1000万只晶体管/单位管芯。较为严格地讲，表征集成电路设计与制造技术水平的指标除了集成度之外，还有：单层表面电极布线的最小线宽（当代的水平为0.18微米，或称之为深亚微米[VDSM-Very deep submicron]）；硅圆片直径（现已达12英寸—约300mm）。 半导体工业为什么有如此高的发展速度呢？主要原因有三： 其一：集成电路业属于非资源耗尽型的环保类产业。制造集成电路的制造不像钢铁、化工、机械和建筑等工业那样需要消耗大量的能源和有限的资源，制造集成电路所用的原始材料，是蕴藏十分丰富的以硅为主体的半导体材料，它的原体形式是存在与地壳层中的二氧化硅，可以说是取之不尽用之不竭的，矿采成本又极其低廉。 其二：集成电路的设计与制造技术中的高新技术含量和技术赋加值极高，故产出效益极大。虽然，投入一条高新技术高度集中、自动化程度极高的集成电路生产线并保持起正常运行也需要高额的投资（建造一条当代水平的集成电路生产线约需人民币十亿元），但它的产出效益却是十分诱人的，可称之为“吞银吐金”的工业。 其三：集成电路的设计与制造业是充满技术驱动和效益驱动的高活性产业。IC（集成电路）产业与IT（信息通讯）产业及计算机产业构成的三位一体技术链形成了一个良性循环的技术驱动关系。就产业效益而言：以当今的超大规模集成电来讲。其中单位门电路的制造成本价已下降至十万分之一美元，比1965年期间下降了310万倍。而现在的以集成电路为技术依托的电子计算机也比早期的计算机降低了数万倍。有人匡算过，如果汽车制造业也具有与集成电路产业相类似的产业发展速度，那现在即便是最为豪华的高档轿车其生产价也不超过一美元。因此，集成电路产业的效益驱动力也是相当大的。 许多国家已将集成电路制造产业视为比石油产业和钢铁产业更为重要的支柱性产业。正是由于半导体工业的高速发展，极大地加速了半导体装置的微型化发展进程，促使了电子器件的集成化和微系统化。人们将其称之为半导体工业向微电子产业的演变过程。 三. 关于半导体产业的发展趋势-进入微电子时代 读到这个题目，你可能会产生一个问题：何为“微电子时代”。是的，多少年来，人们似乎都在谈论什么“电子时代”或“电器时代”。“微电子时代”这个名词还未曾听说过。其实，着眼于当今世界科技的发展现状，我们已经接近或者说已经进入“微电子时代”了。问题在于，对“微电子时代”是怎样定义的。 事实上，“电子时代”是由“电真空阶段”延续到“固体电子阶段”的。所谓“固体电子阶段”，就是人们常说的“半导体技术阶段”，而当分立器件逐步过渡到“集成电路阶段”时，就出现了诸如：半导体器件集成化、电子系统集成化、电子系统微型化，出现了人们现在并不陌生的“微电子技术”这一题法。可以看得出，由“半导体技术”到“微电子技术”不仅仅是量的变化。而电子领域全面进入“系统集成化”则可以认为进入了“微电子时代”。 我们知道，1959年设计出的第一块集成电路（可简称为IC-Integrate Circuit）仅包含有四只晶体管及几只电阻。而到了1998年，若以单个管芯为单位，所包含（或称为集成）的晶体管数近5个Million(注：1 Million = 1百万)。不到四十年的时间，集成电路的设计与制造技术水平何以发展地如此惊人，除了各个工业与技术领域的发展对微电子产业具有相当大的促进作用之外，更为重要的是微电子集成电路设计与制造技术的突飞猛进直接促使了计算机硬件技术和计算机软件技术的不断革命和高速发展。集成电路的设计手段与制造技术同计算机的软、硬件技术构成了一个“技术链”的互为辅助的关系。正是这样一种“技术链”的存在及其互为辅助的关系使得两者形成了一种相辅相成的、“良性循环发展”的态势。这种“技术链”的互助作用在集成电路的设计手段及制造技术体系上的作用点集中反映在计算机辅助设计技术（CAD-Computer Aided Design）对IC制造业发展的促进上。换句话说，正是由于有了CAD技术在微电子集成电路芯片的设计与制造领域中的全面应用，从本质上取代了传统的（以人工设计和人工实验、人工调试的方法为主）、落后的设计方法，方使电子系统的系统大规模集成或超大规模集成化成为现实。使集成电路的设计手段及分析手段逐步形成了当代的、可称之为现代计算机IC自动化设计的工程体系，这是一个充满活力的、前景无限的、十分诱人的、崭新的边缘科学领域。 以上，我们陈述了微电子集成电路设计与制造领域飞速发展的原因所在和“微电子时代”的主要特征。“微电子时代”的显著特点是多高科技学科的互动且作用于集成电路的超大规模化上。正是这种互动的技术动力作用，使得集成电路以极快的速度经历了小规模集成电路（简称为SSI-Small Scale Integrate）、大规模集成电路(简称为LSI-Large Scale Integrate)、超大规模集成电路(简称为VLSI-Very Large Scale Integrate)、特大规模集成电路(简称为ULSI-Ultra Large Scale Integrate)等若干发展阶段。那么，ULSI（特大规模集成电路）反映在集成电路的“集成度”和制造工艺水准上是个什么概念呢？就“集成度”而言，约在单个管芯内集成的晶体管个数近5个Million（五百万）范围内。就制造工艺水准上来讲，其集成电路内电极引线的线径接近于0.25微米（μm），集成电路制造产业将所位于的这一工艺水平称之为“深亚微米” 工艺水平。 集成电路制造业的技术进步表现在集成电路的“集成度”、电路的性能和电路的可靠性不断提高，不断采用新的控制技术使生产成本降低，从而导致了产品的价格不断下降，使集成电路的应用领域也不断扩大。以集成电路的“集成度”为例，几乎每三年即能达到以四倍的速度增长。例如：单位芯片面积的存储器存储位数由1K、4K、16K，很快就达到了64K。目前，LSI已发展成VLSI (超大规模集成电路)的规模。从LSI到 VLSI的高速发展，除了工艺技术、设备、原材料等方面的不断改进等原因以外，设计技术手段的进步与革新是其首要的原因。 设计与开发技术手段革新的主要表现是全面地采用了计算机辅助设计(Computer Aided Design-CAD)技术。 集成电路的生产发展到今天的VLSI阶段，其电路设计的复杂性、制造工艺的高精度控制要求以及器件特性的高指标，已使在该技术领域从事研发的技术人员不可能只依靠常规的传统经验和简单的递推估算来进行研究、设计和开发工作。而计算机辅助设计手段则成为他们广泛使用和不可缺少的工具。 通常，LSI的设计和制造过程包括：电路设计、逻辑设计、器件设计、工艺设计、版图设计、掩模制造、管芯制造、封装工序、成品测试等阶段。 采用计算机辅助设计（CAD）手段进行集成电路新产品的设计与开发不仅仅在于可以大大地减轻传统设计工作中的庞大工作量，还在于它大大地缩短了新品开发与设计的周期，提高了各个环节开发与设计的精度及可靠性。更为重要的是，采用CAD技术可以在产品制造之前就进行多种方案的比较、工艺环节及工艺条件的优化与筛选，从而提高了设计的质量。 “微电子时代”的到来是客观现实，是人类社会走向文明与进步的必然。中国政府已经认定，自2000年开始，加大对微电子产业的投入，这将预示着中国的“微电子时代”即将来临。 “微电子时代”不是空中楼阁，“微电子时代”是一种科技发展的“状态”，有着充实的实际内涵。讲到这里，我们似乎看到了一幅“微电子时代”的美丽画卷，“山雨欲来风满楼”，我们期待着中国的“微电子时代”尽快达到鼎盛。当我们真切地感觉到置身于“微电子时代”之中时，你会有什么样的感觉呢？尽快地学习与了解微电子集成电路制造技术，拓宽自己的知识面，开阔视野，积累创新的灵感。 课件综述篇-半导体材料的基本特性教学内容辅导教案 该部分教学内容的重点： 了解半导体材料（以硅材料为重点）的基本特性，并联系其主要特性在晶体管和集成电路的设计与制造方面的主要应用。 该部分教学内容的难点： 半导体材料的主要特性在晶体管和集成电路的设计与制造方面的主要应用。例如：若干半导体化合物材料的固有特性；半导体材料的单晶体属性与晶体管或集成电路间的关系；半导体单晶体的各向异性特征及其在器件设计与制造等方面应用。 ★ 学习该部分教学内容的学时：2学时 1 关于半导体材料与半导体器件 半导体器件是以半导体材料为基本原材料，利用半导体材料的某些特性制造而成的。 以电阻率（ρ）来度量自然界物质的导电能力： A 易于导电的物质-导 体-电阻率范围：1E-6至1E-3 Ω·CM B 不易导电的物质-绝缘体-电阻率范围：1E+8至1E+20Ω·CM C 介于A与B之间-半导体-电阻率范围：1E-3至1E+8 Ω·CM 2 制造集成电路对半导体材料的基本要求 关于制造集成电路所使用的衬底材料[Substrate-Sub.] 衬底材料必须是纯净的（仅含所需类型及所需数量的杂质）、晶体结构完美（含有尽可能少的晶体缺陷）的单晶体。 单晶硅片：单面或双面高度平整和光洁（▽13～▽14-属机械行业的表面光洁度的最高标识）；厚度在800至500微米范围内。 晶体的基本形态：单晶形态、多晶形态和非晶形态 单晶形态-单晶体-体内原子呈三维有序排列； 多晶形态-多晶体由若干晶粒结构而成。 晶粒-内部原子排列三维有序的最小形式，故可认为晶粒是单晶体的最小形式。所以，多晶体也可认为是由若干微小的单晶体结合而成。 非晶形态-非晶体-体内原子的排列呈近程有序而远程无序，随其整体也呈无序状态，但不存在间界（晶粒间界）。非晶体的能量状态描述与单晶截然不同，但其突出的光电转换效率和形态的韧性使其在光电起见领域有着广泛的应用。 制造集成电路对半导体材料的指标要求： 确切的导电类型：N型或P型； 一定的电阻率（即特定的杂质含量）； 晶体结晶质量（缺陷面密度<10个/平方厘米）； 确定的晶体取向：<111>；<100>；<110>。 <111>-晶体的晶向指数符号。 (111)-晶体的晶面指数符号。 ★ 对该部分教学内容的归纳与总结： 半导体单晶材料的若干属性，如：半导体材料的溶点和所能承受的正常晶体温度直接与其加工工艺的工艺温度及晶体管或集成电路的工作温度有关。硅的氧化衍生物二氧化硅具有俘获若干种杂质元素的作用，正式因为这一点而产生出硅的选择性刻蚀工艺和选择性掺杂工艺。半导体单晶体材料的各向异性特征在选择性腐蚀、晶体的各向异性生长、定向解理等方面具有重要的应用。 课件综述篇-半导体材料的制备教学内容辅导教案 该部分教学内容的重点： 半导体材料（以硅材料为重点）的常规制备工艺及制备技术。 该部分教学内容的难点： 半导体材料（以硅材料为重点）的常规制备工艺环节，特别是硅材料的常规提纯技术及提纯工艺。 ★ 学习该部分教学内容的学时：2学时 集成电路制造用单晶硅材料的加工制造过程 原料（石英石-SiO2） 粗硅 四氯化硅 高温 炭还原 高温氯化 SiO2+2C = Si+2CO Si+2CL2 = SiCL4 （1600℃～1800℃） （500℃～700℃氯化）冷凝后为液态 高纯四氯化硅 高纯多晶硅 多级物化精馏塔 高温氢还原 SiCL4+2H2 = Si+4HCL （1000℃～1200℃） 单晶硅硅棒（由籽晶引导） 直拉单晶炉 掺杂（Ⅲ、Ⅴ族元素） 区熔单晶炉 单晶定向切割（切片） 内圆切割机 先定向后切割 符合要求厚度的硅片 外圆切割机 单晶晶片研磨（磨片） 单面研磨机 符合平整度要求的硅片 双面研磨机 单晶片表面抛光（细磨+腐蚀） 纯机械模式抛光 纯化学模式抛光 符合光洁度指标要求的硅片 化学、机械抛光 单晶抛光工艺片的检验 晶体缺陷密度测定 表面平整度的测定 表面光洁度的测定 （5）课件综述篇-晶体管的工艺结构教学内容辅导教案 ★ 该部分教学内容的重点： 介绍典型的晶体管的实际工艺结构。 ★ 该部分教学内容的难点： 本节内容的学习难点是晶体管实际工艺结构的结构原理，其中涉及到结构合理性、原理合理性、工艺可行性等重要方面。 ★ 学习该部分教学内容的学时：2学时 关于晶体管工艺结构的结构基础 一 关于真空电子管的典型结构： 高压板极 玻璃壳 真空封装 控制栅 阴极 灯丝 二 关于真空电子管的致命弱点： 1 电子管的工作原理依赖于空间电场效应，故： 必须满足局部的真空环境，以减少电子的空间自由程。 2 电子管的功率参数与电子管板极的面积成正比，故： 电子管的体积和重量难以降低。 3 维持一只电子管的正常工作需要供给板极和阴极电压 以及灯丝电压，故：电子管的工作条件较为复杂 4 最低的板极电压也要高于100伏，故： 电子管的功耗是极大的 5 电子管的灯丝热损较大，极大地限制了电子管的工作寿命。 以上五点是电子管无法克服的致命弱点 三 关于半导体器件的突出优点： 与同类电真空器件相比，半导体器件（或称为晶体管）所具有的突出优点为：体积小；重量轻；功耗极小；可靠性极高；稳定性极好；工作寿命极高。 随着对半导体器件工作原理的深入研究，逐步形成了完整的固体电子学和半导体物理学理论。 四 半导体器件的合理工艺结构： PNP晶体三极管 NPN晶体三极管 E发射极 E发射极 B基极 B基极 C集电极 C集电极 E E P N B B N P P N C C 由晶体管的放大原理可知：若要晶体管的正常工作（以NPN晶体管为例）：需满足以下3点： 发射区（N区）电子浓度》基区（P区）空穴浓度 电子浓度-电子个数/立方厘米 空穴浓度-空穴个数/立方厘米 基区要非常薄，仅具有几微米的宽度； 满足在基区，电子形成的扩散流远大于空穴复合流。 采用高温热扩散法将某种特定杂质掺入某特定导电类型的半导体内部，并使局部区域反型，必须采用高浓度补偿： 高温扩散N型杂质 P型10E18 N型 10E20 P型 10E18 综合上述1、2、3点，最简单的工艺实现如下： 发射结 N型浓度：E19—E20 P型浓度：E16—E18 集电结 N型浓度：E14—E15 N型<111>晶体取向的单晶硅抛光片 <111> 与晶体管的工艺结构有关的几个要点： 1研究发现：高温下氧化单晶硅片的表面，生成一层二氧化硅膜，而该膜在一定的高温下、一定的时间内，可阻止制造半导体器件所常用的几种化学元素，如：硼、磷、砷、锑等（这被称之为氧化工序）。 2 采用照相、复印、有选择地保护某区域而腐蚀掉某区域的二氧化硅膜（这个过程被称之为光刻过程），使得某区域允许杂质进入而某区域不允许杂质进入。 3 第二点思路由一种人为设计的具有光掩蔽功能的、被称之为掩膜版的工具（全称为光刻掩膜版）来辅助完成。如下所示： 掩蔽层 1180度下进行硼杂质扩散 ＢBＢBＢBＢ 二氧化硅膜 光刻剥离后的区域 二氧化硅膜 高浓度补偿形成的P型区 N型低浓度硅基片 对上述晶体管工艺结构的实施方案进行如下分析： 若提高集电区的电阻率（降低硅基片的杂质浓度），晶体管的集电结处于反偏状态，则会加宽集电结的耗尽层宽度，使集电结的击穿电压指标提高，这是人们所希望的。但是，这样做却提高了集电区的体电阻，从而提高了晶体管的饱和压降，这又是人们所不希望的。 若提高集电区的杂质浓度，即降低集电区的电阻率，不但集电结的击穿电压指标受限制，而同时使得随后的历次补偿扩散的浓度关系随之攀升。这种攀升将受到各种化学元素在某特定温度和特定固体中的最大溶解度（称之为固体溶解度）的限制： 已知：硼元素1180-1200度在硅中的固体溶解度为5E20。 磷元素1180-1200度在硅中的固体溶解度为1E21。 综上所述：科学家开创出一种被称为硅外延平面结构的工艺结构 典型的硅外延平面结构三极管示意图 SiO2 基极（P） 发射极（N+） 初级工艺实施方案示意图 P基区 硅衬底 N （集电极）背面蒸金-锑合金而形成电阻性接触 硅半导体器件的外延平面工艺结构剖面示意图 可见，硅外延生长工艺技术是晶体管外延平面结构的结构基础。 外延生长工艺技术简述： 在一合格的硅单晶衬底基片上通过化学汽相的方式，生长一层新的但其晶体取向与原基片一致的硅单晶层。该层可以被认为是原晶层的向外延伸。重要的是：该层的厚度、导电类型、杂质的含量都可以在很大的范围内人为地改变。 这样一来，由外延平面结构可见，晶体管的集电区由一包括外延层的二层结构而构成。硅原始衬底是高浓度的；外延层则是低浓度的；但二者的导电类型相同。高浓度的原始衬底起着支撑芯片（约500微米的厚度）的机械强度和降低集电区体电阻的作用；低浓度的外延层（仅有10微米左右）则起着提高集电结反向击穿电压的作用。 如此看来，前面的初级晶体管结构模式中所暴露出的矛盾已经被外延平面结构很好地解决了。 (5) 课件综述篇-集成电路的工艺结构教学内容辅导教案 该部分教学内容的重点： 结构集成电路所要解决的隔离与埋层问题。 该部分教学内容的难点： 集成电路平面工艺结构与分立晶体管平面工艺结构之间的内在区别及其与之相关的原理性内容。 ★ 学习该部分教学内容的学时：2学时 讲述典型的硅集成电路平面工艺结构模式 1． 关于集成电路： 集成制做在同一半导体衬底基片之中，具有独立功能的微型化电子电路系统。 2． 半导体元器件集成化的基本要求： A上表面要构成完整的电路连线及引线压焊点。 B电路中工作电位不同的器件要做到电性隔离。 3． 制做PN结隔离区实现电路工作电位的相对独立。 称其为：PN结隔离工艺结构 结构思路如下： 隔离岛 P 型 隔离岛 P 型 隔离岛 P型 隔离岛 N-型外延层 隔离 N-型外延层 隔离 N-型外延层 隔离 N-型外延层 墙 墙 墙 P型硅衬底 4． 相同工作电位的器件做在同一隔离岛内。 5． 集成电路衬底基片与岛内的器件已无直接关系。 6． 制做岛下同型高浓度隐埋层降低集电区体电阻。 称其为：隐埋层工艺结构 结构思路如下： 隔离岛 P 型 隔离岛 P 型 隔离岛 P型 隔离岛 N-型外延层 隔离 N-型外延层 隔离 N-型外延层 隔离 N-型外延层 N+型埋层 墙 N+型埋层 墙 N+型埋层 墙 N+型埋层 P型硅衬底 结论： 制做集成电路，要首先考虑在器件电性区下设置同导电类型的高浓度隐埋扩散区，其次再考虑制做电性隔离区。 随后，在隔离岛内制做晶体管同分立器件的制造类同。但器件的发射极、基极和集电极将均在上表面引出，且最后完成既定的电极布线，制做出电路的输入、输出及工作端点的压焊点以便连接内引线。 (6) 课件综述篇-硅集成电路平面工艺流程教学内容辅导教案 ★ 学习该部分教学内容的学时：4学时 典型的集成运算放大器管芯平面工艺过程描述 以下是集成运算放大器管芯平面工艺加工过程的工艺条件与工艺剖面结构的对应描述示意图。它形象地描述了集成运算放大器管芯平面工艺加工的过程。 衬底制备 SUBSTRUCT OF PREPARATION 单晶硅-切割（500-800微米）+研磨+抛光 P型-硅衬底材料 晶体取向〈111〉 浓度=1E15 埋层氧化 BURIED OXIDATION 埋层氧化条件 步骤-干氧(STEP1)+湿氧(STEP2)+干氧(STEP3) 时间 - 10分钟+100分钟+10分钟 STEP1--TEMP=1180℃（度） TIME=10 （分钟） 干氧氧化 STEP2--TEMP=1180℃（度） TIME=100（分钟） 湿氧氧化 STEP3--TEMP=1180℃（度） TIME=10 （分钟） 干氧氧化 (SiO2) P型-硅衬底材料 晶体取向〈111〉 浓度=1E15 埋层光刻 BURIED PH0TOETCHING 光刻条件: 常规光刻工艺 采用负性光致抗蚀剂(聚乙烯醇肉桂酸脂-PVAC类) 显影液-丁酮 定影液-乙酸丁脂 腐蚀-氢氟酸(含氟化铵)缓冲液浓硫酸去胶 (SiO2) P型-硅衬底材料 晶体取向〈111〉 浓度=1E15 埋层扩散 BURIED [SB SOURCE] DIFFUSION 埋层扩散条件：杂质源-锑(SB)箱法 扩散(属一次性扩散) 预淀积温度： 1200度（℃） 预淀积时间： 70分钟 再分布-温度=1200度（℃） 时间=150分 氮氧比–93：7 CONC(浓度)=2E18 (SiO2) 锑扩散埋层 P型-硅衬底材料 腐蚀(去除)埋层氧化层 ETCH THE BURIDE OXID LAYERON 常规腐蚀-氢氟酸(含氟化铵)缓冲液 腐蚀温度-25度（℃） 锑扩散埋层 P型-硅衬底材料 外延生长前的化学汽相抛光 CHEMICAL POLISHING IN BEFORE EPITAXY 化学汽相抛光： 抛光温度:1200度（℃） 抛光时间:3分 抛光时间:3分 腐蚀速率:0.08微米/分 N型外延层-N-Epi 锑扩散埋层 P型硅衬底 外延生长 ROWTH OF EPITAXY LAYER 外延生长(化学气相淀积)参考条件 淀积温度：1200度（℃） 淀积速率：0.8微米/分 淀积时间：15分 外延生长过程中的掺杂元素: 磷(P) 掺杂浓度: 2.0E15 N型外延层-N-Epi 锑扩散埋层 P型硅衬底 生长隔离氧化层 GROW OXID MASK LAYER FOR ISOLATION OXIDATION 隔离掩蔽层氧化条件: 步骤-干氧+湿氧+干氧 温度-1180度（℃） 时间-10分+100分+10分 (SiO2) N型外延层-N-EPi 锑扩散埋层 P型硅衬底 隔离光刻与隔离扩散 ETCH AND ISOLATION DIFFUSION 隔离扩散以截断外延层 和增加高温热处理时间为考虑重点.要关注对埋层的杂质推移影响。 (SiO2) N型 P型 外延层 P型 N型 隔离 锑扩散埋层 隔离 P型硅衬底 腐蚀隔离掩蔽层 ETCH ISOLATION OXID LAYER 常规腐蚀 腐蚀温度25度（℃） N型 P型 N-型外延层 P型 N型 隔离 锑扩散埋层 隔离 P型硅衬底 基区氧化 LAYER FOR BASE OXIDATION 氧化条件：步骤-干氧+湿氧+干氧 温度-1180度（℃） 时间- 10分+30分+10分 (SiO2) N型 P型 N-型外延层 P型 N型 隔离 锑扩散埋层 隔离 P型硅衬底 刻蚀基区扩散窗口 ETCH THE MASK OXID FOR BASE 常规光刻条件：腐蚀温度-25度（℃） (SiO2) N型 P型 N-型外延层 P型 N型 隔离 锑扩散埋层 隔离 P型硅衬底 基区扩散 DIFFUSION FOR BASE 基区扩散预淀积--元素硼(B) 基区扩散再分布--干氧+湿氧+干氧 (SiO2) P P N型 P型 N-型 N-型 P型 N型 隔离 锑扩散埋层 隔离 P型硅衬底 刻蚀发射区扩散窗口 ETCH THE OXID MASK FOR EMITTER 常规光刻条件：腐蚀温度-25度（℃） (SiO2) P P N型 P型 N-型 N-型 P型 N型 隔离 锑扩散埋层 隔离 P型硅衬底 发射区扩散 DIFFUSION FOR EMITTER SiO2 SiO2 N+型 P P N型 P型 N-型 N-型 P型 N型 隔离 锑扩散埋层 隔离 P型硅衬底 表面钝化 FIRST PASSIVATION ON THE SURFACE 常规氧化工艺 SiO2 SiO2 N+型 P P N型 P型 N-型 N-型 P型 N型 隔离 锑扩散埋层 隔离 P型硅衬底 综上所述 , 典型的双极性(常规晶体管)集成电路管芯加工过程如下: 埋层氧化； 埋层光刻；埋层扩散；腐蚀埋氧层；汽相抛光；外延生长；隔离氧化；隔离光刻；隔离扩散；腐蚀隔离氧化层；基区氧化；基区光刻；基区扩散；发射区光刻；发射区扩散；四次氧化诸项工序。 (7) 课件原理篇-氧化生长工艺教学内容辅导教案 该章节教学内容的学习重点： 掌握在集成电路工艺条件环境下所制备出的二氧化硅介质膜具有的结构特征；理解二氧化硅介质膜对硼、磷等杂质元素所具有的抑制其迁移行为的作用，理解二氧化硅介质膜具有这种作用的内在机理。深刻理解二氧化硅介质膜的结构特征使其在微电子器件中所起到的重要作用。 ★ 学习该部分教学内容的学时：4学时 1 关于氧化硅介质膜的基本结构和结构特征 科学家自一九五七年在实验中发现了氧化硅（其典型结构为二氧化硅）介质膜对某些元素（特别是包括能使半导体材料改变其基本特性的：硼、磷、砷、锑等三、五价化学元素）具有掩蔽作用。当然，这里所讲的并非简单意义上的掩蔽或阻挡。实验证实，常规热生长模式所生成的氧化硅介质膜属非本征氧化硅介质膜结构，其主体结构单元为硅氧四面体构成的三维无序组合的网络结构。见下图所示： ☉ ☉ ○氧原子 ☉ ● ◎ ☉ ◎ ▼ ☉ ◎ ○ ▼ ◎ ○ ◎ ◎ ◎ ○ ● ◎ Si● ○氧原子 ☉ ○ ○ ● ☉ ○ ☉ 氧原子○ ● ◎ ▼ ○ ◎ ◎ ▼ ○氧原子 ☉ ☉ ◎ ☉ （a）硅氧四面体单元结构 （b）非本征硅氧四面体网络结构 图示 氧化硅介质膜的硅氧四面体及其组合的二维描述 上图中， ●为硅原子；○为桥联氧原子；☉为非桥联氧原子； ▼为网络形成剂（硼、磷、砷、锑等）元素； 网络改变剂（众多重金属离子）元素。 上图所表示的是非本征氧化硅介质膜的硅氧四面体结构及其二维的组合模式。它相对于本征型氧化硅结构的结构模式，区别在于后者不存在图（b）所示的含有一定数量的网络形成剂元素及网络改变剂元素，这说明本征型氧化硅结构的结构模式是理想化了的。而实际上，无论是在再分布的介质膜生长条件下还是在实施杂质掩蔽作用的情况下，均或多或少的存在着掺杂杂质的环境和气氛，不可否认的是当代的实际工艺条件也无法避免来自各个环节的沾污。显然，忽略或不考虑氧化硅介质膜中含有以网络形成剂元素及网络改变剂元素为代表的各类杂质，是不存在的。 2 氧化硅介质膜牵制杂质迁移行为的内在机理 实验表明：存在于氧化硅介质膜中的各类杂质绝大部分处于电离状态，并多数以正离子的形式处于网络形成结构状态或网络改变结构的状态下。为什么硼、磷、砷、锑等三、五价化学元素在氧化硅介质膜中以网络形成剂的结构模式存在呢？这是因为，这些杂质离子的离子半径较小且接近于硅的原子半径，而十分容易取代或填充硅原子的位置以替位的方式结构成四面体网络。易于以网络形成剂的结构模式架构状态稳定在氧化硅介质膜中，是硼、磷、砷、锑等三、五价化学元素在氧化硅介质膜中的突出行为特征。也正是由于这一点，恰恰成为氧化硅介质膜可极为明显地限制硼、磷、砷、锑等三、五价化学元素在氧化硅介质膜中的迁移速度。这一点，客观上给人们一种印象，即氧化硅介质膜可阻挡三、五价化学元素等杂质。由此看来，将此行为简单地描述为阻挡是不恰当的，有人将此称之为屏蔽，更是错误的。准确地讲，并不是这些杂质进不来，而是进来之后的迁移速度由于处在网络形成者（有的专著中就将网络形成剂称为网络形成者）的状态下，十分缓慢或几乎停顿下来。当然，这是有条件（在一定的温度条件下和一定的时间条件内）的。这是因为，无论如何，热氧化生长的高温条件（通常在1180摄氏度左右）使得氧化硅介质处于热振动的结构状态下，原子与各类杂质离子间的跃迁、替位、补偿等行为在介质膜形成的过程中是一直存在且极不稳定的。通过以上的叙述，我们较为简要地阐述了氧化硅介质膜可明显地抑制硼、磷、砷、锑等三、五价化学元素在其体内的热迁移行为。硅晶体管和硅集成电路得以实现选择性扩散，氧化硅介质膜可显著地抑制掺杂元素在其体内的热迁移是重要因素之一。 至于某些网络改变剂元素（有的专著中就将网络改变剂称为网络改变者）在氧化硅介质膜中的热运动行为，在此不作详细的讨论。但网络改变剂元素都是离子半径较大的一些化学元素，它们的存在或增多，会明显地增加氧化硅介质膜结构中的非桥联氧原子浓度，使氧化硅介质膜的结构强度减弱、熔点降低、介电特性变差。 3 氧化硅介质膜的热生长过程 经实验与分析证明：处在高温、氧化气氛中的硅基片氧化过程是这样的：氧化剂首先与硅原子反应生成初始氧化层，氧化剂扩散通过初始氧化层至氧化硅与硅的界面处并继续与硅反应。而决不会是硅原子向外运动到氧化硅膜的外表面与汽相中的氧化剂分子作用。考察氧化剂分子扩散通过初始氧化层至氧化硅与硅的界面处并继续与硅反应的整个过程可知，完成这个过程必须经过以下三个连续的步骤： 氧化剂分子由汽相内部迁移到汽相与氧化介质膜界面处。 氧化剂分子扩散通过业已生成的初始氧化层。 氧化剂分子到达初始氧化层与硅的界面处与硅继续反应。 4 典型的热生长氧化介质膜的常规模式 干氧氧化 ---干燥氧气为氧化剂—结构致密但氧化速率极低 湿氧氧化 ---干氧携带水蒸汽为氧化剂—氧化速率高但结构略粗糙 水汽氧化 ---采用高纯水水蒸汽为氧化剂----结构粗糙---不可取 干氧氧化 + 湿氧氧化 + 干氧氧化 5 分钟 + （视厚度而定）+ 5 分钟 上述氧化模式被称之为：常规三步热氧化模式 (8) 课件原理篇-光刻工艺原理教学内容辅导教案 ★ 该部分教学内容的重点： 掌握正性与负性光致抗蚀剂的光化学机理及光刻胶在微电子集成电路制造工艺中的应用。 对该部分教学内容的基本要求： 较深刻地把握住光致抗蚀剂在微电子集成电路制造工艺中的应用。 ★ 学习该部分教学内容的学时：4学时 光刻工序是现代集成电路工艺中十分重要的一道工艺环节，它在很大程度上决定着集成电路的集成度和管芯的成品率。本章节需要掌握的重点如下： 实施光刻工艺所涉及的三要素：光刻掩膜版+光刻胶+待刻蚀基片 关于光刻掩膜版： 光刻掩膜版是由光学玻璃之上覆盖着与集成电路管芯相对应的黑色或近似黑色的表层遮光膜（铬膜、乳胶膜或氧化铁膜）而构成的。它的作用是提供实施光刻工艺的过程中提供选择性的感光介质版。 关于光刻胶：光刻胶又被称其为光致抗蚀剂。光刻胶有负性光刻胶和正性光刻胶两类。负性光刻胶的光化学特性显示为：原胶易溶，感光后难溶（光致抗蚀）；正性光刻胶的光化学特性显示为：原胶难溶，感光后易溶（光致不抗蚀）。光化学反应的主要特征是：负性光刻胶受光后发生的是光聚合反应；正性光刻胶受光后发生的是分解反应。 关于光刻工艺：光刻工艺的内在技术支持包括：光刻掩模版的质量和水平、 光致抗蚀剂塗敷设备、光刻环节中所使用的感光设备以及相关的各类化学试剂（与各类化学试剂的化学纯度密切相关）。 (9) 课件原理篇-扩散工艺原理教学内容辅导教案 ★ 该部分教学内容的重点： 了解热扩散过程的物理意义。掌握二步扩散法的基本工艺原理及二步扩散法的数学描述。掌握常规热扩散工艺（典型的液态扩散工艺及固态扩散工艺）。 ★ 该部分教学内容的要点： 掌握二步扩散法边界条件及初始条件的描述。 ★ 学习该部分教学内容的学时：4学时 1 热扩散现象与扩散方程： 在提供温度条件以克服元素的激活能约束，并存在该元素随不同的位置而具有不同的含量（即存在有明确趋势的浓度梯度）时，则会发生元素的定向运动，这就是热扩散现象。 用扩散系数D来表征特定元素这种行为的强度： D =D0EXP[-Ea/TK] Ea为杂质元素的激活能； T为当前的扩散绝对温度值； D0为认为温度无穷大条件下的D表观值。 令J=杂质离子数/平方厘米.秒，为某一时刻扩散通过某平行于扩散表面的平面1的杂质流面密度； 则过了时间dt之后，杂质将移动dx的距离。 J（X ， t）= -D（dN/Dx） 上式为描述杂质热扩散一维行为的著名表达式： 费克第一定律 费克第一定律的物理意义： 在温度梯度和浓度梯度的共同驱动下，将产生扩散运动。等式右边的负号表示杂质粒子向其浓度减小的方向流动（即浓度梯度为负）。 让我们继续讨论，过了时间dt之后，杂质移动了dx的距离通过平行于扩散表面的平面2。我们知道，此时的杂质粒子的浓度变化数应为：(dN / dt)dx ---------（1式）。 我们再来讨论通过两平面的J的变化数： 应是：J-（J+（dJ / dX ）dX = -( dJ / dX ）dX 将菲克第一定律：J= -D（dN/Dx）带入上式： 有结果：---------------（2式） 根据原子数守恒定律，若仅考虑一维的描述，（1式）和（2式）是相等的。即有下式： 这就是著名的费克第二定律，或称为扩散方程 2 扩散方程的物理意义： 在热扩散过程中，扩散由浓度梯度的存在而引发。在浓度梯度的作用下，将引起某位置点杂质的积累或丢失。它们之间的相互制约关系均反映在扩散方程中。 对应于不同的初始条件、边界条件，将会对扩散的动态变化有不同的描述，则会得到不同的扩散方程的解。 关于热扩散工艺两步扩散法： 热扩散工艺两步扩散法是常规热扩散工艺手段的重要教学内容。首先对常规两步热扩散法进行定性的描述： 第一步：恒定表面源扩散（余误差分布） 在一定的、尽可能低的扩散温度和规定的扩散时间下，被扩散的硅芯片始终处于掺杂杂质源的饱和气氛之中。可以想见，在该过程中（由于在尽可能低的温度下），杂质缺乏足够的能量向硅体内的纵深出扩散，而更多地淀积在距表面（X=O处）十分有限的区域内。此刻，硅体表面的最大表面浓度将恒定在当前状态下的特定杂质在体内的最大溶解度值-固体溶解度值上（用NS）来表示。故将这步扩散称为预淀积扩散或恒定表面源扩散。又因为扩散杂质在该状态下的分布可以用余误差函数很好地近似，故还常称其为余误差扩散。 初始条件： N（X大于0处，扩散的开始时刻t=0时）=0 边界条件1：N（X=0处，扩散时间t内）= NS 边界条件2：N（垂直于表面的∞深处，扩散时间t内）=O 求解扩散方程： 求解结果可以得到杂质在特定条件下的分布状态和分布行为。解决要达到预期的指定深度所需淀积的杂质总量（用Q来表示）。 第二步：有限表面源扩散（高斯分布） 在一定的温度条件下、预定的扩散时间下，不再向扩散系统内提供含有扩散杂质的气氛，此时，在预淀积扩散过程中已经淀积在硅片表面的杂质将在浓度梯度的作用下，继续向体内纵深处扩散。当然，随着杂质向体内纵深处的扩散，杂质的表面浓度也将由原预淀积时的固溶度值开始下降。重要的是：该过程中，虽然不再向系统提供杂质气氛，但提供氧化气氛按氧化的模式推进该热驱动过程，则在杂质向体内纵深处扩散的同时，硅片的表面又生成了一层符合工艺要求的二氧化硅薄膜（该过程的时间应首先满足杂质推移深度的要求，而Si02介质膜的厚度可由干氧氧化与湿氧氧化的步序搭配来调节）。 所以，第二步扩散模式常称为有限表面源扩散（因此刻不再向系统内提供杂质源气氛）或杂质再分布，或将其看作是一次氧化过程（当然不同与单纯的表面氧化）。又因为杂质在该状态下的分布可以用高斯函数很好地近似，故还常称其为高斯分布扩散。 边界条件1：=0（位于X=O处） 边界条件2：N（垂直于表面的∞深处，扩散时间t内）=O 初始条件：第二步扩散的开始时刻，杂质仅仅被包含在极为有限的O<X<ε（ε 0）区域内，而且已知其总量为Q。 其数学描述为： 求解扩散方程： 求解结果可以知道在有限源扩散条件下，杂质总量Q与PN结推移深度之间的定量关系。得到杂质在特定条件下的分布状态和分布行为。 (10) 课件原理篇-外延生长工艺教学内容辅导教案 ★ 学习该部分教学内容的学时：4学时 1 关于外延生长工艺技术 “外延生长”是硅集成电路平面工艺系列中的一项极为重要的工艺手段。 “外延生长”工艺的主流方式是汽相外延生长方式。 “外延生长”工序仅是获得高结晶质量的单晶晶层的方式之一。但是，现在它已经作为决定器件或电路的结构模式和电性层之间结构关系的主要手段了。在外延生长的过程中，有热力学条件的约束和固态结晶学原理的制约。而在汽相反应装置中，又有着较为复杂的流体系统影响着晶层表面的结晶和外延生长过程中的“掺杂”行为。同时，外延生长的过程中还伴随着结晶质量的优劣（外延生长的过程中将有原衬底原始缺陷的寄生和攀移及外延生长过程中所特有的新增缺陷—外延层错的产生。）和惨杂的不均匀性（主要是外延生长过程中所存在的“自惨杂”效应的影响。）。 2 硅汽相外延生长工艺概述 当衬底与外延层为同种材料时，则称其为同质外延。 当衬底材料与外延层材料不相同时则称为异质外延。 当然：既可以在高浓度的衬底上生长低浓度的外延层，又可以在低浓度的衬底上生长高浓度的外延层。衬底与外延层可以是同类导电类型，也可以是不同种类的导电类型。可以看的出，作为一种基本模式的外延生长方法，有着极为丰富的内在涵义和构造晶体结构模式的灵活性。通过控制气相反应气流中的杂质含量来调节外以外延生长的方式形成的PN结常被称为“外延结”，而以热扩散方式形成的PN结则称为“扩散结”。通过以后的学习，我们可以知道，以外延生长方式和热扩散方式形成PN结的本质区别在于，“外延结”并不是通过杂质的补偿作用形成的，因而其耗尽区两侧的杂质分布接近理想的“突变结”。双极性集成电路中元器件间的隔离问题即可通过外延与隔离扩散技术相结合的手段而得到了很好的解决。外延生长技术还可以用于解决高频功率器件的集电结击穿电压与集电极串联电阻对器件集电区体电阻率要求之间的矛盾。这一矛盾正是通过低掺杂浓度的外延层来保证集电结的高击穿电压的要求，同时以高浓度、重掺杂的衬底来降低集电区的体电阻率来实现的。 3 典型的硅汽相外延生长系统简介 常规硅汽相外延生长水平（卧式）反应器 硅衬底圆片 高频感应线圈 ☉☉☉☉☉☉☉☉☉☉☉☉☉☉☉ 反应气体 反应尾气 ☉☉☉☉☉☉☉☉☉☉☉☉☉☉☉ 石墨基座 石英支架 石英反应腔 射频感应加热方式的工艺特征： 使反应器腔体壁温度较低，硅均“择温淀积”在硅衬底基片上 4 硅汽相外延生长的结晶学与热力学描述 晶体生长研究学者们基于此提出了对硅气相外延生长的结晶过程和热力学过程的描述：反应生成的处于热游离状态的硅原子在高温下携带着足够的热能，在与裸露着的待生长表面的硅进行键合的时候，硅的金刚石倒立四面体的结构方式告诉我们，仅一个硅原子是稳定不下来的，必须有至少三个以上的硅原子方可构成一个最小单位的原子嫁接体。学者们将这里提到的原子嫁接体定义为晶核。随后而来的硅原子在放出潜能的同时以晶核为基点沿着特定的某一取向继续嫁接到格点上。十分有趣的是，分析[111]晶面的外延生长的晶核（扩展大之后即为有结晶特征的结晶体）扩展模式时发现，由于硅晶体不同取向的原子键键密度（或称为线密度）不同，造成了结晶体的非对称扩展。当然，在理想的生长条件下，就其宏观而言不会影响瞬间表面的结晶。下图示意[111]生长表面六棱结晶体的非对称扩展 图示：晶核扩展示意图 图示：结晶体实体形貌 4 硅汽相外延生长过程的生长动力学描述 对外延生长反应器内的流体系统进行流体力学的分析表明：处于反应器内流体系统中的石墨加热基座客观上存在着阻流作用，由阻流作用而引起基座周围、特别是表面存在着一层被称之为“气体附面层”的流体层流。研究者发现，“气体附面层”的存在，对汽相外延生长过程中发生在待生长硅衬底基片（自然，待生长硅衬底基片是紧紧地依附在石墨加热基座表面之上的）表面反应生成物质（对硅外延生长来讲，即为处于游离状态的硅原子）的运动与输运、又常称之为“质量转移”影响是相当大的。外延生长过程中表面反应生成物的质量转移所遵循的规律，正是研究汽相外延生长动力学过程的主要内容。 5 汽相外延生长反应器中的流体动量模型 在石墨加热基座上方不远的一定距离之内，存在着气体流速受到极大扰动的流体区域，这就是我们上面所提到的速度附面层。以速度附面层为界，该区域之外的流体可称之为自由流体，而速度附面层之内的流体速度明显地滞慢于速度附面层之外的自由流体速度。越是靠近石墨加热基座，流体速度越是缓慢。显然，位于速度附面层之内的反应生成物粒子客观上有了一个相对稳定淀积的小的汽相环境，学者们定义了一个类似与速度附面层的概念：质量附面层。质量附面层的存在是因速度附面层的存在而存在的。质量附面层的边界当然位于速度附面层内的某个位置。我们之所以要从流体力学的视角来切入对外延生长过程中衬底基片表面反应生成物粒子输运状态的研究，正是速度附面层的存在和质量附面层的存在对外延生长过程中反应生成物质量转移的影响是极大的。 (11) 课件原理篇-离子注入工艺教学内容辅导教案 ★ 该部分教学内容的重点： 掌握离子注入掺杂工艺与常规热扩散工艺的主要区别。 ★ 学习该部分教学内容的学时：2学时 1关于离子注入掺杂技术的特点 与高温热扩散掺杂方式相比较： 注入的杂质离子是通过磁性质量分析器选取出来的，故在元素的属性和能量选择等方面具有极高的精度，从而保障了离子源的高纯度和轰击能量的单一稳定和能量分布的集中。整个注入过程是在极为清洁和干燥的高真空条件下进行的，从而避免了掺杂过程中的各种污染。 通常，离子注入掺杂的剂量可以任意调节。 离子注入掺杂的温度环境极低（包括退火过程），也避免了常规高温热扩散过程中将大量产生的热缺陷。 离子注入掺杂的注入深度是随离子能量的增加而增加的。因此，可以通过能量和剂量以及离子属性的不同来获得十分复杂的电性层结构和杂质的纵向分布，即工艺灵活性极大。 离子注入掺杂的过程是一个非平衡过程，它不受某杂质在衬底材料中的溶解度的限制。 离子注入掺杂是垂直于基片靶的表面进行的，有着极好的直进性，故完全可以忽略横向扩展。 离子注入掺杂也适合于化合物基片靶的注入掺杂，这是因为化合物半导体通常是基于两种或更多种元素定组分定方式构成的，遇高温条件会产生结构异变。而低温条件下的注入掺杂则不会发生化合物半导体的结构异变。 2 关于离子注入掺杂技术的基本原理 原子的离子态是经过离化之后的分子或原子所处的状态，原子的离子态是带有电荷的。人们常见的“等离子体”发生器就是一种用以产生带电离子的装置。在微电子工艺装置中也采用反应气氛的等离子化，用来降低反应温度。PECVD（等离子体增强化学汽相淀积）工艺就是这样一种工艺方式。而在离子注入掺杂的设备中，电离杂质气氛产生带电的离子束流，目的是可以使用电场来加速离子流（实质上就是杂质流），并基于电场环境来全方位地调控离子束流。经高场强电场加速的离子击中基片靶面后，将会发生离子与靶体内原子的碰撞。实验证实，这种碰撞行为为弹性碰撞行为，弹性碰撞的特点是伴随着能量的交换且稳定状态良好。 对离子注入掺杂过程进行数学描述，较为成熟的是LSS射程理论。同时，采用对称的高斯分布来近似体内的注入分布。数学分析表明，若采用对称的高斯分布来等效计算杂质的剖面注入分布，需已知注入射程、射程偏差及注入剂量等参数。还有人提出了“两个相联的半高斯分布”数学模型来近似描述离子注入掺杂的体内分布行为。这是较“对称高斯分布”模型更为精确的一种模型。 (12) 课件原理篇-制版工艺原理教学内容辅导教案 ★ 学习该部分教学内容的学时：2学时 1 关于集成电路的掩膜版制备 我们已经知道，常规集成电路制造工艺中，光刻工艺是关键工序之一。制造一块大规模集成电路芯片，要经过数十次光刻，而每一次光刻都要使用光刻掩模版。 集成电路制造工艺中的光刻掩模版制备工艺是关系到集成电路的质量和集成度的重要工序。通常，集成电路的版图设计和制版过程如下图： 设计掩模版总图 按比例放大总图 刻掩模红膜分图 （1） （2） （3） 制备初缩掩模版 精缩与分步重复 复印生产用套版 （4） （5） （6） 图示：集成电路的版图设计和制版的常规过程 2 关于集成电路的掩膜版制备工艺 集成电路光刻掩模版制备工艺过程描述 红膜或蓝膜 精缩照相设备（耐磨性好） 总图与分图设计 初缩照相设备 铬或氧化铁版 版图设计与绘制 刻分图版膜片 初缩照相 精确缩小 复制精缩版 分步重复 座标纸 手动刻图 自动刻图 精缩母版 生产版复印设备 绘图纸 超微粒感光版 超微粒感光版 生产用版` 课件教学课堂练习辅助教案参考答案版 安排在课件综述篇及原理篇CAI教学之后，课件课堂自测教学单元之前进行 CAI教学模式过程中使用 教学用课堂练习 ★ 学习该部分教学内容的学时：2学时 填 空 制备出合格的单晶硅棒后，还要经过 切割 、 研磨 和 抛光 三道加工过程方可制 成符合晶体管或集成电路制造要求的硅衬底基片。 2．常规的硅集成电路平面制造工艺主要由 外延生长 、 氧化 、 扩散 、 光刻 、 制版 等主要工序手段组成。 硅集成电路平面制造工艺中的常规高温氧化步序是 由 干氧 + 湿氧 + 干氧 三步组成的。 常规平面工艺扩散工序中的恒定表面源扩散过程中，杂质在硅体内的分布近似 余误差 函数分布。 常规平面工艺扩散工序中有限表面源扩散过程中，杂质在硅体内的分布近似 高 斯 函数分布。 5．采用负性光致抗蚀剂曝光前，其在某特定溶剂中 可溶解 ， 而曝光后的溶解特性则变为 难溶解 。（光致抗蚀-聚合） 正性光致抗蚀剂曝光前，在某特定溶剂中 难溶解 ， 而曝光后则变为 可溶解 。（光致不抗蚀-分解反应） 设计与生产一种最简单的硅双极性PN结隔离结构的集成电路，至少需要 埋层光刻 、 隔离光刻 、 基区光刻 、 发射区光刻 、 光刻引线孔 、 反刻铝电极 等六次光刻。 硅集成平面工艺中高温氧化生成的非本征无定性二氧化硅 对硼（B）磷（P）砷（As）锑（Sb）等元素有 阻挡 作用。 常规硅集成电路平面制造工艺中光刻工序正确的工艺步骤 顺序应是 涂胶 、 前烘 、 暴光 、 显影 、 定影 、 坚膜 、 腐蚀 、 去胶 。 （二）问与答： 制造晶体管或集成电路为什么要使用单晶结构的半导体 材料（象多晶硅体或非晶硅体就不可用来制造集成电路） ？ 解答：要形成平坦的P-N结结面，对掺杂杂质要有定向扩散的要求。 请回答什么是同质外延，什么是异质外延。 解答：生长与衬底材料相同材料的外延电性薄层即为同质外延。 生长与衬底材料不同材料的外延电性薄层即为异质外延。 采用外延结构可同时满足晶体管集电极串联电阻和器件 集电结击穿电压的不同要求，这里体现出外延材料及外延层所构成的这种结构应具备哪些特征 ？ 解答： 所生长的应是低浓度的外延层与高浓度的管芯衬底组成的特 征结构。 常规分立晶体管平面工艺与常规集成电路平面工艺相比，后者比前者多了哪几道工序 ？解答： 埋层氧化、埋层光刻、埋层扩散，隔离氧化、隔离光刻、隔离扩散。 5．常规集成电路工艺过程中实现有选择性的扩散是依靠何种工艺手段的组合来实现的 ？ 解答：是依靠氧化介质层对扩散杂质的掩蔽作用来限制杂质在某特定区域的扩散与迁移，而通过光刻手段剥除需要引入杂质区域的氧化层，从而实现有选择地进行指定区域的定域扩散，则达到选择性扩散的目的。 6．常规高温扩散过程中的恒定表面源扩散与有限表面源扩散两种扩散方式的工艺条件主要区别在哪里 ？ 解答：恒定表面源扩散：待扩散芯片始终处于含杂质的气氛之中，硅片表面的杂质浓度始终恒定在当前温度条件下的固溶度值上，杂质数量随时间的增加而增加，但温度较低，可以忽略杂质的纵向扩散深度。 有限表面源扩散：切断含杂质的气氛，提高扩散温度。此后，硅片表面的杂质浓度随时间增加而降低，但杂质的扩散深度却随时间的增加而增加。若不考虑分凝效应，该过程中体内的杂质总量是不变的。 求 解 试写出恒定表面源扩散与有限表面源扩散两扩散状态下 边界条件及初始条件的数学形式。 解答：恒定表面源扩散： 边界条件：N（0，t）=Ns, N（∞，t）=0 。 初始条件：N（X>0，0）= 0 。 解答：有限表面源扩散：初始条件如下：在0〈X〈З区域内含杂仅为Q。 边界条件如下：N（∞，t）=0 ，dN / dX (X=0) =0 。 试描绘出有限表面源扩散条件下杂质扩散的一维分布的 示意图。纵坐标为浓度N，横坐标为扩散深度X，设进 行的是反型扩散，衬底浓度为NB，扩散时间t3>t2>t1。 N 杂质扩散浓度 Ns1 Ns2 Ns3 t1 t2 t3 NB 衬底杂质浓度 0 Xj1 Xj2 Xj3 扩散深度 X （四）综合题 1．请指出下图表示完成了光刻工序中的哪一道步骤 ？ 光刻胶 二氧化硅 二氧化硅 硅衬底 解答: 光刻工序中的腐蚀工艺环节。 请准确地加注上图中常规PN结隔离模式的集成平面工艺一维剖面结构所表示出的各电性区名称。 解答: SiO2 SiO2 N+型 P P N型 P型 N-型 N-型 P型 N型 隔离 锑扩散埋层 隔离 P型硅衬底 《集成电路制造技术》CAI课程教学计划 山东大学信息科学与工程学院制定 ( 仅供参考 ) 课程：《集成电路制造技术》CAI教学课 参考学时：32—36学时 任课教师： 李惠军 任课单位：山大孟堯微电子研发中心 授课条件：多媒体教室 教学模式：（CAI模式） 《集成电路制造技术》CAI课程教学内容安排一览表 周次 次 时 间  教 学 内 容  备 注      介绍《集成电路制造技术》CAI教学课程及课件内容 学习电子文档1：《集成电路制造技术》CAI教学文档绪论部分  请做 课堂笔记      学习《集成电路制造技术》CAI教学课件（课件说明）教学单元 学习电子文档：综述篇1（半导体材料的特性）教学辅助文档 交互学习课件综述篇1 — （半导体材料的基本特性）单元       学习电子文档：综述篇2(半导体材料的制备) 教学辅助文档 交互学习课件综述篇2 — （半导体材料的制备）单元  请做 课堂笔记      学习电子文档：综述篇3（晶体管的工艺结构）教学辅助文档 交互学习课件综述篇3 — 晶体管的工艺结构单元       学习电子文档：综述篇4（集成电路的工艺结构）辅助文档 交互学习课件综述篇4 —（集成电路的工艺结构）单元  请做 课堂笔记      学习电子文档：综述篇5（集成电路平面工艺流程）辅助文档 交互学习课件综述篇5 —（集成电路的工艺流程）单元       观看《集成电路平面制造工艺》等VCD教学影片  请做 课堂笔记      学习电子文档：课件原理篇—（氧化工艺原理）辅助文档 交互学习课件原理篇—氧化工艺原理       学习电子文档：课件原理篇—（光刻工艺原理）辅助文档 交互学习课件原理篇—光刻工艺原理  请做 课堂笔记      学习电子文档：课件原理篇—（扩散工艺原理）辅助文档 交互学习课件原理篇—扩散工艺原理       学习电子文档：课件原理篇—（外延生长工艺原理）辅助文档 交互学习课件原理篇—外延生长工艺原理  请做 课堂笔记      学习电子文档：课件原理篇—（离子注入工艺原理）辅助文档 交互学习课件原理篇—（集成电路离子注入工艺原理）单元  课堂提问      学习电子文档：原理篇—（光刻掩膜版制备原理）辅助文档 学习课件原理篇—光刻掩膜版制备工艺原理  请做 课堂笔记      集成电路制造技术普及教学课课件教学课堂练习习题课 考试方 式待定      集体交互、学习《集成电路制造技术》CAI教学课件课堂练习 采取互动教学模式完成本教学内容的学习       集体交互、学习《集成电路制造技术》CAI教学课件课堂练习 采取互动教学模式完成本教学内容的学习      《集成电路制造技术》CAI教学课课程笔试时间：120分钟 具体时间及考试地点另行通知    山东大学课程情况登记表 课程编号  课程名称 集成电路制造技术  英文课程名称 Integrate Circuit Produce technique 课程类别  微电子 专业类  开课系所号  开课学期 上学期 本研标志 本科课程  学 时 36 学 分 2 考试类型 闭卷考试  开设日期  结束日期 2003．1 课程分类  必修课  主课名称  先修课程 半导体物理学、晶体管原理  课内总学时 36 实验总学时 0 讲课总学时 0  上机总学时 0 CAD总学时 0 CAI总学时 36  讨论辅导总学时 8 设计作业总学时   课外总学时  课外学分   课程负责人 李惠军 师资队伍  邢建平 陈慧凯  基本面向 理工电类各专业 教学方式 计算机单人单机双向交互多媒体  教 材 《集成电路制造技术》多媒体计算机辅助教学课件—山东省出版总社出版  参考书 《集成电路制造技术》《半导体工艺》  课程说明 本课程以《集成电路制造技术》多媒体计算机辅助教学课件为教学蓝本，并辅以丰富多彩的影视教学素材和多媒体电子教学文档，进行单人单人双向交互教学。本课程所用课件的开发应用获山东省省级优秀教学成果一等奖。  内容简介 （200字左右）  《集成电路制造技术》多媒体教学课程采用现代计算机辅助教学手段，课件为双向交互式的智能化课件。本课程由教学综述篇、教学原理篇和CAI教学测试环境三大部分组成。综述篇主要介绍半导体材料的基本特性；半导体材料的制备；晶体管的平面工艺结构；集成电路的平面工艺结构；硅集成电路平面工艺流程五大章节。原理篇重点介绍当代典型的集成电路制造工艺中主要加工工序所涉及的相关原理，有：集成电路氧化工艺原理；集成电路光刻工艺原理；集成电路外延工艺原理；集成电路扩散工艺原理；集成电路制版工艺原理；集成电路离子注入工艺原理等六部分。教学测试环境是课件所设置的计算机智能化教学练习。  备 注