微机原理及应用 主讲：谢维成 http://xweicheng.ys168.com scxweicheng@yahoo.com.cn 第6章 主存储器 ? 6.1 半导体存储器的分类 ? 6.2 读写存储器RAM ? 6.3 现代RAM ? 6.4 只读存储器ROM 6.1 半导体存储器的分类（P199） 存储器 存储器用来存储二进制位(0或1)的部件。 存储器是计算机的基本组成部分,用来存放工作所 需的程序或数据。 存储 器在 传统 上分 为内存和外存,随着技术的 发展,在内存上面又加了一级存储器,称为高速 缓 存 器。 6.1 半导体存储器的分类 Cache与内存储器 高速缓冲存储器() 。这个存储器所用芯片都 是 高 速的,其存取速度可与微处理器相匹配,容量由几 十 K～ 几百K字节, 通常用来存储当前使用最多的程序或数据 。 内存储器 ,速度要求较快(低于Cac he),有一定容量 (受地址总线位数限制),一般都在几十兆字节以上。 6.1 半导体存储器的分类 外存 外存 ,速度较慢,但要求容量大,如磁带,软盘, 硬盘,光盘等。其容量可达几百兆至几十个G B,又称 “海量存储器 ”,通常用来作后备存储器,存储各种程 序和数据,可长期保存,易于修改,要配置专用设备。 我们只介绍内存，目前构成微机内存的主要是 半导体存储器。 6.1 半导体存储器的分类 6.1.1 随机读写存储器(RAM) RAM 随机读写存储器 可随时在任一地址单元读出信 息或写入新信息。 双极型R AM,读写速度高,但集成度低,功耗高。 微机中几乎都用MOS型RAM。 返回 6.1.1 随机读写存储器(RAM) MOS型RAM ⒈静态R AM(即S RAM),其存储电路以双稳态触发器 为基础,状态稳定,只要不掉电,信息不会丢失,但集成 度低。 ⒉动态R AM(即D RAM),存储单元电路以电容为基础, 电路简单,集成度高,功耗低,因电容漏电,需定时刷新 。 ⒊ 组 合 RAM(即 IRAM),附有片上刷新逻辑的D RAM, 兼有SRAM和DRAM的优点。 返回 6.1.1 随机读写存储器(RAM) MOS型RAM ⒋非易失RAM(即NVRAM) 它是由S RAM和E 2 PROM共同构成的存储器,正常运 行时和S RAM一样,而在掉电或电源故障时, 把S RAM的 信 息保存在E 2 PROM中,N VRAM多用于存储非常重要的信息 和掉电保护。 返回 6.1.2 ROM的种类 ROM 只读存储器R OM在使用过程中,只能读出存储的 信息,而不能用通常的方法写入信息,分为如下几种: ⒈掩膜R OM,按 用户要求掩膜制成,只能读,无法 再改写,适合存储成熟的程序,大量生产时,成本低。 ⒉可编程R OM(PROM),为空白存储器,用户一次性 写入,写入后不能更改,适合批量生产 。 ⒊ 可 擦 除 的 PROM(EPROM),用户按规定方法可多 次改写内容,改写时先用紫 外线 擦除 ,适 合于 研 制 和 开发。 6.1.2 ROM的种类 ROM ⒋电可擦除的PROM(E 2 PROM),能以字节为单位进 行擦除和改写,并可直接在机器内进行擦除和改写, 方便灵活。 5、闪速存储器(Flash Memory) 是80年代末推出 的新型存储芯片,它的主要特点是在掉电情况下可长 期保存信息,具有非易失性，原理上看象ROM；但又 能在线进行快速擦除与改写,功能上象RAM,因此兼有。 E2PROM和SRAM的优点。其集成度与价格己接近EPROM， 是替代EPROM和E2PROM的理想器件。 6.2 读写存储器RAM (P201) 1. SRAM的六 管 (CMOS)存储电路 6.2 读写存储器RAM (P201) 1. 单管 DRAM存储电路 DRAM 1.读写过程分析 2.存在的问题 由于电容小，一般比 数据线上的分布电容C D小 ， 每次读出后内容被破坏， 另外，电容总存在漏电。 因此需要动态补充电 荷（即定时刷新） 6.2 读写存储器RAM DRAM刷新 为减少MOS管数目,提高集成度和降低功耗,出现 了动态RAM器件,其基本存储电路为单管动态存储电 路,存放信息靠的是电容,由于电容会逐渐放电,故需 对动态RAM不断进行读出和再写入,这就是所谓 刷新 , 芯片刷新周期在2ms以内。 6.2.2 RAM的结构 (P202) Simple NAND Gate Decoder Simple NAND Gate Decoder ? 1111,1111,1XXX,XXXX,XXXX -- 20 ? 1111,1111,1000,0000,0000 -- max addr ? 1111,1111,1000,0000,0001 ? 1111,1111,1111,1111,1111 --max addr ? FF800H ----- FFFFFH Don’t cares The 3-to-8 Line Decoder (74ls138) The 3-to-8 Line Decoder (74ls138) ?1111,XXXX,XXXX,XXXX,XXXX -- 20 ?Chip0 – abc = 000 –1111,000X,XXXX,XXXX,XXXX –1111,0000,0000,0000,0000 min 0F0000H –1111,0001,1111,1111,1111 max 0F1FFFH 6.2.2 RAM的结构 (P202) RAM容量的表示 如： I2114：1K*4bit 数据线：4根 地址线：10根（1K=2 10 ） 又如： 4K*8的RAM的数据线=？ 地址线=？ 6.2.3 RAM与CPU的连接 (P205) RAM与CPU的连接包括三个方面 1、AB的连接； 2、DB的连接； 3、CB的连接； 返回 6.2.3 RAM与CPU的连接 2114与 8088CPU的连接 ,要求组成容量为 2K*8 的存储器。 主要考虑与三大总线如何接 ? 6.2.3 RAM与CPU的连接 译码方法 1.全译码方式 2.线选方式 3.部分译码 （只有部分地址 参加译码） 6.2.3 RAM与CPU的连接 2.线选方式 有些地址线不参加译码,电路简单,但地址不唯 一 ,有 重 叠 ,存储器容量小时可采用。例如系统RAM为 2K的情况下,为了区分不同的两个1 K,可用A 15～ A10 中任一位来控制片选端。例用A11来控制： 6.2.3 RAM与CPU的连接 地址分析 6.2.3 RAM与CPU的连接 例1：RAM的字、位扩展 用S RAM芯片（1K x4bit） 组 成 4KB存 储 器 ， 地址总线为A 15-A0（低）双向数据总线D 7-D0 （低）读写信号R /W，试设计存储器并画 出 其 与CPU的连接，要求分析芯片地址分配情况。 6.2.3 RAM与CPU的连接 分析设计的步骤 1.计算芯片数 2.分析使用芯片的地址线数和数据线数 3.分析目标存储器的地址线及数据线，设 计片选逻辑 4.画电路图 6.2.3 RAM与CPU的连接 例2：容量不同的芯片的扩展 用S RAM芯片（1K *4、 2K*8）组成4K B存储 器，地址总线为A 15-A0（低）双向数据总线 D7-D0 （低）读写信号R /W，试设计存储器并 画出其与C PU的连接，要求分析芯片地址分配 情况。 6.2.3 RAM与CPU的连接 5.4 系统总线 例3：RAM和ROM共存的扩展 用 1K*4RAM、 2K*8RAM、 芯 片 及 2K*4ROM芯 片 组 成5K B存储器，地址总线为A 15-A0（ 低 ）双向数据总 线D 7-D0 （低）读写信号R /W，试设计存储器并 画 出 其与C PU的连接，要求大容量芯片安排在地址低端， 并分析芯片地址分配情况。 6.2.3 RAM与CPU的连接 6.2.3 RAM与CPU的连接 例4：已知地址分配设计存储器 存储器地址空间分配为：R OM区2 000H-27FFH， RAM 区 2800H-33FFH，选用芯片为E PROM2KB/片 和 RAM2KB/片 、 RAM1KB/片，地址总线为A 15-A0（ 低 ） 双 向 数 据 总 线 D7-D0 （ 低 ） 读 写 信 号 R/W， 试 设 计 存 储 器 并 画 出 其 与 CPU的 连接，要求分析芯片地址分配情 况。 6.2.3 RAM与CPU的连接 例5：限制(或保护)地址区间的存储器设计 主存储器64K B，其中高地址区2K B用于I /O空间， 选用芯片8K B/片，地址总线为A 15-A0（低）双向数据 总 线 D7-D0 （ 低 ） 读 写 信 号 R/W， 试 设 计 存 储 器 并 画 出其与CPU的连接，要求分析芯片地址分配情况。 提示：用地址分析法避开I /O的2K B空间，设计片 选逻辑 6.3 现代RAM 6.3.1 内存条的构成 （1）内存芯片 （2）桥路电阻：进行阻抗匹配和信号衰减 （3）电容：用于滤除高频干扰 （ 4） EEPROM：PC100、PC133 等 SDRAM以后的产品中 才 有 EEPROM（2KB） ，存放着内存的速度、容量、电 压等基本参数，称为SPD参数，便于主板自动识别。 6.3.2 扩展数据输出动态随机访问存储器 （EDO DRAM） Intel 2164 p224-225 6.3.3. 同步动态随机访问储存器（SDRAM） SDRAM P225-P226 6.3.4.突发存取的高速动态随机访问储存器 （Rambus DRAM） RDRAM P227-P228 6.4 只读存储器（ROM） 自学 P228-P237 本章小结 SDRAM