1
第 3章 80X86微处理器及其体系结构
本章主要教学内容
? 8086微处理器的基本性能指标, 组成及其寄存器结构
? 8086微处理器的外部引脚特性
? 8086微处理器的存储器和 I/O组织
? 8086的时钟和总线概念及其最小 /最大工作方式
? 80286,80386,80486等高档微处理器
教学目的,使学生掌握 80X86微处理器的基本使用
教学重点,8086微处理器的组成及其寄存器结构 ； 8086
微处理器的存储器和 I/O组织
教学难点,8086微处理器的存储器和 I/O组织
2
3.1 8086微处理器的内部结构
微型计算机是由具有不同功能的一些部件组成的，包含运
算器和控制器电路的大规模集成电路，称为“微处理器”，又
称
“中央处理器（ CPU）”，其职能是执行算术 /逻辑运算，并
负责
控制整个计算机系统，使之能自动协调地完成各种操作。
3.1.1 基本性能指标
? 16位微处理器；
? 采用高速运算性能的 HMOS工艺制造，芯片上集成了 2.9万
只晶体管；
? 使用单一的 +5V电源,40条引脚双列直插式封装；
? 时钟频率为 5MHz~10MHz，基本指令执行时间为,3ms~0.6ms
? 16根数据线和 20根地址线，可寻址的地址空间达 1MB
? 8086可以和浮点运算器,I/O处理器或其他处理器组成多处
理器系统，从而极大地提高了系统的数据吞吐能力和数据处
理能力。
3
3.1.2 8086微处理器内部结构组成
总
线
控
制
逻
辑
8 0 8 6
总线
执行部件 EU 总线接口部件 B I U
状态标志寄存器
AH
∑
BL
CL
DL
BH
CH
DH
AX
BX
CX
DX
SP
BP
SI
DI
A L U 数据总线 （ 16 位）
暂存器
A L U
控制电路
1 2 3 4 5 6
CS
DS
SS
ES
内部通信
寄存器
IP
地址加法器
指令队列
AL
图 3-1 8086CPU内部结构框图
4
1,执行部件 EU
执行部件中包含一个 16位的算术逻辑单元 （ ALU）, 8
个 16位的通用寄存器, 一个 16位的状态标志寄存器, 一个数
据暂存寄存器和执行部件的控制电路 。
功能：从 BIU的指令队列中取出指令代码, 经指令译码
器译码后执行指令所规定的全部功能 。 执行指令所得结果或
执行指令所需的数据, 都由 EU向 BIU发出命令, 对存储器
或 I/O接口进行读 /写操作 。
2,总线接口部件 BIU
总线接口部件 BIU内部设有四个 16位段地址寄存器：代
码段寄存器 CS、数据段寄存器 DS、堆栈段寄存器 SS和附加
段寄存器 ES，一个 16位指令指针寄存器 IP，一个 6字节指令
队列缓冲器,20位地址加法器和总线控制电路。
主要功能：根据执行部件 EU的请求，负责完成 CPU与
存储器或 I/O设备之间的数据传送。
5
等待取指 1 执行 1 等待取指 2 执行 2 等待取指 3 执行 3 MPU
总 线 忙 闲 忙 闲 忙 闲
传统微处理器的指令执行过程
取指 1 取指 2 取指 3 取指 4 取指 5 取指 6
EU
总线
执行 1 执行 2 执行 3 执行 4 执行 5 执行 6
忙 忙 忙 忙 忙 忙
BIU
8086CPU的指令执行过程
6
3.1.3 8086CPU的寄存器结构
8086CPU中可供编程使用的有 14个 16位寄存器，按其用
途可分为 3类：通用寄存器、段寄存器、指针和标志寄存器,
如所示。
累加器 AH AL
BH BL
CL
DH DL
CH
SP
SI
DI
IP
FLAGS
CS
DS
SS
ES
BP
基址寄存器
计数寄存器
数据寄存器
堆栈指针寄存器
基址指针寄存器
源变址寄存器
目的变址寄存器
指令指针寄存器
标志寄存器
代码段寄存器
段寄存器
附加段寄存器
堆栈段寄存器
数据寄存器
地址指针和
变址寄存器
控制寄存器
通用寄存器
数据段寄存器
8086CPU内部寄存器结构
7
1．通用寄存器
通用寄存器分为数据寄存器与指针和变址寄存器两组。
数据寄存器包括 4个 16位的寄存器 AX,BX,CX和 DX，一
般用来存放 16位数据，故称为数据寄存器。其中的每一个又
可根据需要将高 8位和低 8位分成独立的两个 8位寄存器来使
用，即 AH,BH,CH,DH和 AL,BL,CL,DL两组，用于存放 8
位数据，它们均可独立寻址、独立使用。
指针和变址寄存器包括指针寄存器 SP,BP和变址寄存器
SI,DI，都是 16位寄存器,，一般用来存放地址的偏移量。
这 8个 16位通用寄存器都具有通用性，从而提高了指令
系统的灵活性。但在有些指令中，这些通用寄存器还各自有
特定的用法,见下表。
8
表 3.1 通用寄存器的特定用法
寄存
器 操作 寄存器 操作
AX 字乘, 字除, 字 I/O CL 变量移位, 循环移位
AL 字节乘, 字节除, 字节 I/O,查表转换, 十进制运算 DX 字乘, 字除,间接 I/O
AH 字节乘, 字节除 SP 堆栈操作
BX 查表转换 SI 数据串操作指令
CX 数据串操作指令, 循环指令 DI 数据串操作指令
9
2．控制寄存器
指令指针寄存器 IP, 是一个 16位的寄存器，存放 EU要执
行的下一条指令的偏移地址，用以控制程序中指令的执行
顺序，实现对代码段指令的跟踪 。
标志寄存器 F,是一个 16位的寄存器，共 9个标志，其中 6
个用作状态标志,3个用作控制标志。
（ 1）状态标志：状态标志用来反映 EU执行算术和逻辑运算
以后的结果特征。
CF：进位标志 ； PF：奇偶标志 ； AF：辅助进位标志
ZF：零标志 ； SF：符号标志 ； OF：溢出标志
10
（ 2）控制标志,控制标志是用来控制 CPU的工作方式或工
作状态 。
TF：陷阱标志或单步操作标志, IF：中断允许标志
DF：方向标志
3．段寄存器
8086CPU共有 4个 16位的段寄存器，用来存放每一个逻
辑段的段起始地址。
（ 1）代码段寄存器 CS （ 2）数据段寄存器 DS
（ 3）堆栈段寄存器 SS （ 4）附加段寄存器 ES
11
3.1.4 8086CPU的外部引脚特性
GND
INTR
NMI
CLK
GND
19
INTA ( QS 1 )
TEST
READY
RESET
2 39
1 40
3 38
4 37
5 36
6 35
7 34
8 33
9 32
10 31
11 30
12 29
13 28
14 27
15 26
16 25
17 24
18 23
19 22
20 21
AD 14
AD 11
AD 10
AD 9
AD 8
AD 7
AD 6
AD 5
AD 4
AD 3
AD 2
AD 1
AD 0
RD
MN/MX
HOLD ( RQ/GT 0 )
BHE / S
6 A
A 17 / S 4
A 18 / S 5
/ S
A 16 / S 3
AD 15
） V CC （ +5V
M/IO ( S 2 )
WR ( LOCK )
HLDA ( RQ/GT 1 )
DT/R ( S 1 )
DEN ( S 0 )
ALE ( QS 0 )
AD 12 13
AD
8086CPU引脚图
12
3.2 8086微处理器的存储器和 I/O组织
3.2.1 存储器的组织
1,存储器空间与存储器结构
存储器是按字节进行组织的, 两个相邻的字节被称为一
个, 字, 。 存放的信息若是以字节 （ 8位 ） 为单位的, 将
在存储器中按顺序排列存放；若存放的数据为一个字 （ 16
位 ） 时, 则将每一个字的低字节 （ 低 8位 ） 存放在低地址中,
高字节 （ 高 8位 ） 存放在高地址中, 并以低地址作为该字的
地址 。
在组成与 8086CPU连接的存储器时, 1M字节的存储空间
实际上被分成两个 512字节的存储体, 分别叫高位库和低位
库 。 低位库固定与 8086CPU的低位字节数据线 D7~D0相连,
因此又可称它为低字节存储体, 该存储体中的每个地址均
为偶地址 。 高位库与 8086CPU的高位字节数据线 D15~D8相
连, 因此又称它为高字节存储体, 该存储体中的每个地址
均为奇地址, 如下图所示 。
13
00001H 00000H
00003H 00002H
00005H 00004H
512K× 8（ 位 ） 512K× 8（ 位 ）
奇地址存储体 偶地址存储体
（ A0=1） （ A0=0）
FFFFD
H
FFFFCH
FFFFFH FFFFEH
8086存储器的分体结构
14
2．存储器分段
∶
∶
∶
∶
00000H
图 3 - 10 存储器分段示意图
逻辑段 1 起点
逻辑段 2 起点
逻辑段 3 起点
逻辑段 4 起点
FFFFFH
逻辑段 1
≤ 64KB
逻辑段 2
≤ 64KB
逻辑段 3
≤ 64KB
逻辑段 4
≤ 64KB
15
3．逻辑地址（ LA）和物理地址（ PA）
物理地址：就是存储器的实际地址，它是指 CPU和存储器
进行数据交换时所使用的地址（ 20位）。
逻辑地址：是在程序中使用的地址，它由段地址和偏移地
址两部分组成（ 16位）。
逻辑地址的表示形式为“段地址 ∶ 偏移地址”。
物理地址 =段地址 × 10H＋偏移地址
4．专用和保留的存储器单元
16
3.2.2 I/O端口的组织
1．统一编址
又称“存储器映射方式”。在这种编址方式下, I/O端
口地址置于 1MB的存储器空间中，在整个存储空间中划
出一部分空间给外设端口,端口和存储单元统一编址。
优点：无需专门的 I/O指令，对端口操作的指令
类型多，从而简化了指令系统的设计。
缺点：端口占用存储器的地址空间，使存储器容量更
加紧张，同时端口指令的长度增加，执行时间较长，端
口地址译码器较复杂。
17
2,独立编址
又称,I/O映射方式”。这种方式的端口单独编址构成
一
个 I/O空间，不占用存储器地址空间。
优点：端口所需的地址线较少，地址译码器较简单,
采用专用的 I/O指令，端口操作指令执行时间少，指令长度
短 。
缺点：输入输出指令类别少，一般只能进行传送操作。
18
3.3 8086CPU的总线周期和操作时序
3.3.1 8284A时钟信号发生器
READY
1 18
2 17
3 16
4 15
5 14
6 13
7 12
8 11
9 10
8284A
CSYNC
PCLK
AEN 1
RDY 1
RDY 2
AEN 2
CLK
GND
V CC
X 1
X 2
ASYNC
EFI
F/C
OSC
RES
RESET
图 3-12 8284A引脚特性
19
CLK
T1
总线周期 总线周期
地址 缓冲 数据 地址 缓冲 数据 地址 /数据 总线
T2 T3 T4 T1 T2 T3 T4
典型的 8086总线周期波形图
20
3.3.3 8086CPU的最小 /最大工作方式
1．最小工作方式
所谓最小工作方式，就是系统中只有
8086一个微处理器，是一个单微处理器系
统。在这种系统中，所有的总线控制信号
都直接由 8086CPU产生，系统中的总线控
制逻辑电路被减到最少。
当把 8086的 33脚 MN/接 +5V时,8086
CPU就处于最小工作方式了
21
2．最大工作方式
当把 8086的 33脚 MN/接地时，这时的系
统处于最大工作方式。最大工作方式是相对
最小工作方式而言的，它主要用在中等或大
规模的 8086系统中。在最大方式系统中，总
是包含有两个或多个微处理器，是多微处理
器系统。其中必有一个主处理器 8086，其他
的处理器称为协处理器
22
3.3.4 8086CPU的操作时序
8086的主要操作有,
1,系统的复位和启动操作 。
2,总线操作 。
3,暂停操作 。
4,中断响应操作 。
5、总线保持或总线请求 /允许操作
23
3.4 80286/80386/80486微处理器简介
3.4.1 80286微处理器简介
1,80286的主要特性
（ 1）增加地址线，使内存容量提高。
（ 2）具有两种地址方式：实地址方式和保护虚地址方式。
（ 3）使用虚拟内存。
（ 4）寻址方式更加丰富 （ 24种）
（ 5）可以同时运行多个任务 。
（ 6）三种类型中断,硬件中断、软件中断的异常中断。
（ 7）增加了高级类指令、执行环境操作类指令和保护类
指令 。
（ 8）时钟频率提高
24
2,80286内部结构
偏移量加法器
段基址
段大小
段界限
检查器
物理
地址
加法
器
地址锁存和驱动器
预取器
处理器扩
充接口
总线控制
数据收发器
6 字 节 预 取 队 列
ALU
寄
存
器
控制
3 译 码
指令队列
指令
译码器
总 线 部 件 B U
指 令 部 件 I U
执 行 部 件 E U
地 址 部 件 A U
A 23 — A 0
B H E, M / I O
PEACK
PEREQ
R E A D Y, H O L D
L O C K, H L D A
D 15 — D 0
RESET
CLK
V SS
V CC
CAP
NMI
INTR ERROR
BUSY
S 0 S 1, C O D / I N T A
25
3,80286的地址方式
80286访问存储器时，有两种方式即实地址方式和虚地
址保护方式。
（ 1）实地址方式, 80286加电后即进入实地址方式。在实
地址方式下,80286与 8086在目标码一级是向上兼容的，它
兼容了 8086的全部功能,8086的汇编语言源程序可以不做
任何修改在 80286上运行。
（ 2）虚地址保护方式,此方式是集实地址方式、存储器
管
理、对于虚拟存储器的支持和对地址空间的保护为一体而
建立起来的一种特殊工作方式，使 80286能支持多用户、多
任务系统。
26
3.4.2 80386微处理器简介
1,80386的主要特性
（ 1）灵活的 32位微处理器，提供 32位的指令。
（ 2）提供 32位外部总线接口，最大数据传输速率为 32Mbps。
（ 3）具有片内集成的存储器管理部件 MMU，可支持虚拟存
储和特权保护 。
（ 4）具有实地址方式、保护方式和虚拟 8086方式。
（ 5）具有极大的寻址空间。
（ 6）通过配用数值协处理器可支持高速数值处理。
（ 7）在目标码一级与 8086,80286芯片完全兼容。
27
2,80386内部结构
控制
部件
测试部件
分段描述符超
高速
缓存器
分段部件
分页描述符
超高速
缓存器
分页部件
总线
接口
部件
预取
队列
预取
单元
3 2 位 寄 存 器 组
桶形移位器
ALU
指令译码
指令队列
3 2 位 地
址总线
3 2 位 数
据总线
控制总线
NPX
接口
中断
复位
28
3,80386的寄存器结构
80386中共有 7类 32个寄存器，它们是：通用寄存器,
段寄存器、指令指针和标志寄存器、控制寄存器、系统
地址寄存器、排错寄存器和测试寄存器。
4,80386的工作方式
（ 1）实地址方式：系统启动后,80386自动进入实地址方
式。此方式下，采用类似于 8086的体系结构
（ 2）保护方式,是指在执行多任务操作时，对不同任务
使用的虚拟存储器空间进行完全的隔离，保护每个任务顺
利执行。
（ 3）虚拟 8086方式,是指一个多任务的环境，即模拟多
个 8086的工作方式。
29
3.4.3 80486微处理器简介
1,80486的主要特性
（ 1）首次增加 RISC技术。
（ 2）芯片上集成部件多。数据高速缓存、浮点运算部件,
分页虚拟存储管理和 80387数值协处理器等多个部件。
（ 3）高性能的设计。
（ 4）完全的 32位体系结构。
（ 5）支持多处理器。
（ 6）具有机内自测试功能，可以广泛地测试片上逻辑电
路、超高速缓存和片上分页转换高速缓存。
30
2,80486的基本结构
寄存器组
桶形移位器
ALU
整数部件
描述符寄存器
极 限 / 属 性
PLA
分段部件
分页部件
转移用旁
视缓冲区
TLB
高速缓存
部件
8 K B 高 速 缓
存
总线控制器
数据总线
收发器
地址总线
驱动器
指令译码部件
已译码队列浮点运算部件
浮点寄存器组
指令预取部件
3 2 字 节
指令队列
控 制 R O M
A 31 ～A 2
BE 0 ～ B E 1
D 31 ～D 0
各种控
制信号
控 制 / 保 护 部 件
31
3,80486的工作方式
80486有如图 3-24所示的 3种工作方式, 即实地址方式,
保护方式和虚拟方式 。
LMSW指令
CR0修改指令
实地址方式 保护方式
虚拟 8086方式
复位
信号 复位信号
修改 CR0指令
中断 IRTED指令
任务转换 复位信
号
32
本章小结
本章针对 8086微处理器及其体系结构做了详细介绍。
8086微处理器从功能结构上可以划分为执行部件和总线
接口部件两大部分。
8086微处理器的寄存器使用非常灵活,8086CPU可
供编程使用的有 14个 16位寄存器，按其用途可分为通用
寄存器、段寄存器、指针和标志寄存器。要掌握各个寄
存器的使用方法和隐含用法、微处理器的内部结构组成、
寄存器结构；要掌握存储器的分段管理、物理地址和逻
辑地址的换算及 I/O端口的编址方式,8086的时钟和总
线概念及其最小 /最大工作方式。
本章最后对 80X86的系列产品等高档微处理器的特点
及基本结构做了介绍。
33
THANK YOU VERY MUCH
本章到此结束,
谢谢您的光临！
第 3章 80X86微处理器及其体系结构
本章主要教学内容
? 8086微处理器的基本性能指标, 组成及其寄存器结构
? 8086微处理器的外部引脚特性
? 8086微处理器的存储器和 I/O组织
? 8086的时钟和总线概念及其最小 /最大工作方式
? 80286,80386,80486等高档微处理器
教学目的,使学生掌握 80X86微处理器的基本使用
教学重点,8086微处理器的组成及其寄存器结构 ； 8086
微处理器的存储器和 I/O组织
教学难点,8086微处理器的存储器和 I/O组织
2
3.1 8086微处理器的内部结构
微型计算机是由具有不同功能的一些部件组成的，包含运
算器和控制器电路的大规模集成电路，称为“微处理器”，又
称
“中央处理器（ CPU）”，其职能是执行算术 /逻辑运算，并
负责
控制整个计算机系统，使之能自动协调地完成各种操作。
3.1.1 基本性能指标
? 16位微处理器；
? 采用高速运算性能的 HMOS工艺制造，芯片上集成了 2.9万
只晶体管；
? 使用单一的 +5V电源,40条引脚双列直插式封装；
? 时钟频率为 5MHz~10MHz，基本指令执行时间为,3ms~0.6ms
? 16根数据线和 20根地址线，可寻址的地址空间达 1MB
? 8086可以和浮点运算器,I/O处理器或其他处理器组成多处
理器系统，从而极大地提高了系统的数据吞吐能力和数据处
理能力。
3
3.1.2 8086微处理器内部结构组成
总
线
控
制
逻
辑
8 0 8 6
总线
执行部件 EU 总线接口部件 B I U
状态标志寄存器
AH
∑
BL
CL
DL
BH
CH
DH
AX
BX
CX
DX
SP
BP
SI
DI
A L U 数据总线 （ 16 位）
暂存器
A L U
控制电路
1 2 3 4 5 6
CS
DS
SS
ES
内部通信
寄存器
IP
地址加法器
指令队列
AL
图 3-1 8086CPU内部结构框图
4
1,执行部件 EU
执行部件中包含一个 16位的算术逻辑单元 （ ALU）, 8
个 16位的通用寄存器, 一个 16位的状态标志寄存器, 一个数
据暂存寄存器和执行部件的控制电路 。
功能：从 BIU的指令队列中取出指令代码, 经指令译码
器译码后执行指令所规定的全部功能 。 执行指令所得结果或
执行指令所需的数据, 都由 EU向 BIU发出命令, 对存储器
或 I/O接口进行读 /写操作 。
2,总线接口部件 BIU
总线接口部件 BIU内部设有四个 16位段地址寄存器：代
码段寄存器 CS、数据段寄存器 DS、堆栈段寄存器 SS和附加
段寄存器 ES，一个 16位指令指针寄存器 IP，一个 6字节指令
队列缓冲器,20位地址加法器和总线控制电路。
主要功能：根据执行部件 EU的请求，负责完成 CPU与
存储器或 I/O设备之间的数据传送。
5
等待取指 1 执行 1 等待取指 2 执行 2 等待取指 3 执行 3 MPU
总 线 忙 闲 忙 闲 忙 闲
传统微处理器的指令执行过程
取指 1 取指 2 取指 3 取指 4 取指 5 取指 6
EU
总线
执行 1 执行 2 执行 3 执行 4 执行 5 执行 6
忙 忙 忙 忙 忙 忙
BIU
8086CPU的指令执行过程
6
3.1.3 8086CPU的寄存器结构
8086CPU中可供编程使用的有 14个 16位寄存器，按其用
途可分为 3类：通用寄存器、段寄存器、指针和标志寄存器,
如所示。
累加器 AH AL
BH BL
CL
DH DL
CH
SP
SI
DI
IP
FLAGS
CS
DS
SS
ES
BP
基址寄存器
计数寄存器
数据寄存器
堆栈指针寄存器
基址指针寄存器
源变址寄存器
目的变址寄存器
指令指针寄存器
标志寄存器
代码段寄存器
段寄存器
附加段寄存器
堆栈段寄存器
数据寄存器
地址指针和
变址寄存器
控制寄存器
通用寄存器
数据段寄存器
8086CPU内部寄存器结构
7
1．通用寄存器
通用寄存器分为数据寄存器与指针和变址寄存器两组。
数据寄存器包括 4个 16位的寄存器 AX,BX,CX和 DX，一
般用来存放 16位数据，故称为数据寄存器。其中的每一个又
可根据需要将高 8位和低 8位分成独立的两个 8位寄存器来使
用，即 AH,BH,CH,DH和 AL,BL,CL,DL两组，用于存放 8
位数据，它们均可独立寻址、独立使用。
指针和变址寄存器包括指针寄存器 SP,BP和变址寄存器
SI,DI，都是 16位寄存器,，一般用来存放地址的偏移量。
这 8个 16位通用寄存器都具有通用性，从而提高了指令
系统的灵活性。但在有些指令中，这些通用寄存器还各自有
特定的用法,见下表。
8
表 3.1 通用寄存器的特定用法
寄存
器 操作 寄存器 操作
AX 字乘, 字除, 字 I/O CL 变量移位, 循环移位
AL 字节乘, 字节除, 字节 I/O,查表转换, 十进制运算 DX 字乘, 字除,间接 I/O
AH 字节乘, 字节除 SP 堆栈操作
BX 查表转换 SI 数据串操作指令
CX 数据串操作指令, 循环指令 DI 数据串操作指令
9
2．控制寄存器
指令指针寄存器 IP, 是一个 16位的寄存器，存放 EU要执
行的下一条指令的偏移地址，用以控制程序中指令的执行
顺序，实现对代码段指令的跟踪 。
标志寄存器 F,是一个 16位的寄存器，共 9个标志，其中 6
个用作状态标志,3个用作控制标志。
（ 1）状态标志：状态标志用来反映 EU执行算术和逻辑运算
以后的结果特征。
CF：进位标志 ； PF：奇偶标志 ； AF：辅助进位标志
ZF：零标志 ； SF：符号标志 ； OF：溢出标志
10
（ 2）控制标志,控制标志是用来控制 CPU的工作方式或工
作状态 。
TF：陷阱标志或单步操作标志, IF：中断允许标志
DF：方向标志
3．段寄存器
8086CPU共有 4个 16位的段寄存器，用来存放每一个逻
辑段的段起始地址。
（ 1）代码段寄存器 CS （ 2）数据段寄存器 DS
（ 3）堆栈段寄存器 SS （ 4）附加段寄存器 ES
11
3.1.4 8086CPU的外部引脚特性
GND
INTR
NMI
CLK
GND
19
INTA ( QS 1 )
TEST
READY
RESET
2 39
1 40
3 38
4 37
5 36
6 35
7 34
8 33
9 32
10 31
11 30
12 29
13 28
14 27
15 26
16 25
17 24
18 23
19 22
20 21
AD 14
AD 11
AD 10
AD 9
AD 8
AD 7
AD 6
AD 5
AD 4
AD 3
AD 2
AD 1
AD 0
RD
MN/MX
HOLD ( RQ/GT 0 )
BHE / S
6 A
A 17 / S 4
A 18 / S 5
/ S
A 16 / S 3
AD 15
） V CC （ +5V
M/IO ( S 2 )
WR ( LOCK )
HLDA ( RQ/GT 1 )
DT/R ( S 1 )
DEN ( S 0 )
ALE ( QS 0 )
AD 12 13
AD
8086CPU引脚图
12
3.2 8086微处理器的存储器和 I/O组织
3.2.1 存储器的组织
1,存储器空间与存储器结构
存储器是按字节进行组织的, 两个相邻的字节被称为一
个, 字, 。 存放的信息若是以字节 （ 8位 ） 为单位的, 将
在存储器中按顺序排列存放；若存放的数据为一个字 （ 16
位 ） 时, 则将每一个字的低字节 （ 低 8位 ） 存放在低地址中,
高字节 （ 高 8位 ） 存放在高地址中, 并以低地址作为该字的
地址 。
在组成与 8086CPU连接的存储器时, 1M字节的存储空间
实际上被分成两个 512字节的存储体, 分别叫高位库和低位
库 。 低位库固定与 8086CPU的低位字节数据线 D7~D0相连,
因此又可称它为低字节存储体, 该存储体中的每个地址均
为偶地址 。 高位库与 8086CPU的高位字节数据线 D15~D8相
连, 因此又称它为高字节存储体, 该存储体中的每个地址
均为奇地址, 如下图所示 。
13
00001H 00000H
00003H 00002H
00005H 00004H
512K× 8（ 位 ） 512K× 8（ 位 ）
奇地址存储体 偶地址存储体
（ A0=1） （ A0=0）
FFFFD
H
FFFFCH
FFFFFH FFFFEH
8086存储器的分体结构
14
2．存储器分段
∶
∶
∶
∶
00000H
图 3 - 10 存储器分段示意图
逻辑段 1 起点
逻辑段 2 起点
逻辑段 3 起点
逻辑段 4 起点
FFFFFH
逻辑段 1
≤ 64KB
逻辑段 2
≤ 64KB
逻辑段 3
≤ 64KB
逻辑段 4
≤ 64KB
15
3．逻辑地址（ LA）和物理地址（ PA）
物理地址：就是存储器的实际地址，它是指 CPU和存储器
进行数据交换时所使用的地址（ 20位）。
逻辑地址：是在程序中使用的地址，它由段地址和偏移地
址两部分组成（ 16位）。
逻辑地址的表示形式为“段地址 ∶ 偏移地址”。
物理地址 =段地址 × 10H＋偏移地址
4．专用和保留的存储器单元
16
3.2.2 I/O端口的组织
1．统一编址
又称“存储器映射方式”。在这种编址方式下, I/O端
口地址置于 1MB的存储器空间中，在整个存储空间中划
出一部分空间给外设端口,端口和存储单元统一编址。
优点：无需专门的 I/O指令，对端口操作的指令
类型多，从而简化了指令系统的设计。
缺点：端口占用存储器的地址空间，使存储器容量更
加紧张，同时端口指令的长度增加，执行时间较长，端
口地址译码器较复杂。
17
2,独立编址
又称,I/O映射方式”。这种方式的端口单独编址构成
一
个 I/O空间，不占用存储器地址空间。
优点：端口所需的地址线较少，地址译码器较简单,
采用专用的 I/O指令，端口操作指令执行时间少，指令长度
短 。
缺点：输入输出指令类别少，一般只能进行传送操作。
18
3.3 8086CPU的总线周期和操作时序
3.3.1 8284A时钟信号发生器
READY
1 18
2 17
3 16
4 15
5 14
6 13
7 12
8 11
9 10
8284A
CSYNC
PCLK
AEN 1
RDY 1
RDY 2
AEN 2
CLK
GND
V CC
X 1
X 2
ASYNC
EFI
F/C
OSC
RES
RESET
图 3-12 8284A引脚特性
19
CLK
T1
总线周期 总线周期
地址 缓冲 数据 地址 缓冲 数据 地址 /数据 总线
T2 T3 T4 T1 T2 T3 T4
典型的 8086总线周期波形图
20
3.3.3 8086CPU的最小 /最大工作方式
1．最小工作方式
所谓最小工作方式，就是系统中只有
8086一个微处理器，是一个单微处理器系
统。在这种系统中，所有的总线控制信号
都直接由 8086CPU产生，系统中的总线控
制逻辑电路被减到最少。
当把 8086的 33脚 MN/接 +5V时,8086
CPU就处于最小工作方式了
21
2．最大工作方式
当把 8086的 33脚 MN/接地时，这时的系
统处于最大工作方式。最大工作方式是相对
最小工作方式而言的，它主要用在中等或大
规模的 8086系统中。在最大方式系统中，总
是包含有两个或多个微处理器，是多微处理
器系统。其中必有一个主处理器 8086，其他
的处理器称为协处理器
22
3.3.4 8086CPU的操作时序
8086的主要操作有,
1,系统的复位和启动操作 。
2,总线操作 。
3,暂停操作 。
4,中断响应操作 。
5、总线保持或总线请求 /允许操作
23
3.4 80286/80386/80486微处理器简介
3.4.1 80286微处理器简介
1,80286的主要特性
（ 1）增加地址线，使内存容量提高。
（ 2）具有两种地址方式：实地址方式和保护虚地址方式。
（ 3）使用虚拟内存。
（ 4）寻址方式更加丰富 （ 24种）
（ 5）可以同时运行多个任务 。
（ 6）三种类型中断,硬件中断、软件中断的异常中断。
（ 7）增加了高级类指令、执行环境操作类指令和保护类
指令 。
（ 8）时钟频率提高
24
2,80286内部结构
偏移量加法器
段基址
段大小
段界限
检查器
物理
地址
加法
器
地址锁存和驱动器
预取器
处理器扩
充接口
总线控制
数据收发器
6 字 节 预 取 队 列
ALU
寄
存
器
控制
3 译 码
指令队列
指令
译码器
总 线 部 件 B U
指 令 部 件 I U
执 行 部 件 E U
地 址 部 件 A U
A 23 — A 0
B H E, M / I O
PEACK
PEREQ
R E A D Y, H O L D
L O C K, H L D A
D 15 — D 0
RESET
CLK
V SS
V CC
CAP
NMI
INTR ERROR
BUSY
S 0 S 1, C O D / I N T A
25
3,80286的地址方式
80286访问存储器时，有两种方式即实地址方式和虚地
址保护方式。
（ 1）实地址方式, 80286加电后即进入实地址方式。在实
地址方式下,80286与 8086在目标码一级是向上兼容的，它
兼容了 8086的全部功能,8086的汇编语言源程序可以不做
任何修改在 80286上运行。
（ 2）虚地址保护方式,此方式是集实地址方式、存储器
管
理、对于虚拟存储器的支持和对地址空间的保护为一体而
建立起来的一种特殊工作方式，使 80286能支持多用户、多
任务系统。
26
3.4.2 80386微处理器简介
1,80386的主要特性
（ 1）灵活的 32位微处理器，提供 32位的指令。
（ 2）提供 32位外部总线接口，最大数据传输速率为 32Mbps。
（ 3）具有片内集成的存储器管理部件 MMU，可支持虚拟存
储和特权保护 。
（ 4）具有实地址方式、保护方式和虚拟 8086方式。
（ 5）具有极大的寻址空间。
（ 6）通过配用数值协处理器可支持高速数值处理。
（ 7）在目标码一级与 8086,80286芯片完全兼容。
27
2,80386内部结构
控制
部件
测试部件
分段描述符超
高速
缓存器
分段部件
分页描述符
超高速
缓存器
分页部件
总线
接口
部件
预取
队列
预取
单元
3 2 位 寄 存 器 组
桶形移位器
ALU
指令译码
指令队列
3 2 位 地
址总线
3 2 位 数
据总线
控制总线
NPX
接口
中断
复位
28
3,80386的寄存器结构
80386中共有 7类 32个寄存器，它们是：通用寄存器,
段寄存器、指令指针和标志寄存器、控制寄存器、系统
地址寄存器、排错寄存器和测试寄存器。
4,80386的工作方式
（ 1）实地址方式：系统启动后,80386自动进入实地址方
式。此方式下，采用类似于 8086的体系结构
（ 2）保护方式,是指在执行多任务操作时，对不同任务
使用的虚拟存储器空间进行完全的隔离，保护每个任务顺
利执行。
（ 3）虚拟 8086方式,是指一个多任务的环境，即模拟多
个 8086的工作方式。
29
3.4.3 80486微处理器简介
1,80486的主要特性
（ 1）首次增加 RISC技术。
（ 2）芯片上集成部件多。数据高速缓存、浮点运算部件,
分页虚拟存储管理和 80387数值协处理器等多个部件。
（ 3）高性能的设计。
（ 4）完全的 32位体系结构。
（ 5）支持多处理器。
（ 6）具有机内自测试功能，可以广泛地测试片上逻辑电
路、超高速缓存和片上分页转换高速缓存。
30
2,80486的基本结构
寄存器组
桶形移位器
ALU
整数部件
描述符寄存器
极 限 / 属 性
PLA
分段部件
分页部件
转移用旁
视缓冲区
TLB
高速缓存
部件
8 K B 高 速 缓
存
总线控制器
数据总线
收发器
地址总线
驱动器
指令译码部件
已译码队列浮点运算部件
浮点寄存器组
指令预取部件
3 2 字 节
指令队列
控 制 R O M
A 31 ～A 2
BE 0 ～ B E 1
D 31 ～D 0
各种控
制信号
控 制 / 保 护 部 件
31
3,80486的工作方式
80486有如图 3-24所示的 3种工作方式, 即实地址方式,
保护方式和虚拟方式 。
LMSW指令
CR0修改指令
实地址方式 保护方式
虚拟 8086方式
复位
信号 复位信号
修改 CR0指令
中断 IRTED指令
任务转换 复位信
号
32
本章小结
本章针对 8086微处理器及其体系结构做了详细介绍。
8086微处理器从功能结构上可以划分为执行部件和总线
接口部件两大部分。
8086微处理器的寄存器使用非常灵活,8086CPU可
供编程使用的有 14个 16位寄存器，按其用途可分为通用
寄存器、段寄存器、指针和标志寄存器。要掌握各个寄
存器的使用方法和隐含用法、微处理器的内部结构组成、
寄存器结构；要掌握存储器的分段管理、物理地址和逻
辑地址的换算及 I/O端口的编址方式,8086的时钟和总
线概念及其最小 /最大工作方式。
本章最后对 80X86的系列产品等高档微处理器的特点
及基本结构做了介绍。
33
THANK YOU VERY MUCH
本章到此结束,
谢谢您的光临！
