第五章存储器原理与接口
?存储器分类
?多层存储结构概念
?主存储器及存储控制
? 8086系统的存储器组织
?现代内存芯片技术
一, 存储器分类
? 按构成存储器的器件和存储介质分类
半导体存储器
磁盘和磁带等磁表面存储器
光电存储器
?按存取方式分类
随机存储器 RAM (Random Access Memory)
只读存储器 ROM（ Read-Only Memory）
串行访问存储器 (Serial Access Storage)
?按在计算机中的作用分类
主存储器 (内存 )
辅助存储器 (外存 )
高速缓冲存储器
二、半导体存储器的分类
1、随机存取存储器 RAM
a,静态 RAM
b,动态 RAM
2、只读存储器 ROM
a,掩膜式 ROM
b,可编程的 PROM
c,可用紫外线擦除、可编程的 EPROM
d,可用电擦除、可编程的 E2PROM等
RAM 静态 RAM（ SRAM）动态 RAM（ DRAM）
ROM
掩膜型 ROM
可编程 ROM（ PROM）
可擦除可编程 ROM（ EPROM）
电可擦除可编程 ROM（ E2PROM)
三, 多层存储结构概念
1,核心是解决容量, 速度, 价
格间的矛盾, 建立起多层存储结
构 。
一个金字塔结构的多层存储
体系 充分体现出容量和速度关系
2,多层存储结构
寄存器
Cache(高速缓存 )
内存
磁盘
磁道, 光盘
Cache— 主存层次,
解决 CPU与主存的速度上的差距 ；
主存 — 辅存层次,
解决存储的大容量要求和低成本之间的
矛盾 。
四,主存储器及存储控制
1,主存储器的主要技术指标
? 存储容量
? 存取速度
? 可靠性
? 功耗
（ 1） 容量 存储容量
存储器可以容纳的二进制信息量称为
存储容量（寻址空间，由 CPU的地址线决
定）
实际存储容量：在计算机系统中具体
配置了多少内存。
（ 2）存取速度
存取时间 是指从启动一次存储器操作
到完成该操作所经历的时间, 又称为 读
写周期。
（ 3）可靠性
可靠性是用平均故障间隔时间来衡量
（ MTBF,Mean Time Between Failures）
（ 4） 功耗
功耗通常是指每个存储元消耗功率的大
小
2、主存储器的基本组成
MOS型器件构成的 RAM，分为静态和
动态 RAM两种，静态 RAM通常有 6管构
成的触发器作为基本存储电路静态存储
单元，动态 RAM通常用单管组成基本存
储电路。
（ 1） 静态存储单元
（ 2）动态存储单元
（ 3）、地址译码器
? 控制逻辑电路
? 数据缓冲器
? 存储体
地址译码器,接收来自 CPU的 n位地址，经
译码后产生 2n个地址选择信号，实现对
片内存储单元的选址。
控制逻辑电路,接收片选信号 CS及来自
CPU的读 /写控制信号，形成芯片内部控
制信号，控制数据的读出和写入。
数据缓冲器,寄存来自 CPU的写入数据或
从存储体内读出的数据。
存储体,是存储芯片的主体，由基本存
储元按照一定的排列规律构成。
五,8086系统的存储器组织
1、存储器接口应考虑的几个问题
? 存储器与 CPU之间的时序配合 ;
? CPU总线负载能力 ;
? 存储芯片的选用,
2、存储器地址译码方法
（ 1）,片选控制的译码方法
常用的片选控制译码方法有线选法、全
译码法、部分译码法和混合译码法等。
（ 2）译码芯片
常用的译码芯片是 74LS138译码器，
功能是 3－ >8译码器，有三个, 选择输
入端, C,B,A和三个, 使能输入端,
G1,G2A#,G2B#以及 8个输出端 Y7#～ Y0
#
译码芯片
74LS138
AG2B7Y6543210
输 入
输 出使 能 选 择
G1 G2A# G2B# C B A Y7# Y6# Y5# Y4# Y3# Y2# Y1# Y0#
1 0 0 0 0 0 1 1 1 1 1 1 1 0
1 0 0 0 0 1 1 1 1 1 1 1 0 1
1 0 0 0 1 0 1 1 1 1 1 0 1 1
1 0 0 0 1 1 1 1 1 1 0 1 1 1
1 0 0 1 0 0 1 1 1 0 1 1 1 1
1 0 0 1 0 1 1 1 0 1 1 1 1 1
1 0 0 1 1 0 1 0 1 1 1 1 1 1
1 0 0 1 1 1 0 1 1 1 1 1 1 1
其 它 X X X 1 1 1 1 1 1 1 1
74LS138功能表
3,CPU 提供的信号线
数据线 D15～ D0
地址线 A19～ A0
存储器或 I/O端口访问信号 M/IO#
RD# 读信号
WR# 写信号
BHE# 总线高字节有效信号
4,8086系统的存储器接口设计基本技术
存储器地址译码电路的设计一般遵循如下步骤：
（ 1）根据系统中实际存储器容量，确定存储器
在整个寻址空间中的位置；
（ 2）根据所选用存储芯片的容量，画出地址
分配图或列出地址分配表；
（ 3） 根据地址分配图确定译码方法；
（ 4）选用合适器件，画出译码电路图。
例 5－ 1 ROM 扩展电路 （ P142）
例 5－ 2 RAM 扩展电路 （ P144）
六, 现代内存芯片技术
1,静态 RAM
? 同步 SRAM 在统一时钟的控制下同步操作，
一般支持突发操作
? FIFO 先进先出
? Multi-SRAM 具有多数据端口
? 非挥发 SRAM(NV SRAM) 静态加后备电源
? 类 SRAM 用动态 RAM，内部加刷新电路
2,动态 RAM
?FPM DRAM 快速操作时维持地址不变，由连续
的 CAS#信号对不同的列地址进行操作；
?EDO DRAM 省略了用于行地址建立和保持的时
间以及行、列地址复合时间，以提高访问速度；
?SDRAM 针对存储器访问的所有操作（地址译码、
数据的读出或写入等）均在统一时钟的控制下同
步进行；
?RDRAM （突发存取的高速动态随机存储器）
采用 Rambus信号标准，允许多个设备同时以高
速的带宽随机寻址存储器，进行高速数据传输 。
DRAM内存条 的种类
SIMM—— Single Inline Memory Module
单列直插式内存模块
72线,32位数据,12位行列公用地址,RAS#、
CAS#等
在 Pentium微型机中必须成对使用
DIMM—— Dual Inline Memory Module
双列直插式内存模块
168线,64位数据,14位行列公用地址,RAS#,CAS#等
可单数使用
?存储器分类
?多层存储结构概念
?主存储器及存储控制
? 8086系统的存储器组织
?现代内存芯片技术
一, 存储器分类
? 按构成存储器的器件和存储介质分类
半导体存储器
磁盘和磁带等磁表面存储器
光电存储器
?按存取方式分类
随机存储器 RAM (Random Access Memory)
只读存储器 ROM（ Read-Only Memory）
串行访问存储器 (Serial Access Storage)
?按在计算机中的作用分类
主存储器 (内存 )
辅助存储器 (外存 )
高速缓冲存储器
二、半导体存储器的分类
1、随机存取存储器 RAM
a,静态 RAM
b,动态 RAM
2、只读存储器 ROM
a,掩膜式 ROM
b,可编程的 PROM
c,可用紫外线擦除、可编程的 EPROM
d,可用电擦除、可编程的 E2PROM等
RAM 静态 RAM（ SRAM）动态 RAM（ DRAM）
ROM
掩膜型 ROM
可编程 ROM（ PROM）
可擦除可编程 ROM（ EPROM）
电可擦除可编程 ROM（ E2PROM)
三, 多层存储结构概念
1,核心是解决容量, 速度, 价
格间的矛盾, 建立起多层存储结
构 。
一个金字塔结构的多层存储
体系 充分体现出容量和速度关系
2,多层存储结构
寄存器
Cache(高速缓存 )
内存
磁盘
磁道, 光盘
Cache— 主存层次,
解决 CPU与主存的速度上的差距 ；
主存 — 辅存层次,
解决存储的大容量要求和低成本之间的
矛盾 。
四,主存储器及存储控制
1,主存储器的主要技术指标
? 存储容量
? 存取速度
? 可靠性
? 功耗
（ 1） 容量 存储容量
存储器可以容纳的二进制信息量称为
存储容量（寻址空间，由 CPU的地址线决
定）
实际存储容量：在计算机系统中具体
配置了多少内存。
（ 2）存取速度
存取时间 是指从启动一次存储器操作
到完成该操作所经历的时间, 又称为 读
写周期。
（ 3）可靠性
可靠性是用平均故障间隔时间来衡量
（ MTBF,Mean Time Between Failures）
（ 4） 功耗
功耗通常是指每个存储元消耗功率的大
小
2、主存储器的基本组成
MOS型器件构成的 RAM，分为静态和
动态 RAM两种，静态 RAM通常有 6管构
成的触发器作为基本存储电路静态存储
单元，动态 RAM通常用单管组成基本存
储电路。
（ 1） 静态存储单元
（ 2）动态存储单元
（ 3）、地址译码器
? 控制逻辑电路
? 数据缓冲器
? 存储体
地址译码器,接收来自 CPU的 n位地址，经
译码后产生 2n个地址选择信号，实现对
片内存储单元的选址。
控制逻辑电路,接收片选信号 CS及来自
CPU的读 /写控制信号，形成芯片内部控
制信号，控制数据的读出和写入。
数据缓冲器,寄存来自 CPU的写入数据或
从存储体内读出的数据。
存储体,是存储芯片的主体，由基本存
储元按照一定的排列规律构成。
五,8086系统的存储器组织
1、存储器接口应考虑的几个问题
? 存储器与 CPU之间的时序配合 ;
? CPU总线负载能力 ;
? 存储芯片的选用,
2、存储器地址译码方法
（ 1）,片选控制的译码方法
常用的片选控制译码方法有线选法、全
译码法、部分译码法和混合译码法等。
（ 2）译码芯片
常用的译码芯片是 74LS138译码器，
功能是 3－ >8译码器，有三个, 选择输
入端, C,B,A和三个, 使能输入端,
G1,G2A#,G2B#以及 8个输出端 Y7#～ Y0
#
译码芯片
74LS138
AG2B7Y6543210
输 入
输 出使 能 选 择
G1 G2A# G2B# C B A Y7# Y6# Y5# Y4# Y3# Y2# Y1# Y0#
1 0 0 0 0 0 1 1 1 1 1 1 1 0
1 0 0 0 0 1 1 1 1 1 1 1 0 1
1 0 0 0 1 0 1 1 1 1 1 0 1 1
1 0 0 0 1 1 1 1 1 1 0 1 1 1
1 0 0 1 0 0 1 1 1 0 1 1 1 1
1 0 0 1 0 1 1 1 0 1 1 1 1 1
1 0 0 1 1 0 1 0 1 1 1 1 1 1
1 0 0 1 1 1 0 1 1 1 1 1 1 1
其 它 X X X 1 1 1 1 1 1 1 1
74LS138功能表
3,CPU 提供的信号线
数据线 D15～ D0
地址线 A19～ A0
存储器或 I/O端口访问信号 M/IO#
RD# 读信号
WR# 写信号
BHE# 总线高字节有效信号
4,8086系统的存储器接口设计基本技术
存储器地址译码电路的设计一般遵循如下步骤：
（ 1）根据系统中实际存储器容量，确定存储器
在整个寻址空间中的位置；
（ 2）根据所选用存储芯片的容量，画出地址
分配图或列出地址分配表；
（ 3） 根据地址分配图确定译码方法；
（ 4）选用合适器件，画出译码电路图。
例 5－ 1 ROM 扩展电路 （ P142）
例 5－ 2 RAM 扩展电路 （ P144）
六, 现代内存芯片技术
1,静态 RAM
? 同步 SRAM 在统一时钟的控制下同步操作，
一般支持突发操作
? FIFO 先进先出
? Multi-SRAM 具有多数据端口
? 非挥发 SRAM(NV SRAM) 静态加后备电源
? 类 SRAM 用动态 RAM，内部加刷新电路
2,动态 RAM
?FPM DRAM 快速操作时维持地址不变，由连续
的 CAS#信号对不同的列地址进行操作；
?EDO DRAM 省略了用于行地址建立和保持的时
间以及行、列地址复合时间，以提高访问速度；
?SDRAM 针对存储器访问的所有操作（地址译码、
数据的读出或写入等）均在统一时钟的控制下同
步进行；
?RDRAM （突发存取的高速动态随机存储器）
采用 Rambus信号标准，允许多个设备同时以高
速的带宽随机寻址存储器，进行高速数据传输 。
DRAM内存条 的种类
SIMM—— Single Inline Memory Module
单列直插式内存模块
72线,32位数据,12位行列公用地址,RAS#、
CAS#等
在 Pentium微型机中必须成对使用
DIMM—— Dual Inline Memory Module
双列直插式内存模块
168线,64位数据,14位行列公用地址,RAS#,CAS#等
可单数使用
