第二章 微处理器
? 8086 微处理器
? IA 微处理器的进化
? Pentium 微处理器
2.2 IA 微处理器的进化
---IA处理器性能的提高及采用的相关技术
? 从 78年推出的 8086到 2000年推出的 Pentium4，
速度和集成度上千倍的增长
? 微处理机的运行速度, 处理能力, 存储容量
是技术人员追求的目标
? 处理器和存储器的速度间隙是影响处理及性
能的一个主要矛盾
? 矛盾是推动技术发展的动力
1、预取指令队列
? 较快速度指令执行和较慢速度指令读取的矛盾
? 预取指令队列 —— 增强指令级并行性
处理器 队列长度
（ byte）
8088
8086
80286
80386
80486
Pentium
4
6
6
16
32
2× 64
(2 queues)
IA微处理器的 预取指令队列
2,地址 流水线和 Cache技术
80386,
? 20~25Mhz CPU 可以实现零等待的存储器访
问
? 交叉存储和 地址流水线技术 加快访问速度
16M:交叉存储 70ns ->110ns; 流水线 ->140ns
? 存储器分层 和 外部 Cache
256kB SRAM 存取时间 <25ns
? CPU和 Cache的数据传送是通过外部总线进行
的, 外部总线又成为制约 CPU访问时间的因素 。
80386的地址流水线访问和交叉存储
2,地址 流水线和 Cache技术
80486,
? Cache设计在 CPU芯片中,内部统一 Cache结
构
? 代码与数据统一存放在同一 Cache中
? 5级流水线, 1条指令 /CLK （ ）
? 内部统一 Cache结构发生 Cache的争用问题
例如：执行 MOV mem,reg
2、地址流水线和 Cache技术
? 代码与数据分离的 Cache结构
独立的 8KB代码 Cache和 8KB数据 Cache
? 两级 Cache（ Pentium 和 486）
采用了二级 Cache技术，在内部 Cache不命中
时，访问 CPU外部的第二级 Cache（ Pentium）
? Cache的发展，单条流水线的指令执行速度已
经不能和指令的快速预取相匹配
? 指令队列加长，刷新代价增大
3,超标量流水线技术与指令分支预测
Pentium CPU,
?超标量流水线使得 Pentium的整数指令
执行速度比 80486提高 1倍,浮点指令提
高 4倍
?Pentium采用了指令的分支预测技术，
在预测正确的情况下，不发生时间延
误。
4,MMU和虚拟存储器
? MMU和虚拟存储机制扩大存储空间
? 286,MMU,16MB物理,1GB虚拟
16K个段描述符描述 16K个存储段，每段 64KB
实模式 1M
? 386,MMU增加分页选择，线形 — 物理地址转换，
4GB物理,64TB虚拟
控制寄存器 CR0,PE位，实模式 — 保护模式转换
? Pentium,64GB物理空间,64TB虚拟
5,IA处理器的
寄存器组织
? 寄存器字长和功能
的扩充支持性能提高
?字长增加到 32位
?系统寄存器
?调试寄存器
1,IA处理器的寄存器组织
1）基本结构寄存器
? 通用 REG AX~DX — EAX~EDX
SP,BP,SI,DI — ESP,EBP,ESI,EDI
? 段 REG CS,SS,DS,ES,FS,GS (段描述符的索引 )
? 指令指针 REG IP — EIP
? 标志 REG Flags —— EFlags*
2）系统级寄存器
? 控制 REG CR0~CR3*,CR4 控制处理器系统级操作
? 系统地址 REG GDTR 存放全局描述符表的基地址和限长
IDTR 存放中断描述符表的基地址和限长
LDTR 选择符（ LDT描述符的索引 )
TR 选择符（当前任务状态段描述符的索引）
3）调试与测试寄存器
? 调试 REG DR0~DR7 用于系统调试
? 测试 REG TR6~TR7,TR3~TR5 用于 CPU内部 cache测试
2.2 IA 微处理器的进化
---IA处理器性能的提高及采用的相关
技术
?预取指令队列
?Cache技术
?超标量流水线技术与指令分支预测
?MMU和虚拟存储
?IA处理器的寄存器组织
? 8086 微处理器
? IA 微处理器的进化
? Pentium 微处理器
2.2 IA 微处理器的进化
---IA处理器性能的提高及采用的相关技术
? 从 78年推出的 8086到 2000年推出的 Pentium4，
速度和集成度上千倍的增长
? 微处理机的运行速度, 处理能力, 存储容量
是技术人员追求的目标
? 处理器和存储器的速度间隙是影响处理及性
能的一个主要矛盾
? 矛盾是推动技术发展的动力
1、预取指令队列
? 较快速度指令执行和较慢速度指令读取的矛盾
? 预取指令队列 —— 增强指令级并行性
处理器 队列长度
（ byte）
8088
8086
80286
80386
80486
Pentium
4
6
6
16
32
2× 64
(2 queues)
IA微处理器的 预取指令队列
2,地址 流水线和 Cache技术
80386,
? 20~25Mhz CPU 可以实现零等待的存储器访
问
? 交叉存储和 地址流水线技术 加快访问速度
16M:交叉存储 70ns ->110ns; 流水线 ->140ns
? 存储器分层 和 外部 Cache
256kB SRAM 存取时间 <25ns
? CPU和 Cache的数据传送是通过外部总线进行
的, 外部总线又成为制约 CPU访问时间的因素 。
80386的地址流水线访问和交叉存储
2,地址 流水线和 Cache技术
80486,
? Cache设计在 CPU芯片中,内部统一 Cache结
构
? 代码与数据统一存放在同一 Cache中
? 5级流水线, 1条指令 /CLK （ ）
? 内部统一 Cache结构发生 Cache的争用问题
例如：执行 MOV mem,reg
2、地址流水线和 Cache技术
? 代码与数据分离的 Cache结构
独立的 8KB代码 Cache和 8KB数据 Cache
? 两级 Cache（ Pentium 和 486）
采用了二级 Cache技术，在内部 Cache不命中
时，访问 CPU外部的第二级 Cache（ Pentium）
? Cache的发展，单条流水线的指令执行速度已
经不能和指令的快速预取相匹配
? 指令队列加长，刷新代价增大
3,超标量流水线技术与指令分支预测
Pentium CPU,
?超标量流水线使得 Pentium的整数指令
执行速度比 80486提高 1倍,浮点指令提
高 4倍
?Pentium采用了指令的分支预测技术，
在预测正确的情况下，不发生时间延
误。
4,MMU和虚拟存储器
? MMU和虚拟存储机制扩大存储空间
? 286,MMU,16MB物理,1GB虚拟
16K个段描述符描述 16K个存储段，每段 64KB
实模式 1M
? 386,MMU增加分页选择，线形 — 物理地址转换，
4GB物理,64TB虚拟
控制寄存器 CR0,PE位，实模式 — 保护模式转换
? Pentium,64GB物理空间,64TB虚拟
5,IA处理器的
寄存器组织
? 寄存器字长和功能
的扩充支持性能提高
?字长增加到 32位
?系统寄存器
?调试寄存器
1,IA处理器的寄存器组织
1）基本结构寄存器
? 通用 REG AX~DX — EAX~EDX
SP,BP,SI,DI — ESP,EBP,ESI,EDI
? 段 REG CS,SS,DS,ES,FS,GS (段描述符的索引 )
? 指令指针 REG IP — EIP
? 标志 REG Flags —— EFlags*
2）系统级寄存器
? 控制 REG CR0~CR3*,CR4 控制处理器系统级操作
? 系统地址 REG GDTR 存放全局描述符表的基地址和限长
IDTR 存放中断描述符表的基地址和限长
LDTR 选择符（ LDT描述符的索引 )
TR 选择符（当前任务状态段描述符的索引）
3）调试与测试寄存器
? 调试 REG DR0~DR7 用于系统调试
? 测试 REG TR6~TR7,TR3~TR5 用于 CPU内部 cache测试
2.2 IA 微处理器的进化
---IA处理器性能的提高及采用的相关
技术
?预取指令队列
?Cache技术
?超标量流水线技术与指令分支预测
?MMU和虚拟存储
?IA处理器的寄存器组织
