第四章 存 储 器
4.1 概述
4.2 主存储器
4.3 高速缓冲存储器
4.4 辅助存储器
4.2 主存储器一、概述
1,主存的基本组成存储体驱动器译码器
MAR
控制电路读写电路
MDR
..
..
..
..
....
....
....
地址总线数据总线读 写
2,主存和 CPU 的联系
MDR
MAR
CPU 主 存读数据总线地址总线写
4.2
高位字节 地址为字地址 低位字节 地址为字地址设地址线 24 根 按 字节 寻址按 字 寻址若字长为 16 位按 字 寻址若字长为 32 位字地址 字节地址
111098
7654
3210
8
4
0
字节地址字地址
45
23
01
4
2
0
3,主存中存储单元地址的分配 4.2
224 = 16 M
8 M
4 M
(2) 存储速度
4,主存的技术指标
(1) 存储容量
(3) 存储器的带宽主存 存放二进制代码的总数量读出时间 写入时间存储器的 访问时间? 存取时间
存取周期读周期 写周期连续两次独立的存储器操作
（读或写）所需的 最小间隔时间位 /秒
4.2
芯片容量二、半导体存储芯片简介
1,半导体存储芯片的基本结构译码驱动存储矩阵读写电路
1K × 4位
16K × 1位
8K × 8位片选线 读 /写控制线地址线
…… 数据线
……
地址线 （单向） 数据线 （双向）
10 4
14 1
13 8
4.2
存储芯片片选线的作用用 16K × 1位 的存储芯片组成 64K × 8位 的存储器
32片当地址为 65 535 时，此 8 片的片选有效
8片
16K × 1位
8片
16K × 1位
8片
16K × 1
位
8片
16K × 1位
4.2
0,0
15,0 15,7
0,7
读 /写控制电路地址译码器字线
0
15
……
…… 16× 8矩阵… …
……
0 7
D 0 7D
位线读 / 写选通
A 3
A 2
A 1
A 0
…
…
2,半导体存储芯片的译码驱动方式
(1) 线选法
4.2
0
0
0
0
…
……
读 写 选通
A 3
A 2
A 1
A 0
A 4 0,310,0
31,0 31,31
Y 地址译码器
X
地址译码器
32× 32
矩阵
… …
A 9
I/O
A 8 A 7 A 56A
Y0 Y31
X 0
X 31
D
读 /写
…
…
(2) 重合法 4.2
0 0 0 0 0
0
0
0
0
0 0,0
…
…
/O
读三、随机存取存储器 ( RAM )
1,静态 RAM (SRAM)
(1) 静态 RAM 基本电路
A′ 触发器非端
1T 4T~ 触发器
5T T 6,行开关
7T T 8,列开关
7T T 8,一列共用
A 触发器原端
T1 ~ T4T
5 T6
T7 T8
A′ A
写放大器 写放大器
DIN 写选择 读选择
DOUT读放位线 A位线 A′
列地址选择行地址选择
4.2
A′ T
1 ~ T4
T5 T6
T7 T8
A
写放大器 写放大器
DIN 写选择 读选择读放位线 A位线 A′
列地址选择行地址选择
DOUT
① 静态 RAM 基本电路的 读 操作行选 T5,T6 开
4.2
T7,T8 开列选读放 DOUT
VA T6 T8
T1 ~ T4
T5 T6
T7 T8
A′ A
DIN
位线 A位线 A ′
列地址选择行地址选择写放 写放 读放
DOUT
写选择 读选择
② 静态 RAM 基本电路的 写 操作行选 T5,T6 开两个写放DIN
4.2
列选 T7,T8 开
（左） 反相 T5 A′
（右） T8 T6 A
DIN
DIN
T7
(2) 静态 RAM 芯片举例
① Intel 2114 外特性存储容量
1K× 4位
4.2
.
..
..
.
I/O1
I/O2
I/O3
I/O4
A
0
A 8
A
9
WE CS
CCV GND
Intel 2114
4.1 概述
4.2 主存储器
4.3 高速缓冲存储器
4.4 辅助存储器
4.2 主存储器一、概述
1,主存的基本组成存储体驱动器译码器
MAR
控制电路读写电路
MDR
..
..
..
..
....
....
....
地址总线数据总线读 写
2,主存和 CPU 的联系
MDR
MAR
CPU 主 存读数据总线地址总线写
4.2
高位字节 地址为字地址 低位字节 地址为字地址设地址线 24 根 按 字节 寻址按 字 寻址若字长为 16 位按 字 寻址若字长为 32 位字地址 字节地址
111098
7654
3210
8
4
0
字节地址字地址
45
23
01
4
2
0
3,主存中存储单元地址的分配 4.2
224 = 16 M
8 M
4 M
(2) 存储速度
4,主存的技术指标
(1) 存储容量
(3) 存储器的带宽主存 存放二进制代码的总数量读出时间 写入时间存储器的 访问时间? 存取时间
存取周期读周期 写周期连续两次独立的存储器操作
（读或写）所需的 最小间隔时间位 /秒
4.2
芯片容量二、半导体存储芯片简介
1,半导体存储芯片的基本结构译码驱动存储矩阵读写电路
1K × 4位
16K × 1位
8K × 8位片选线 读 /写控制线地址线
…… 数据线
……
地址线 （单向） 数据线 （双向）
10 4
14 1
13 8
4.2
存储芯片片选线的作用用 16K × 1位 的存储芯片组成 64K × 8位 的存储器
32片当地址为 65 535 时，此 8 片的片选有效
8片
16K × 1位
8片
16K × 1位
8片
16K × 1
位
8片
16K × 1位
4.2
0,0
15,0 15,7
0,7
读 /写控制电路地址译码器字线
0
15
……
…… 16× 8矩阵… …
……
0 7
D 0 7D
位线读 / 写选通
A 3
A 2
A 1
A 0
…
…
2,半导体存储芯片的译码驱动方式
(1) 线选法
4.2
0
0
0
0
…
……
读 写 选通
A 3
A 2
A 1
A 0
A 4 0,310,0
31,0 31,31
Y 地址译码器
X
地址译码器
32× 32
矩阵
… …
A 9
I/O
A 8 A 7 A 56A
Y0 Y31
X 0
X 31
D
读 /写
…
…
(2) 重合法 4.2
0 0 0 0 0
0
0
0
0
0 0,0
…
…
/O
读三、随机存取存储器 ( RAM )
1,静态 RAM (SRAM)
(1) 静态 RAM 基本电路
A′ 触发器非端
1T 4T~ 触发器
5T T 6,行开关
7T T 8,列开关
7T T 8,一列共用
A 触发器原端
T1 ~ T4T
5 T6
T7 T8
A′ A
写放大器 写放大器
DIN 写选择 读选择
DOUT读放位线 A位线 A′
列地址选择行地址选择
4.2
A′ T
1 ~ T4
T5 T6
T7 T8
A
写放大器 写放大器
DIN 写选择 读选择读放位线 A位线 A′
列地址选择行地址选择
DOUT
① 静态 RAM 基本电路的 读 操作行选 T5,T6 开
4.2
T7,T8 开列选读放 DOUT
VA T6 T8
T1 ~ T4
T5 T6
T7 T8
A′ A
DIN
位线 A位线 A ′
列地址选择行地址选择写放 写放 读放
DOUT
写选择 读选择
② 静态 RAM 基本电路的 写 操作行选 T5,T6 开两个写放DIN
4.2
列选 T7,T8 开
（左） 反相 T5 A′
（右） T8 T6 A
DIN
DIN
T7
(2) 静态 RAM 芯片举例
① Intel 2114 外特性存储容量
1K× 4位
4.2
.
..
..
.
I/O1
I/O2
I/O3
I/O4
A
0
A 8
A
9
WE CS
CCV GND
Intel 2114
