总线的基本概念总线是构成计算机系统的互连机构，是多个系统功能部件之间进行数据传送的公共通路。
总线的定义：
一个单处理器系统中的总线，大致分为三类：
(1)内部总线,CPU内部连接各寄存器及运算部件之间的总线。
(2)系统总线,CPU同计算机系统的其他高速功能部件，
如存储器、通道等互相连接的总线。
(3)I/O总线,中、低速 I/O设备之间互相连接的总线。
总线带宽,总线本身所能达到的最高传输速率，是衡量总线性能的重要指标，单位兆字节每秒 (MB/s)。
【例 1】 (1)某总线在一个总线周期中并行传送 4个字节的数据，
假设一个总线周期等于一个总线时钟周期，总线时钟频率为
33MHz,则总线带宽是多少? (2)如果一个总线周期中并行传送 64
位数据，总线时钟频率升为 66MHz,则总线带宽是多少?
(1)设总线带宽用 Dr表示，总线时钟周期用 T=1/f表示，一个总线周期传送的数据量用 D表示，
根据定义可得 Dr = D/T = D× 1/T = D× f
=4B× 33× 1000000/s=132MB/s
(2)64位 =8B,Dr= D× f =8B× 66× 1000000/s=528MB/s
6.1.2 总线的连接方式
1.单总线结构
DMA操作,如果一个由外围设备指定的地址对应于一个主存单元，则主存予以响应，于是在主存和外设间将进行直接存储器传送 (DMA)。
单总线结构容易扩展成多 CPU系统,这只要在系统总线上挂接多个 CPU即可。
在 单总线 的计算机系统中，外设和主存统一编址所以不需要 I/O指令。
2.双总线结构这种结构保持了单总线系统简单、易于扩充的优点，但又在
CPU和主存之间专门设置了一组高速的存储总线。 增加线数为代价。
3.三总线结构它是在双总线系统的基础上增加 I/O总线和通道形成的。增加线数和仲裁开销为代价。
在多总线结构中，存储器最好采用 双端口 。
6.1.3 总线结构对计算机系统性能的影响
1,最大存储容量在单总线系统中，最大主存容量必须小于由计算机字长所决定的可能的地址总数。
在双总线系统中，对主存和外设进行存取的判断是利用各自的指令操作码。由于主存地址和外设地址出现于不同的总线上，所以存储容量不会受到外围设备多少的影响
。
2 指令系统在双总线系统中,CPU对存储总线和系统总线必须有不同的指令系统。
在单总线系统中，访问主存和 I/O传送可使用相同的操作码，使用相同的指令，但它们使用不同的地址。
3 吞吐量计算机系统的吞吐量是指流入、处理和流出系统的信息的速率。它取决于信息能够多快地输入内存,CPU能够多快地取指令，数据能够多快地从内存取出或存入，以及所得结果能够多快地从内存送给一台外围设备。 主要取决于主存的存取周期由于上述原因，采用双端口存储器可以增加主存的有效速度。
6.1.4 总线的内部结构这些线按其功能可分为三类,地址线,数据线 和 控制线 。
三线的定义当代流行的总线内部结构它是一些 标准总线,追求与结构,CPU,技术无关的开发标准，并满足包括 多个 CPU
在内的主控者环境需求。
在当代总线结构中,CPU和它私有的 cache一起作为一个模块与总线相连。系统中允许有多个这样的处理器模块 。 而 总线控制器 完成几个总线请求者之间的协调与仲裁。
整个总线分成如下四部分：
1 数据传送总线,由地址线、数据线、控制线组成。
2 仲裁总线,包括总线请求线和总线授权线。
3 中断和同步总线,用于处理带优先级的中断操作，包括中
4 公用线,包括时钟信号线、电源线、地线、系统复位线以及加电或断电的时序信号线等。
pentium计算机主板的总线结构框图
CPU总线,也称 CPU— 存储器总线
PCI总线,用于连接高速的 I/O设备模块。
ISA总线,pentium机使用该总线与低速 I/O设备连接。
6.2 总线接口
6.2.1 信息的传送方式计算机系统中，传输信息采用三种方式,串行传送,并行传送 和 分时传送 。
系统总线上传送的信息必须采用 并行传送 方式。
接口 即 I/O设备适配器，具体指 CPU和主存、外围设备之间通过总线进行连接的逻辑部件。
6.2.2 接口的基本概念接口部件在它动态连接的两个部件之间起着,转换器,的作用监视外围设备。
控制外围设备操作。
一个适配器必有两个接口：
一是和系统总线的接口,CPU和适配器的数据交换一定的是 并行方式 ；
二是和外设的接口，适配器和外设的数据交换可能是并行方式，也可能是串行方式。
例 2】 利用串行方式传送字符，每秒钟传送的比特 (bit)位数常称为波特率。假设数据传送速率是 120个字符 /秒，每一个字符格式规定包含 10个 bit(起始位、停止位,8个数据位 )，问传送的波特率是多少?
每个 bit占用的时间是多少?
波特率为,10位× 120/秒 =1200波特每个 bit占用的时间 Td是波特率的倒数：
Td=1/1200=0.833× 0.001s=0.833ms
6.3.1 总线的仲裁（什么是？有哪些策略）
连接到总线上的功能模块有 主动 和 被动 两种形态。
为了解决多个 主设备 同时竞争 总线控制权,必须具有总线仲裁部件 。
按照总线仲裁电路的位置不同，仲裁方式分为 集中式仲裁 和分布式仲裁
1.集中式仲裁集中式仲裁中每个功能模块有两条线连到中央仲裁器：
一条是送往仲裁器的总线请求信号线 BR,一条是仲裁器送出的总线授权信号线 BG。
(1) 链式查询方式链式查询方式的主要特点,
链式查询方式的优点,
链式查询方式的缺点,对询问链的电路故障很敏感
(2)计数器定时查询方式总线上的任一设备要求使用总线时，通过 BR线发出总线请求。
中央仲裁器接到请求信号以后，在 BS线为,0”的情况下让计数器开始计数，计数值通过一组地址线发向各设备。每个设备接口都有一个设备地址判别电路，当地址线上的计数值与请求总线的设备地址相一致时，该设备 置,1” BS线，获得了总线
(3)独立请求方式每一个共享总线的设备均有一对总线请求线 BRi和总线授权线 BGi。 当设备要求使用总线时，便发出该设备的请求信号。中央仲裁器中的排队电路决定首先响应哪个设备的请求，给设备以授权信号 BGi。
2.分布式仲裁分布式仲裁不需要中央仲裁器，每个潜在的主方功能模块都有自己的仲裁号和仲裁器。
6.3.2 总线的定时
1.同步定时在同步定时协议中，事件出现在总线上的时刻由总线时钟信号来确定。 同步定时适用于总线长度较短、各功能模块存取时间比较接近的情况。
2.异步定时在异步定时协议中，后一事件出现在总线上的时刻取决于前一事件的出现异步定时的优点是 总线周期长度可变，不把响应时间强加到功能模块上，因而允许快速和慢速的功能模块都能连接到同一总线上。
6.4 PCI总线
PCI是一个与处理器无关的高速外围总线典型的 PCI总线结构
HOST总线该总线有 CPU总线、系统总线、主存总线等多种名称。
HOST总线不仅连接主存,还可以连接多个 CPU。
PCI总线连接各种高速的 PCI设备。 PCI设备可以是主设备，也可以是从设备，或兼而有之。
PCI设备中不存在 DMA的概念，这是因为 PCI总线支持无限的猝发式传送。
在 PCI总线体系结构中有三种桥。
桥的作用可使所有的存取都按 CPU的需要出现在总线上。
桥连接实现的 PCI总线结构具有很好的扩充性和兼容性，
允许多条总线并行工作。
总线的定义：
一个单处理器系统中的总线，大致分为三类：
(1)内部总线,CPU内部连接各寄存器及运算部件之间的总线。
(2)系统总线,CPU同计算机系统的其他高速功能部件，
如存储器、通道等互相连接的总线。
(3)I/O总线,中、低速 I/O设备之间互相连接的总线。
总线带宽,总线本身所能达到的最高传输速率，是衡量总线性能的重要指标，单位兆字节每秒 (MB/s)。
【例 1】 (1)某总线在一个总线周期中并行传送 4个字节的数据，
假设一个总线周期等于一个总线时钟周期，总线时钟频率为
33MHz,则总线带宽是多少? (2)如果一个总线周期中并行传送 64
位数据，总线时钟频率升为 66MHz,则总线带宽是多少?
(1)设总线带宽用 Dr表示，总线时钟周期用 T=1/f表示，一个总线周期传送的数据量用 D表示，
根据定义可得 Dr = D/T = D× 1/T = D× f
=4B× 33× 1000000/s=132MB/s
(2)64位 =8B,Dr= D× f =8B× 66× 1000000/s=528MB/s
6.1.2 总线的连接方式
1.单总线结构
DMA操作,如果一个由外围设备指定的地址对应于一个主存单元，则主存予以响应，于是在主存和外设间将进行直接存储器传送 (DMA)。
单总线结构容易扩展成多 CPU系统,这只要在系统总线上挂接多个 CPU即可。
在 单总线 的计算机系统中，外设和主存统一编址所以不需要 I/O指令。
2.双总线结构这种结构保持了单总线系统简单、易于扩充的优点，但又在
CPU和主存之间专门设置了一组高速的存储总线。 增加线数为代价。
3.三总线结构它是在双总线系统的基础上增加 I/O总线和通道形成的。增加线数和仲裁开销为代价。
在多总线结构中，存储器最好采用 双端口 。
6.1.3 总线结构对计算机系统性能的影响
1,最大存储容量在单总线系统中，最大主存容量必须小于由计算机字长所决定的可能的地址总数。
在双总线系统中，对主存和外设进行存取的判断是利用各自的指令操作码。由于主存地址和外设地址出现于不同的总线上，所以存储容量不会受到外围设备多少的影响
。
2 指令系统在双总线系统中,CPU对存储总线和系统总线必须有不同的指令系统。
在单总线系统中，访问主存和 I/O传送可使用相同的操作码，使用相同的指令，但它们使用不同的地址。
3 吞吐量计算机系统的吞吐量是指流入、处理和流出系统的信息的速率。它取决于信息能够多快地输入内存,CPU能够多快地取指令，数据能够多快地从内存取出或存入，以及所得结果能够多快地从内存送给一台外围设备。 主要取决于主存的存取周期由于上述原因，采用双端口存储器可以增加主存的有效速度。
6.1.4 总线的内部结构这些线按其功能可分为三类,地址线,数据线 和 控制线 。
三线的定义当代流行的总线内部结构它是一些 标准总线,追求与结构,CPU,技术无关的开发标准，并满足包括 多个 CPU
在内的主控者环境需求。
在当代总线结构中,CPU和它私有的 cache一起作为一个模块与总线相连。系统中允许有多个这样的处理器模块 。 而 总线控制器 完成几个总线请求者之间的协调与仲裁。
整个总线分成如下四部分：
1 数据传送总线,由地址线、数据线、控制线组成。
2 仲裁总线,包括总线请求线和总线授权线。
3 中断和同步总线,用于处理带优先级的中断操作，包括中
4 公用线,包括时钟信号线、电源线、地线、系统复位线以及加电或断电的时序信号线等。
pentium计算机主板的总线结构框图
CPU总线,也称 CPU— 存储器总线
PCI总线,用于连接高速的 I/O设备模块。
ISA总线,pentium机使用该总线与低速 I/O设备连接。
6.2 总线接口
6.2.1 信息的传送方式计算机系统中，传输信息采用三种方式,串行传送,并行传送 和 分时传送 。
系统总线上传送的信息必须采用 并行传送 方式。
接口 即 I/O设备适配器，具体指 CPU和主存、外围设备之间通过总线进行连接的逻辑部件。
6.2.2 接口的基本概念接口部件在它动态连接的两个部件之间起着,转换器,的作用监视外围设备。
控制外围设备操作。
一个适配器必有两个接口：
一是和系统总线的接口,CPU和适配器的数据交换一定的是 并行方式 ；
二是和外设的接口，适配器和外设的数据交换可能是并行方式，也可能是串行方式。
例 2】 利用串行方式传送字符，每秒钟传送的比特 (bit)位数常称为波特率。假设数据传送速率是 120个字符 /秒，每一个字符格式规定包含 10个 bit(起始位、停止位,8个数据位 )，问传送的波特率是多少?
每个 bit占用的时间是多少?
波特率为,10位× 120/秒 =1200波特每个 bit占用的时间 Td是波特率的倒数：
Td=1/1200=0.833× 0.001s=0.833ms
6.3.1 总线的仲裁（什么是？有哪些策略）
连接到总线上的功能模块有 主动 和 被动 两种形态。
为了解决多个 主设备 同时竞争 总线控制权,必须具有总线仲裁部件 。
按照总线仲裁电路的位置不同，仲裁方式分为 集中式仲裁 和分布式仲裁
1.集中式仲裁集中式仲裁中每个功能模块有两条线连到中央仲裁器：
一条是送往仲裁器的总线请求信号线 BR,一条是仲裁器送出的总线授权信号线 BG。
(1) 链式查询方式链式查询方式的主要特点,
链式查询方式的优点,
链式查询方式的缺点,对询问链的电路故障很敏感
(2)计数器定时查询方式总线上的任一设备要求使用总线时，通过 BR线发出总线请求。
中央仲裁器接到请求信号以后，在 BS线为,0”的情况下让计数器开始计数，计数值通过一组地址线发向各设备。每个设备接口都有一个设备地址判别电路，当地址线上的计数值与请求总线的设备地址相一致时，该设备 置,1” BS线，获得了总线
(3)独立请求方式每一个共享总线的设备均有一对总线请求线 BRi和总线授权线 BGi。 当设备要求使用总线时，便发出该设备的请求信号。中央仲裁器中的排队电路决定首先响应哪个设备的请求，给设备以授权信号 BGi。
2.分布式仲裁分布式仲裁不需要中央仲裁器，每个潜在的主方功能模块都有自己的仲裁号和仲裁器。
6.3.2 总线的定时
1.同步定时在同步定时协议中，事件出现在总线上的时刻由总线时钟信号来确定。 同步定时适用于总线长度较短、各功能模块存取时间比较接近的情况。
2.异步定时在异步定时协议中，后一事件出现在总线上的时刻取决于前一事件的出现异步定时的优点是 总线周期长度可变，不把响应时间强加到功能模块上，因而允许快速和慢速的功能模块都能连接到同一总线上。
6.4 PCI总线
PCI是一个与处理器无关的高速外围总线典型的 PCI总线结构
HOST总线该总线有 CPU总线、系统总线、主存总线等多种名称。
HOST总线不仅连接主存,还可以连接多个 CPU。
PCI总线连接各种高速的 PCI设备。 PCI设备可以是主设备，也可以是从设备，或兼而有之。
PCI设备中不存在 DMA的概念，这是因为 PCI总线支持无限的猝发式传送。
在 PCI总线体系结构中有三种桥。
桥的作用可使所有的存取都按 CPU的需要出现在总线上。
桥连接实现的 PCI总线结构具有很好的扩充性和兼容性，
允许多条总线并行工作。
