后勤信息工程系
1
第六章 总线
2
教学内容
1.总线的基本概念
2.总线周期
3
总线基本概念总线定义基本概念 总线分类总线操作
4
总线存储器
I/O
接口输入设备
I/O
接口数据总线 DB
控制总线 CB
地址总线 AB
输出设备CPU
微机系统的各部件是通过总线联系在一起进行信息传输的
5
8086/8088微处理器 外部特性
1
2
3
2
5
6
7
8
9
10
11
12
13
12
15
16
17
18
19
20
20
39
38
37
36
35
32
33
32
31
30
29
28
27
26
25
22
23
22
21
GND
A14
A13
A12
A11
A10
A9
A8
AD7
AD6
AD5
AD2
AD3
AD2
AD1
AD0
NMI
INTR
CLK
GND
VCC
AD15
AD16 / S3
AD17 / S2
AD18 / S5
AD19 / S6
SS0* (HIGH)
MN / MX*
RD*
HOLD (RQ)*/ GT0*)
HLDA (RQ1* /GT1*)
WR* (LOCK*)
M / IO ( S2* )
DT / R* ( S1* )
DEN ( S0 )
ALE
INTA
TEST*
READY
RESET
8086
CPU引脚分成几类？
CPU引脚是如何与外部连接进行工作的？
CPU引脚分成三类
CPU引脚通过总线与外部连接进行工作
CPU引脚是系统总线的基本信号可以分成三类信号：
8位数据线,D0～ D7
20位地址线,A0～ A19
控制线：
ALE,IO/M*,WR*,RD*,READY
INTR,INTA*,NMI,HOLD,HLDA
RESET,CLK,Vcc,GND
6
总线基本概念通过总线，将主板上的部件 /模块有机地联系在一起，共同完成某一任务，并且构成微机系统整体。
总线的特点,
共享,用公共的连线代替杂乱的连线,
总线上各个部件都是通过这组总线传送信息,使系统的结构简洁,便于管理分时,各个部件不能同时向总线发送信息,
每一时刻只允许一个部件将信息送往总线,但允许各个部件同时从总线接受信息定义总线,模块与模块间传送信息的一组共用信号线
7
总线基本概念
DB,AB,CB
分类按信号线性质分为三类存储器
I/O
接口输入设备
I/O
接口数据总线 DB
控制总线 CB
地址总线 AB
输出设备CPU
8
总线基本概念按数据格式分类
1.并行总线,同时传送多位信息,有多根数据线,速度快,近距离传输也可以用,
2.串行总线,分时逐步传送信息,使用一根数据线,速度慢,适合远距离传输,
9
I/O接口ROM RAM
CPU
外总线 /
系统总线内总线 /
模块总线主机板芯片总线扩充存储器计算机通信接口打印机打印机接口智能仪表仪表接口局域网络网络接口总线基本概念 分类总线用于连接微机系统的不同层次
10
总线基本概念外总线 /系统总线,微机系统之间或微机系统与其外设通信的总线，用于设备级互连,外总线种类较多，常与特定设备有关，例如 Centronics并行打印机总线,IEEE 288智能仪器仪表并行总线芯片总线,一个大规模集成电路芯片内部，或一个较小系统中各种不同器件连接在一起的总线；用于芯片级互连,微处理器内部的控制器、运算器、寄存器之间，还有系统主机板上 CPU、存储器、接口电路等之间通常就是利用芯片级总线互连的内总线 /模块总线,微机系统中模板与模板间连接的总线，
是微机系统所特有的总线；用于模板级互连,微机主板的各种扩展插槽多属于内总线
11
总线操作：通过总线进行的信息交换（或 CPU通过总线对外的各种操作）
总线操作主要有：
存储器读,I/O读操作
存储器写,I/O写操作
中断响应操作
DMA访问操作 等总线基本概念 总线操作
12
总线基本概念
总线操作周期：一对模块间完成一次完整的信息交换经历的 (时间 )阶段，分为 4个阶段
总线请求与仲裁、寻址、传数、结束
为了确保总线操作周期的四个阶段正确推进，必须施加总线操作控制 (即总线仲裁与总线握手 )，以确保在总线操作期间，总线上的信息能正确传送总线操作通过总线进行的信息交换，称为总线操作对应于总线请求与仲裁阶段和结束阶段：解决各模块争用总线的冲突对应于寻址阶段和传数阶段：主控模块取得总线占有权后，通过控制三大总线中与数据传输有关的基本信号线的时序关系，确保模块间的正确寻址与可靠传数
13
总线周期
总线周期是指 CPU通过总线操作与外部（存储器或
I/O端口）进行一次数据交换的过程
指令周期是指一条指令经取指、译码、读写操作数到执行完成的过程
15
各种周期的动态演示
16
任何指令的取指阶段都需要 存储器读总线周期,读取的内容是指令代码
任何一条以存储单元为源操作数的指令都将引起 存储器读总线周期,任何一条以存储单元为目的操作数的指令都将引起 存储器写总线周期
只有执行 IN指令才出现 I/O读总线周期,执行 OUT指令才出现 I/O写总线周期
CPU响应可屏蔽中断时生成 中断响应总线周期总线周期后勤信息工程系
17
1
第六章 总线
2
教学内容
1.总线的基本概念
2.总线周期
3
总线基本概念总线定义基本概念 总线分类总线操作
4
总线存储器
I/O
接口输入设备
I/O
接口数据总线 DB
控制总线 CB
地址总线 AB
输出设备CPU
微机系统的各部件是通过总线联系在一起进行信息传输的
5
8086/8088微处理器 外部特性
1
2
3
2
5
6
7
8
9
10
11
12
13
12
15
16
17
18
19
20
20
39
38
37
36
35
32
33
32
31
30
29
28
27
26
25
22
23
22
21
GND
A14
A13
A12
A11
A10
A9
A8
AD7
AD6
AD5
AD2
AD3
AD2
AD1
AD0
NMI
INTR
CLK
GND
VCC
AD15
AD16 / S3
AD17 / S2
AD18 / S5
AD19 / S6
SS0* (HIGH)
MN / MX*
RD*
HOLD (RQ)*/ GT0*)
HLDA (RQ1* /GT1*)
WR* (LOCK*)
M / IO ( S2* )
DT / R* ( S1* )
DEN ( S0 )
ALE
INTA
TEST*
READY
RESET
8086
CPU引脚分成几类？
CPU引脚是如何与外部连接进行工作的？
CPU引脚分成三类
CPU引脚通过总线与外部连接进行工作
CPU引脚是系统总线的基本信号可以分成三类信号：
8位数据线,D0～ D7
20位地址线,A0～ A19
控制线：
ALE,IO/M*,WR*,RD*,READY
INTR,INTA*,NMI,HOLD,HLDA
RESET,CLK,Vcc,GND
6
总线基本概念通过总线，将主板上的部件 /模块有机地联系在一起，共同完成某一任务，并且构成微机系统整体。
总线的特点,
共享,用公共的连线代替杂乱的连线,
总线上各个部件都是通过这组总线传送信息,使系统的结构简洁,便于管理分时,各个部件不能同时向总线发送信息,
每一时刻只允许一个部件将信息送往总线,但允许各个部件同时从总线接受信息定义总线,模块与模块间传送信息的一组共用信号线
7
总线基本概念
DB,AB,CB
分类按信号线性质分为三类存储器
I/O
接口输入设备
I/O
接口数据总线 DB
控制总线 CB
地址总线 AB
输出设备CPU
8
总线基本概念按数据格式分类
1.并行总线,同时传送多位信息,有多根数据线,速度快,近距离传输也可以用,
2.串行总线,分时逐步传送信息,使用一根数据线,速度慢,适合远距离传输,
9
I/O接口ROM RAM
CPU
外总线 /
系统总线内总线 /
模块总线主机板芯片总线扩充存储器计算机通信接口打印机打印机接口智能仪表仪表接口局域网络网络接口总线基本概念 分类总线用于连接微机系统的不同层次
10
总线基本概念外总线 /系统总线,微机系统之间或微机系统与其外设通信的总线，用于设备级互连,外总线种类较多，常与特定设备有关，例如 Centronics并行打印机总线,IEEE 288智能仪器仪表并行总线芯片总线,一个大规模集成电路芯片内部，或一个较小系统中各种不同器件连接在一起的总线；用于芯片级互连,微处理器内部的控制器、运算器、寄存器之间，还有系统主机板上 CPU、存储器、接口电路等之间通常就是利用芯片级总线互连的内总线 /模块总线,微机系统中模板与模板间连接的总线，
是微机系统所特有的总线；用于模板级互连,微机主板的各种扩展插槽多属于内总线
11
总线操作：通过总线进行的信息交换（或 CPU通过总线对外的各种操作）
总线操作主要有：
存储器读,I/O读操作
存储器写,I/O写操作
中断响应操作
DMA访问操作 等总线基本概念 总线操作
12
总线基本概念
总线操作周期：一对模块间完成一次完整的信息交换经历的 (时间 )阶段，分为 4个阶段
总线请求与仲裁、寻址、传数、结束
为了确保总线操作周期的四个阶段正确推进，必须施加总线操作控制 (即总线仲裁与总线握手 )，以确保在总线操作期间，总线上的信息能正确传送总线操作通过总线进行的信息交换，称为总线操作对应于总线请求与仲裁阶段和结束阶段：解决各模块争用总线的冲突对应于寻址阶段和传数阶段：主控模块取得总线占有权后，通过控制三大总线中与数据传输有关的基本信号线的时序关系，确保模块间的正确寻址与可靠传数
13
总线周期
总线周期是指 CPU通过总线操作与外部（存储器或
I/O端口）进行一次数据交换的过程
指令周期是指一条指令经取指、译码、读写操作数到执行完成的过程
15
各种周期的动态演示
16
任何指令的取指阶段都需要 存储器读总线周期,读取的内容是指令代码
任何一条以存储单元为源操作数的指令都将引起 存储器读总线周期,任何一条以存储单元为目的操作数的指令都将引起 存储器写总线周期
只有执行 IN指令才出现 I/O读总线周期,执行 OUT指令才出现 I/O写总线周期
CPU响应可屏蔽中断时生成 中断响应总线周期总线周期后勤信息工程系
17
