现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 1页第 2章 微处理器内部结构和外部特性现代微机原理及接口技术 清华大学出版社教学目标教学重点教学过程现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 2页教学目标
理解 8086微处理器的功能结构。
理解 8086微处理器的通用寄存器、段寄存器、
控制寄存器的功能和用途。
熟练掌握 8086微处理器的存储器的分段管理、
物理地址和逻辑地址的换算及 I/O端口的编址方式。
理解 8086微处理器的引脚功能、工作模式、最小模式和最大模式下的引脚功能、系统组成和总线时序。
了解 80286,80386,80486以及 Pentium系列等高档微处理器的特点及基本结构。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 3页教学重点
8086微处理器的通用寄存器、段寄存器、
控制寄存器的功能和用途。
8086微处理器的存储器的分段管理、物理地址和逻辑地址的换算及 I/O端口的编址方式。
8086微处理器的引脚功能、工作模式、最小模式和最大模式下的引脚功能、系统组成和总线时序。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 4页教学过程
2.1 微处理器的内部结构
2.2 8088/8086存储器和 I/O组织
2.3 微处理器的外部特性
2.4 高性能微处理器现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 5页
2.1 微处理器的内部结构
2.1.1 微处理器的基本结构
2.1.2 8088/8086的功能结构
2.1.3 8088/8086的寄存器结构现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 6页
2.1.1 微处理器的基本结构
CPU的 3大主要部件：
– 运算器
– 控制器
– 寄存器组通 用寄 存 器 组地 址寄 存 器 组指令寄存器指令译码逻辑时序和控制逻辑地 址总 线 控 制数 据总 线 控 制寄 存 器 累 加 器 标 志 寄 存 器
A L U
控 制 总 线地 址 总 线数 据 总 线内 部 数 据 总 线现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 7页
2.1.2 8088/8086的功能结构
A L U
A H
B H B L
C H C L
D H D L
S P
B P
S I
D I
暂 存 寄 存 器
E U
控 制 单 元标 志 寄 存 器地 址 加法 器
C S
D S
S S
E S
I P
内 部 通 信寄 存 器总 线 控 制逻 辑
1 2 3 4
指 令 流 队 列
2 0 位地 址 总 线
1 6 位数 据总 线
8 0 8 8 / 8 0 8 6
外 部 总 线
5 6
8 位
1 6 位
A L U
数 据 总 线指 令 执 行 部 件 （ E U ） 总 线 接 口 部 件 （ B I U ）
A L
8 0 8 8
8 0 8 6
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 8页
2.1.2 8088/8086的功能结构
8088/8086 CPU由两个独立的功能部件构成：指令执行部件 EU（ Execution Unit）和总线接口部件 BIU（ Bus Interface Unit），两者可并行操作。
– EU包含 1个 16位的算术逻辑单元 ALU,8个 16位的通用寄存器,1个 16位的状态标志寄存器 FR,1个数据暂存寄存器和执行部件的控制电路。
– BIU内部设有 4个 16位段地址寄存器，即代码段寄存器
CS、数据段寄存器 DS、堆栈段寄存器 SS和附加段寄存器 ES； 1个 16位指令指针寄存器 IP； 1个 6字节指令队列缓冲器；以及 20位地址加法器和总线控制电路。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 9页
2.1.2 8088/8086的功能结构等 待 取 指 1 执 行 1 等 待 取 指 2 执 行 2 等 待 取 指 3 执 行 3
忙 闲 忙 闲 忙 闲
C P U
总 线
传统微处理器在执行程序时依次先从存储器中取出 — 条指令，然后读出操作数，最后执行指令。即取指令和执行指令是串行进行的，取指令期间 CPU必须等待。
在 8086中，取指令和执行指令分别由总线接口部件 BIU和指令执行部件 EU来完成，并且存在指令队列缓冲器中，使 BIU和 EU可以并行工作，指令执行部件负责执行指令，总线接口部件负责提取指令、读出操作数和写入结果。这两个部件能互相独立地工作。在大多数情况下，取指令和执行指令可以重叠进行，即在执行指令的同时进行取指令的操作。
取 指 1 取 指 2 取 指 3 取 指 4 取 指 5 取 指 6
忙 忙 忙 忙 忙 忙
B I U
总 线执 行 1 执 行 2 执 行 3 执 行 4 执 行 5 执 行 6
E U
传统微处理器的指令执行过程 8086微处理器的指令执行过程现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 10页
2.1.3 8088/8086的寄存器结构
8088/8086内部有 14个
16位寄存器，按功能可分为 3大类：
– 通用寄存器 8个
– 段寄存器 4个
– 控制寄存器 2个
A H
B H B L
C H C L
D H D L
S P
B P
S I
D I
A L
C S
D S
S S
E S
I P
F L A G
累 加 器 A X
基 址 寄 存 器 B X
计 数 寄 存 器 C X
数 据 寄 存 器 D X
堆 栈 指 针 寄 存 器基 址 指 针 寄 存 器源 变 址 寄 存 器目 的 变 址 寄 存 器代 码 段 寄 存 器数 据 段 寄 存 器堆 栈 段 寄 存 器附 加 段 寄 存 器指 令 指 针 寄 存 器标 志 寄 存 器数 据 寄 存 器指 针 和 变 址 寄 存 器段 寄 存 器控 制 寄 存 器通 用 寄 存 器现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 11页通用寄存器的特定用法寄存器名称 寄存器含义 常用的操作功能
AX 16位累加器 字乘，字除，字 I/O处理
AL 8位累加器 字节乘，字节除，字节 I/O处理，查表转换，十进制运算
AH 8位累加器 字节乘，字节除
BX 16位基址寄存器 查表转换
CX 16位计数寄存器 数据串操作指令，循环指令
CL 8位计数寄存器 变量移位，循环移位
DX 16位数据寄存器 字乘，字除，简介 I/O处理
SP 16位堆栈指针寄存器 堆栈操作
SI 16位源变址寄存器 数据串操作指令
DI 16位目的变址寄存器 数据串操作指令现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 12页段寄存器
8088/8086共有 4个 16位的段寄存器，用来存放每一个逻辑段的段起始地址。
– 代码段寄存器 CS（ Code Segment）：用来给出当前的代码段起始地址，存放 CPU可以执行的指令,CPU执行的指令将从代码段取得。
– 数据段寄存器 DS（ Data Segment）：指向程序当前使用的数据段，用来存放数据，包括参加运算的操作数和中间结果。
– 堆栈段寄存器 SS（ Stack Segment）：给出程序当前所使用的堆栈段，即在存储器中开辟的堆栈区，堆栈操作的执行地址就在该段。
– 附加段寄存器 ES（ Extra Segment）：指出程序当前所使用的附加段，通常也用来存放数据，典型用法是存放处理以后的数据。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 13页控制寄存器
指令指针寄存器 IP
– IP是一个 16位的寄存器，存放 EU要执行的下一条指令的偏移地址，用以控制程序中指令的执行顺序。
标志寄存器 FLAG
– FLAG是一个 16位的寄存器，共 9个标志，其中 6个用做状态标志,3个用做控制标志。
O F I F T FD F S F A FZ F C FP F
1 5 1 4 1 3 1 2 1 1 1 0 9 8 7 6 5 4 3 2 1 0
8088/8086微处理器标志寄存器现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 14页标志寄存器 FLAG中标志位的含义、
特点及应用场合标志类别 标志位 含义 特点 应用场合状态标志
CF
（ Carry Flag）
进位标志 CF=1时，结果在最高位上产生一个进位（加法）或借位（减法）； CF=0时，则无进位或借位产生用于加、减法运算，移位和循环指令也能把存储器或寄存器中的最高位（左移）
或最低位（右移）移入 CF位中
PF
（ Parity Flag）
奇偶标志 PF=1时，结果中有偶数个 1； PF=0时，则表示结果中有奇数个 1。
用于检查在数据传送过程中是否发生错误
AF
（ Auxiliary Carry Flag）
辅助进位标志 AF=1时，结果的低 4位产生了一个进位或借位；
AF=0时，则无进位或借位用于实现 BCD码算术运算结果的调整
ZF
（ Zero Flag）
零标志 ZF=1时，运算结果位零； ZF=0时，则表示运算结果不为零用于判断运算结果和进行控制转移
SF
（ Sign Flag）
符号标志 SF=1时，运算结果为负数，即最高位为 1； SF=0时，
则表示运算结果为正数，即最高位为 0
用于判断运算结果和进行控制转移
OF
（ Overflow Flag）
溢出标志 OF=1时，带符号数在进行算术运算时产生了算术溢出，即运算结果超出了带符号数所能表示的范围；
OF=0时，则无溢出用于判断运算结果的溢出情况控制标志
TF
（ Trap Flag）
陷阱标志 若 TF=1，则 CPU处于单步工作方式,CPU执行完一条指令就自动产生一个内部中断，转去执行一个中断服务程序；若 TF=0,CPU正常执行程序为了调试程序方便而设置的
IF
（ Interrupt Enable Flag）
中断允许标志 若 IF=1，允许 CPU接受外部从 INTR引脚上发来的可屏蔽中断请求信号；若 IF=0，则进制 CPU接受可屏蔽中断请求信号控制可屏蔽中断的标志
DF
（ Direction Flag）
方向标志 若 DF=1，字符串操作指令按递减的顺序从高地址到低地址的方向对字符串进行处理；若 DF=0，字符串操作指令按递增的顺序对字符串进行处理用于控制字符串操作指令的步进方向现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 15页
2.2 8088/8086存储器和 I/O组织
2.2.1 8088/8086的存储器组织
2.2.2 8088/8086的 I/O组织现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 16页
2.2.1 8088/8086的存储器组织
存储器的内部结构和访问
– 由于 8088/8086有 20根地址线，所以可寻址的存储器空间为 1MB（ 220B），地址范围为 0~220-1
（ 0000H~FFFFFH）。存储器内部按字节进行组织，
两个相邻的字节称为一个字。存放的信息若以字节为单位，则将其在存储器中按顺序排列存放：若存放的数据为一个字则将每一个字的低字节存放在低地址中，
高字节存放在高地址中，并以低地址作为该字的地址。
– 在 8088/8086存储器中，从偶地址开始存放的字，称为规则字或对准字，从奇地址开始存放的字，称为非规则字或非对准字。规则字的存取可在一个总线周期内完成，非规则字的存取需要两个总线周期。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 17页
2.2.1 8088/8086的存储器组织
存储器的内部结构和访问
– 8088/8086存储器 1MB的存储空间被分成两个512KB的存储体，分别叫高位库和低位库。低位库固定与 CPU低位字节数据线 D7~D0相连，称为低字节存储体，该存储体中的每个地址均为偶地址；高位库与 CPU的高位字节数据线 D15~D8相连，称为高字节存储体，该存储体中的每个地址均为奇地址。
两个存储体之间采用字节交叉编址方式。
5 1 2 K × 8
（ 奇 地 址 ）
A
0
= 1
5 1 2 K × 8
（ 偶 地 址 ）
A
0
= 0
0 0 0 0 1 H
0 0 0 0 3 H
0 0 0 0 5 H
F F F F D H
F F F F F H
0 0 0 0 0 H
0 0 0 0 2 H
0 0 0 0 4 H
F F F F C H
F F F F E H
8088/8086存储器的分体结构现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 18页
2.2.1 8088/8086的存储器组织
存储器的内部结构和访问
– 8086系统设置了一个总线高位有效控制信号 BHE。与
A0相互配合，使得 CPU可以访问两个存储体中的一个字信息。
A0 操作功能 数据总线
0 0 同时访问两个存储体，读 /写一个规则字信息
D15~D0
0 1 只访问奇地址存储体，读 /写高字节信息 D15~D8
1 0 只访问偶地址存储体，读 /写低字节信息 D7~D0
1 1 无操作
BHE
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 19页
8088/8086存储器结构
A
1 9
~ A
1
S E L A
1 8
~ A
0
奇 地 址 存 储 体
D
1 5
~ D
8
S E L A
1 8
~ A
0
偶 地 址 存 储 体
D
7
~ D
0
A
0
F F F F F H
0 0 0 0 1 H
F F F F E H
0 0 0 0 0 H
D
1 5
~ D
8
D
7
~ D
0
B H E
1 M B
A
1 9
~ A
0
D
7
~ D
0
F F F F F H
0 0 0 0 0 H
8086系统存储器结构 8088系统存储器结构现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 20页
2.2.1 8088/8086的存储器组织
存储器分段
– 在 8088/8086存储空间中，
从 0地址开始，把每 16个连续字节的存储空间称为小节（ Paragraph），一般要求各个逻辑段从字节的整数边界开始，即尽量保证段起始地址的低 4位地址码为,0”。在 1MB的地址空间中，共有 64K小节。
逻 辑 段 1 起 点
6 4 K B
6 4 K B
逻 辑 段 2 起 点逻 辑 段 3 起 点逻 辑 段 4 起 点逻 辑 段 1 ≤ 6 4 K B
逻 辑 段 2 ≤ 6 4 K B
逻 辑 段 3 ≤ 6 4 K B
逻 辑 段 4 ≤ 6 4 K B
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 21页
2.2.1 8088/8086的存储器组织
存储器地址
– 段基址
– 偏移地址
– 逻辑地址
– 物理地址
– 逻辑地址到物理地址的转换由 BIU中 20位的地址加法器自动完成，实际上物理地址是段基址左移 4位加偏移地址形成的。其计算公式为：
物理地址 = 段基址 *16 +
偏移地址偏 移 地 址地 址 加 法 器段 基 址 左 移 4 位段 寄 存 器有 效 地 址 E A
D
1 9
D
0
D
1 5
D
0
2 0 位 物 理 地 址
D
1 9
D
0
物理地址的形成现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 22页
【 课堂示例（一） 】
【 例 2-1】 设（ CS） =7648H，（ IP）
=423H，求物理地址。
解：根据公式，物理地址 = 段基址 *16 + 偏移地址，得
（ CS） 76480H 代码段段基地址左移 4位
+ （ IP） 423H 偏移地址
768A3H 物理地址所以，求得的物理地址为 768A3H。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 23页
2.2.1 8088/8086的存储器组织
专用和保留的存储器单元
– 00000H~003FFH（共 1KB）：存放中断向量表，每个中断向量占 4个字节，前 2个字节存放中断处理服务程序入口的偏移地址，后 2个字节存放中断服务程序入口的段地址。因此,1KB区域可以存放 256个中断处理服务程序的入口地址。
– B0000H~B0FFFH（共 4KB）：单色显示器的视频缓冲区，存放单色显示器当前屏幕显示字符所对应的 ASCII码及其属性。
– B8000H~BBFFFH（共 16KB）：彩色显示器的视频缓冲区，
存放彩色显示器当前屏幕像素点所对应的代码。
– FFFF0H~FFFFFH（共 16B）：存放一条无条件转移指令，使系统在上电或复位时，会自动跳转到系统的初始化程序。这个区域被包含在系统的 ROM范围内，在 ROM中驻留着系统的基本 I/O系统程序，即 BIOS。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 24页
2.2.2 8088/8086的 I/O组织
每个 I/O接口都有一个端口或几个端口，所谓端口是指 I/O接口电路中供 CPU直接存取访问的那些寄存器或某些特定电路。微机系统要为每个端口分配一个地址号，称为端口地址。各个端口地址和存储单元地址一样，应具有唯一性。
8086微处理器用地址总线的低 16位作为对 8位 I/O
端口的寻址线，所以 8086微处理器可访问的 8位
I/O端口有 65536（ 216）个。两个编号相邻的 8
位端口可以组成一个 16位的端口。一个 8位的 I/O
设备既可以连接在数据总线的高 8位上，也可以连接在数据总线的低 8位上。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 25页
2.2.2 8088/8086的 I/O组织
I/O端口有以下两种编址方式
– 统一编址
统一编址也称“存储器映射方式”。在这种编址方式下，端口和存储单元统一编址，即 将 I/O端口地址置于 1MB的存储器空间中，在整个存储空间中划出一部分空间给外设端口，把它们看作存储器单元对待。 CPU访问存储器的各种寻址方式都可用于寻址端口，
访问端口和访问存储器的指令在形式上完全 —样。统一编址的主要优点是无需专门的
I/O指令，对端口操作的指令类型多，从而简化了指令系统的设计。不仅可以对端口进行数据传送，还可以对端口内容进行算术 /逻辑运算和移位等操作，端口操作灵活，有比较大的编址空间。缺点是端口占用存储器的地址空间，使存储器容量更加紧张，同时 端口指令的长度增加，执行时间较长，端口地址译码器较复杂。
– 独立编址
独立编址也称,I/O映射方式”。这种方式的端口单独编址构成一个 I/O空间，不占用存储器地址，故称“独立编址”方式。 CPU设置了专门的输入和输出指令（ IN和 OUT）
来访问端口。
8086使用 A15~A0这 16条地址线作为端口地址线，可访问的 I/O端口最多可达 64K个 8位端口或 32K个 16位端口。在这种方式下，端口所需的地址线饺少，地址译码器较简单，
采用专用的 I/O指令，执行时间少，指令长度短。端口操作指令形式上与存储器操作指令有明显区别，使程序编制与阅读较清晰。缺点是输入输出指令类别少，一般只能进行 传送操作。
在采用独立编址方式时,CPU必须提供控制信号以区别是寻址内存还是寻址 I/O端口。
8086微处理器在执行访问存储器指令时,M/IO信号为高电平，通知外部电路 CPU访问存储器，当 8086微处理器执行输入 /输出指令时,M/IO为低电平，以表 CPU在访问 I/O端口。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 26页
2.3 微处理器的外部特性
8088/8086 CPU具有 40条引脚，采用双列直插式的封装形式，为了减少芯片上的引脚数目,8088/8086 CPU都采用了分时服用的地址 /数据总线。正是由于这种分时复用的方法，使得 8088/8086 CPU可以用 40条引脚实现 20位地址,16位数据（ 8位数据）及许多控制信号和状态信号的传输。由于 8088只传输 8位数据，所以 8088只有 8个地址引脚兼作数据引脚，而 8086有 16个地址 /数据复用引脚。
这些引脚构成了 8088/8086 CPU的外总线，它包括地址总线、数据总线和控制总线。 8088/8086 CPU通过这些总线和存储器,I/O接口等部件组成不同规模的系统并相互交换信息。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 27页
2.3 微处理器的外部特性
2.3.1 8086的两种工作模式
2.3.2 最小模式引脚功能
2.3.3 最小模式系统组成
2.3.4 最小模式下总线时序
2.3.5 最大模式引脚功能
2.3.6 最大模式系统组成
2.3.7 最大模式下总线时序现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 28页
2.3.1 8086的两种工作模式
1 4 0
2 3 9
3 3 8
4 3 7
5 3 6
6 3 5
7 3 4
8 3 3
9 8 0 8 6 3 2
1 0 C P U 3 1
1 1 3 0
1 2 2 9
1 3 2 8
1 4 2 7
1 5 2 6
1 6 2 5
1 7 2 4
1 5 2 3
1 9 2 2
2 0 2 1
G N D
A D
1 4
A D
1 3
A D
1 2
A D
1 1
A D
1 0
A D
9
A D
8
A D
7
A D
6
A D
5
A D
4
A D
3
A D
2
A D
1
A D
0
N M I
I N T R
C L K
G N D
V
C C
( + 5 V )
A D
1 5
A
1 6
/ S
3
A
1 7
/ S
4
A
1 8
/ S
5
A
1 9
/ S
6
B H E / S
7
M N / M X
R D
H O L D ( R O / G T
0
)
H L D A ( R Q / G T
1
)
W R ( L O C K )
M / I O ( S
2
)
D T / R ( S
1
)
D E N ( S
0
)
A L E ( Q S
0
)
I N T A ( Q S
1
)
T E S T
R E A D Y
R E S E T
8086 CPU引脚图现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 29页
2.3.1 8086的两种工作模式
8086有两种工作模式
– 最小模式
是指系统中只有一个微处理器（ 8086）。在这种系统中，
8086直接产生所有的总线控制信号，系统所需的外加总线控制逻辑部件最少。
– 最大模式
是指系统中含有两个或多个微处理器，其中一个为主处理器
8086，其它的处理器称为协处理器，是协助主处理器工作的。
在最大模式工作时，控制信号是通过 8288总线控制器提供的。
目前常用的是最大模式。在不同模式下工作时,8086的部分引脚（第 21~24引脚）会有不同的功能。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 30页与工作模式无关的引脚
AD15 ~ AD0（ Address/Data）：地址 /数据复用引脚，双向，三态。
A19/S6 ~ A16/S3（ Address/Status）：地址 /状态复用引脚，输出，三态。
NMI（ Non-Maskable Interrupt）：非屏蔽中断输入信号，输入，上升沿触发
INTR（ Interrupt Request）：可屏蔽中断请求信号，输入，电平触发，高电平有效。
BHE/S7（ Bus High Enable/Status）：高 8位数据总线允许 /状态复用信号，三态，
输出，低电平有效
MN/MX（ Minimum/Maximum）：工作方式选择信号，输入。为 1时 CPU工作在最小模式下；为 0时,CPU工作在最大模式下。
RD（ Read）：读信号，三态，输出，低电平有效。
TEST：测试信号，输入，低电平有效。
READY（ Ready）：准备就绪信号，输入，高电平有效。
RESET（ Reset）,复位信号，输入，高电平有效。
CLK（ Clock）：主时钟信号，输入。
GND,VCC,8086只需单一的 +5V电源，由 VCC端输入，引脚 1和 20为两条 GND线，
要求均要接地。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 31页
2.3.2 最小模式引脚功能引脚 含义 功能说明写信号，三态输出，
低电平有效当低电平有效时，表示 CPU正在进行写存储器或 I/O端口的操作。
存储器或 I/O端口的访问信号，三态输出
=1时，表示 CPU当前正在访问存储器； =0时，表示
CPU当前正在访问 I/O端口中断响应信号，输出，
低电平有效表示 CPU响应了外部发来的信号，在中断响应总线周期，
可用来做读选通信号
ALE 地址锁存允许信号，
输出，高电平有效在最小模式系统中用来做地址锁存器 8288/8283的片选信号数据发送 /接收控制信号，三态输出在最小模式下用来控制总线收发器 8286/8287的数据传送方向。当 CPU输出（写）数据到存储器或 I/O端口时，
输出高电平；当 CPU输入（读）数据时，输出低电平
IOM/
WR
INTA
RDT/
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 32页
2.3.2 最小模式引脚功能引脚 含义 功能说明数据允许信号，三态输出，低电平有效当 CPU访问存储器或 I/O端口的总线周期的后一段时间内和中断响应周期中，此信号低电平有效。被用作为总线收发器 8286/8287的选通控制信号。在 DMA方式时，
为悬空状态
HOLD 总线请求信号，输入，
高电平有效在最小模式系统中，当其他部件要求占用总线时，可通过对此引脚施加一个高电平总线请求信号，向 CPU请求使用总线
HLDA 总线请求响应信号，
输出，高电平有效
CPU一旦测试到有 HOLD请求时，就在当前总线周期结束时，使 HLDA有效，表示响应这一总线请求，并立即让出总线使用权,CPU中指令执行部件（ EU）可继续工作到下次要求使用总线为止，一直到 HOLD无效，
CPU才将 HLDA置为无效，并收回对总线的使用权，继续操作
DEN
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 33页
2.3.3 最小模式系统组成
V
C C
8 2 8 4 A
时 钟 发生 器
R E S
M N / M X
R D
C L K W R
R E A D Y M / I O
R E S E T
8 0 8 6 C P U
A L E
B H E
A
1 9
~ A
1 6
A D
1 5
~ A D
0
D T / R
D E N
存 储 器 I / O 芯 片
V
C C
地 址 /
数 据地 址数 据 总 线地 址 总 线
B H E
T
O E
8 2 8 6
数 据 收 发器
S T B
8 2 8 2
地 址 锁 存器
O E
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 34页时钟发生器 8284A
8284A是 Intel公司专为 8086设计的时钟信号发生器，除提供恒定的时钟信号外，还对外界输入的就绪信号 RDY和复位信号进行同步。
8284A的工作原理为：当外界就绪信号 RDY输入 8284A时，经时钟下降沿同步后，输出 READY信号作为 8086的就绪信号 READY；当外界的复位信号输入 8284A时，经整形并由时钟下降沿同步后，输出
RESET信号作为 8086的复位信号
RESET，其宽度不得小于 4个时钟周期。外界的 RDY和可以在任何时候发出，但送至 CPU的信号都是经时钟同步后的信号 。
1 1 8
2 1 7
3 1 6
4 1 5
5 8 2 8 4 A 1 4
6 1 3
7 1 2
8 1 1
9 1 0
C S Y N C
P C L K
A E N
1
R D Y
1
R E A D Y
R D Y
2
A E N
2
C L K
G N D
V
C C
X
1
X
2
A S Y N C
E F I
F / C
O S C
R E S
R E S E T
8284A引脚图现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 35页地址锁存器
8086系统中使用 8282（或
8283）作为地址锁存器，
它是带三态缓冲器的 8位通用数据锁存器，可用于数据的锁存、缓冲或信号的多路输出。
1 2 0
2 1 9
3 1 8
4 1 7
5 8 2 8 2 1 6
6 1 5
7 1 4
8 1 3
9 1 2
1 0 1 1
D I
0
D I
1
D I
2
D I
3
D I
4
D I
5
D I
6
D I
7
O E
G N D
V
C C
D O
0
D O
1
D O
2
D O
3
D O
4
D O
5
D O
6
D O
7
S T B
引脚 功能
DI7 ~ DI0 数据输入
DO7 ~ DO0 数据输出允许输出，为低电平时，允许锁存数据从 DO7 ~ DO0输出；为高电平时，输出端 DO7 ~ DO0呈高阻态
STB 选通输入，当其上信号由高变低时，将 DI7 ~ DI0上数据锁存起来
VCC,GND 电源，接地
OE
8282引脚图现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 36页数据收发器
8286是为数据总线接口设计的三态输出 8位双向数据缓冲器。
1 2 0
2 1 9
3 1 8
4 1 7
5 8 2 8 6 1 6
6 1 5
7 1 4
8 1 3
9 1 2
1 0 1 1
V
C C
B
0
B
1
B
2
B
3
B
4
B
5
B
6
B
7
S T B
A
0
A
1
A
2
A
3
A
4
A
5
A
6
A
7
O E
G N D
OE
引脚 功能
A7 ~ A0 数据输入 /输出
B7 ~ B0 数据输入 /输出允许输出，为低电平时，允许数据输出；为高电平时，禁止数据通过缓冲器，输出呈高阻状态
T 方向控制,T为高电平时,A7~A0为输入端,B7~B0为输出端，数据被正向传送； T为低电平时,A7~A0为输出端,B7~B0为输入端，
数据被反向传送
VCC,GND 电源，接地现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 37页
2.3.4 最小模式下总线时序
基本概念
– 从取指令到指令执行完毕所需要的时间称为指令周期
（ Instruction Cycle）。
– 指令周期是由一个个基本总线周期构成的。总线周期是指 CPU从存储器或 I/O端口存取一个字节（或一个字）所需要的时间。
– 8086 CPU为了与存储器及外设端口交换数据，需要执行一个总线周期，这就是总线操作。按照数据传输方向来分，总线操作可以分为总线读操作和总线写操作。总线读操作是指 CPU从存储器或外设端口读取数据；总线写操作是指 CPU将数据写入存储器或外设端口。总线完成读操作和写操作的工作，需要 CPU的总线接口部件执行一个总线周期。 8086中，一个最基本的总线周期由 4
个时钟周期组成，每个时钟周期称为 T状态，用 T1,T2,T3和 T4
表示。时钟周期是 CPU的基本时间计量单位，由计算机主频决定，
由于 8086的时钟频率为 5MHz，故其时钟周期为 0.2μs。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 38页典型的 8086总线周期时序 T 1 T 2 T 3 T 4
一 个 总 线 周 期
C L K
地 址 输 出 数 据 输 出地 址 输 出 数 据 输 入读 周 期写 周 期地 址 / 数 据 总 线地 址 / 数 据 总 线现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 39页
2.3.4 最小模式下总线时序
总线读操作时序
T
1
T
2
T
3
T
W
C L K
（ 1 ~ n ）
T
4
高 为 读 存 储 器 低 为 读 I / O
浮 空
S
7 ~ 3
A
1 5 ~ 0
数 据 输 入
A D
1 5
~ A D
0
A L E
D E N
D T / R
R D
B H E / S
7
A
1 9
/ S
6
~ A 1 6 / S
3
M / I O
B H E A
1 9 ~ 1 6
①
②
③
④
⑤
⑥
⑦
R E A D Y
8086最小模式总线读操作时序现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 40页
2.3.4 最小模式下总线时序
总线写操作时序
T
1
T
2
T
3
T
W
C L K
（ 1 ~ n ）
T
4
高 为 写 存 储 器 低 为 写 I / O
S
7 ~ 3
A
1 5 ~ 0
数 据 输 出
A D
1 5
~ A D
0
A L E
D E N
D T / R
B H E / S
7
A
1 9
/ S
6
~ A 1 6 / S
3
M / I O
B H E A
1 9 ~ 1 6
①
②
③
④
⑤
⑥
⑦
W R
⑧
R E A D Y
8086最小模式总线写操作时序现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 41页
2.3.5 最大模式引脚功能引脚 含义 功能说明总线周期状态信号，
三态输出用来指示当前总线周期所进行的操作类型。它们经由总线控制器 8288进行译码，产生相应的访问存储器或 I/O
端口的总线控制信号总线请求输入 /总线请求允许输出信号，双向，低电平有效为 8086和其他处理器使用总线时提供一种仲裁电路，以代替最小模式下的 HOLD/HLDA两信号的功能。和是专门为多处理器系统而设计的。输入时表示其他处理器向
CPU请求使用总线；输出时表示 CPU对总线请求的响应信号，两条线可同时与两个处理器相连，内部保证它们有较高优先级封锁信号，三态输出，
低电平有效信号有效时，表明此时 CPU不允许其他系统总线控制器占用总线
QS1、
QS0
指令队列状态，输出 QS1和 QS0两个信号组合起来可指示 BIU中指令队列的状态，以提供一种让其他处理器（如 8087）监视 CPU
中指令队列状态的手段
012 SS、、S
1
0// GTRQGTRQ和
LOCK
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 42页
S2,S1,S0编码的功能与 8288控制信号表现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 43页
QS1和 QS0编码含义
QS1 QS0 指令队列状态
0 0 无操作
0 1 从队列中取指令第一字节
1 0 队列为空
1 1 从队列中取指令后续字节现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 44页
2.3.6 最大模式系统组成
V
C C
8 2 8 4 A
时 钟 发生 器
R E S
M N / M X
S
0
C L K S
1
R E A D Y S
2
R E S E T
8 0 8 6 C P U
B H E
A
1 9
~ A
1 6
A D
1 5
~ A D
0
存 储 器 I / O 芯 片地 址 /
数 据数 据 总 线地 址 总 线
8 2 8 8
总 线 控 制 器
C L K
S
0
I N T A
S
1
M R D C
S
2
M W T C
D E N I O W C
D T / R I O R C
A L E
T
O E
8 2 8 6
数 据 收 发器
S T B
8 2 8 2
地 址 锁 存器
O E
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 45页总线控制器 8288
总线控制器 8288是 8086工作中最大模式下构成系统时必不可少的芯片，它根据 8086在执行指令时提供的总线周期状态信号 S2,S1和 S0建立控制时序，输出读 /写控制命令，可以提供灵活多变的系统配置，以实现最佳的系统性能。 8288有 4组信号,2组输入,2组输出。
1 2 0
2 1 9
3 1 8
4 1 7
5 8 2 8 8 1 6
6 1 5
7 1 4
8 1 3
9 1 2
1 0 1 1
V
C C
S
0
S
1
M C E / P D E N
D E N
C E N
I N T A
I O R C
A I O W C
I O W C
I O B
C L K
S
1
D T / R
A L E
A E N
M R D C
A M W C
M W T C
G N D
状 态 译 码 器命 令 信 号 发生 器控 制 逻 辑控 制 信 号 发生 器
8288结构框图和引脚信号图现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 46页
2.3.6 最大模式系统组成
总线控制器 8288
时钟发生器、总线锁存器和总线收发器
– 在最大模式下，这三个部件的工作与最小模式相同现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 47页
2.3.7 最大模式下总线时序
8086通常工作在最大模式。在最大模式下，
8086的基本总线周期由 4个 T状态即 T1,T2、
T3和 T4组成。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 48页
2.3.7 最大模式下总线时序
存储器读周期
T
1
T
2
T
3
T
W
C L K
（ 1 ~ n ）
T
4
S
6
~ S
3
A
1 5
~ A
0
数 据 输 入
A D
1 5
~ A D
0
A L E
D E N
D T / R
A
1 9
~ A
1 6
M R D C
R E A D Y
S
2
~ S
0
A
1 9
/ S
6
~ A
1 6
/ S
3
8 2 8 8
产 生
S
2
= 1,S
1
= 0,S
0
= 1
S
2
,S
1
S
0
= 1 1 1
8086最大模式存储器读周期时序现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 49页
2.3.7 最大模式下总线时序
存储器写周期
8086最大模式存储器写周期时序
T
1
T
2
T
3
T
W
C L K
（ 1~ n）
T
4
S
6
~ S
3
A D
15
~ A D
0
A L E
D E N
D T /R
A
19
~ A
16
写 命 令
R E A D Y
S
2
~ S
0
S
2
= 1,S
1
= 1,S
0
= 0
S
2
,S
1
S
0
= 111
A
19
/S
6
~ A
16
/S
3
数 据 输 出
A
19
~ A
16
A M W C
M W T C
8288
产 生现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 50页
2.4 高性能微处理器
美国 Intel公司成立于 1968年,1969年就设计了 4
位的 4004芯片,1973年开发出 8位的 8080芯片，
1978年正式推出 16位的 8086微处理器芯片，随后经历了 80286,80386,80486到 Pentium，
Pentium也经历了 Pentium,Pentium MMX、
Pentium Pro以及把 MMX技术和 Pentium Pro技术结合在一起的 PentiumⅡ,Pentium Ⅲ,
Pentium 4。这些 CPU形成一个系列 —— 80X86
系列，它们是向下兼容的，在 8086（ 8088） CPU
上开发的程序，完全可以在 Pentium 4上运行，
所以,Intel公司把它们称为 IA（ Intel
Architecture） -32结构微处理器。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 51页
2.4 高性能微处理器
2.4.1 80286微处理器
2.4.2 80386微处理器
2.4.3 80486微处理器
2.4.4 Pentium系列微处理器现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 52页
2.4.1 80286微处理器
1982年 1月 Intel公司推出的 80286是比
8086/8088更先进的 16位微处理器芯片，
其内部操作和寄存器都是 16位的，该芯片集成 13.5万个晶体管，并能与 8086/8088
相兼容。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 53页
2.4.1 80286微处理器
80286的主要特性
– CPU内部的 4个相互独立的处理部件执行部件 EU、总线部件 BU、指令部件 IU和地址部件 AU并行工作，提高了数据吞吐量，加快了处理速度。
– 采用 68引线 4列直插式封装，不再使用分时复用地址 /数据引脚，具有独立的 16条数据线 D15 ~ D0和 24条地址线 A23 ~ A0。
– 时钟频率已从早期的 6MHz,8MHz,12MHz提高到 16MHz,20MHz、
25MHz，远远高于 8086/8088的 4.77MHz,5MHz,8MHz,10MHz。
– 片内 AU单元的 MMU首次实现虚拟存储器管理，这是一个十分重要的技术。所谓虚拟存储器管理，就是要解决如何把较小的物理存储空间分配给具有较大虚拟存储空间的多用户 /多任务的问题。在 80286中，
虚拟存储空间可达 1GB（ 220），而物理存储空间只有 16MB（ 224）。
80286存储器管理机构使用段式管理方式。
– 能有效地运行实时多任务操作系统，支持存储器管理和保护功能。存储器管理可以两种方式实方式和保护方式对存储器进行访问；保护功能包括对存储器进行合法操作与对任务实现特权级的保护两个方面。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 54页
2.4.1 80286微处理器
80286的内部结构段 基 址段 大 小段 界 限 检查 器地 址 锁 存 和 驱 动 器数 据 收 发 器
6 字 节 预 取 队 列指 令 部 件 I U
物 理地 址加 法器偏 移 量加 法 器寄存器
A L U
控 制预 存 器处 理 器 扩充 接 口总 线 控 制
3 译 码 指 令队 列指 令 译 码器总 线 部 件 B U
执 行 部 件 E U
地 址 部 件 A U
N M I
I N T R E R R O R
B U S Y
R E S E T
C L K
V
S S
V
C C
C A P
P E R E Q
A
2 3
~ A
0
B H E,M / I O
R E A D Y,H O L D
S
0
S
1
,C O D / I N T A
P E A C K
L O C K,H L D A,
D
1 5
~ D
0
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 55页
2.4.2 80386微处理器
1985年 Intel公司推出了与 8086/8088、
80286兼容的高性能 32位微处理器 80386，
该芯片内部集成有 27.5万个晶体管，整个芯片采用 132条引脚陶瓷网络阵列式（ PGA）
封装，具有高可靠性和紧密型。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 56页
2.4.2 80386微处理器
80386的主要特性
– 提供 32位指令，支持 8位,16位和 32位的数据类型，具有 8个通用 32位寄存器,ALU和内部总线的数据通路均为 32位，具有片内地址转换的高速缓冲存储器 Cache。
– 提供 32位外部总线接口，最大数据传输速率为 32Mb/s。由于采用了流水线方式，可同高速 DRAM芯片接口，支持动态总线宽度控制，能动态地切换 32位 /16位数据总线。
– 时钟频率为 12.5MHz,16MHz,20MHz,25MHz和 33MHz等。
– 具有片内集成存储器管理部件 MMU，可支持虚拟存储和特权保护，保护机构采用 4级特权层，可选择片内分页单元。片内具有多任务机构，能快速完成任务的切换。
– 具有实地址方式、保护方式和虚拟 8086三种工作方式。实地址方式和虚拟 808方式与 8086相同，保护方式可支持虚拟存储、保护和多任务。
– 可直接寻址 4GB（ 232）的物理存储空间，虚拟存储空间达 64TB。存储器采用分段结构，一个段最大可为 4GB。
– 通过配用 80287,80387数值协处理器可支持高速数值处理。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 57页
2.4.2 80386微处理器
80386的内部结构桶 形 移 位 器
A L U
乘 / 除 硬 件寄 存 器 组译 码 和 定 序控 制 R O M
指 令 译 码 器已 译 码 指 令序 列预 取 器 / 界 限校 验 器
1 6 字 节 预 取队 列输 入 加 法 器描 述 符 寄 存器界 限 和 属 性
P L A
加 法 器页 高 速 缓 冲存 储 器控 制 和 属 性
P L A
请 求 判 优 器地 址 驱 动 器流 水 线 / 总 线宽 度 控 制
M U X / 收 发 器保 护 测 试部 件
3 2
3 2
3 2
3 2
M M U
分 段 部 件 分 页 部 件总 线 接 口 部 件指 令 预 取 部 件指 令 译 码 部 件控 制 部 件数 据 部 件执 行 部 件指 令 部 件
3 2
3 2
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 58页
2.4.2 80386微处理器
80386的寄存器结构现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 59页标志寄存器 EFLAGS
在标志寄存器中 CF,PF,AF,ZF,SF,TF,IF,DF,OF这 9个标志的含义、作用和 8086中的标志一样。另外增加了 4个标志，其含义分别为：
– IOPL（ I/O Privilege Level，位 13,12）：输入 /输出特权级别标志，它用来限制
I/O指令的使用特权级（ 0～ 3）。
– NT（ Nested Task，位 14）：任务嵌套标志，指出当前执行的任务是否嵌套于另一任务中。
– RF（ Resume Flag，位 16）：重新启动标志，它用于调试失败后，强迫程序恢复执行,RF自动清零。
– VM（ Virtual 8086 Modal,位 17）：虚拟 8086方式标志，当 VM为 1时，使 80386
工作于虚拟 8086方式。在保护方式下，可以通过指令使 VM置 1，进入虚拟 8086方式。
上述标志中,CF,PF,AF,ZF,SF,OF,NT为状态标志,DF,IF,TF、
IOPL为控制标志,VM,RF为系统方式标志。
R F N T I O P L O F D F I F T F S F Z F A F P F C F
保 留
V M
3 1,,,1 8 1 7 1 6 1 5 1 4 1 3 1 2 1 1 1 0 9 8 7 6 5 4 3 2 1 0
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 60页控制寄存器 CR
80386内部有 4个 32位的控制寄存器 CR0、
CR1,CR2,CR3，用来保存机器的各种全局性状态。这些状态影响系统所有任务的运行，它们主要是供操作系统使用的，因此操作系统设计人员需要熟悉这些寄存器。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 61页控制寄存器 CR
CR0的低 16位称为机器状态字 MSW,CR0各位的含义如下：
– PE （ Protection Enable）：保护方式允许位。 PE为 1时，启动系统进入保护方式； PE为 0时，
则为实地址方式。我们可以通过指令来设置 PE。
– MP （ Monitor Coprocessor）：协处理器监控位。当协处理器工作时,MP=1，否则，
MP=0。
– EM （ Emulate Coprocessor）：模拟协处理器控制位。如 EM为 1，则会使所有协处理器指令都产生一个“协处理器无效”信号，表示要用软件来模拟协处理器工作；只有当 EM为 0时，
才会使协处理器指令在实际的协处理器 80287或 80387上执行。
– TS（ Task Switched）：任务转换位。 80386是一多任务系统，在任务切换时，系统硬件总是使 TS置 1，此时不允许协处理器工作，当任务切换完成后,TS=0。
– ET （ Processor Extension Type）：处理器扩展类型控制位。如协处理器为 80387，则将
ET设置为 1，此时使用 32位数据类型；如协处理器为 80287，则将 ET设置为 0，此时，使用 16
位数据类型。通过此位，系统设计人员可选用 80387或 80287，并使其处于正确的工作状态。
– PG （ Paging Enable）：页式管理允许位。 PG为 1时，启动 80386片内分页部件工作,PG为
0则禁止分页部件工作。
E T T S E M M P P E
3 1 3 0,,,1 6 1 5,,,5 4 3 2 1 0
P G
控制寄存器 CR0的结构现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 62页
2.4.3 80486微处理器
80486是 Intel公司于 1989年 4月推出的，它采用 lμm CHMOS工艺，芯片内集成了 120
万个晶体管，时钟频率为 25~50MHz。寄存器仍为 32位，数据总线和地址总线也皆为
32位。 80486是功能上的另一次飞跃，它把
80386微处理器,X87FPU和片上的 Cache
集成在一起，从功能上形成了 IA-32微处理器结构。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 63页
2.4.3 80486微处理器
80486的主要特性
– 在 CISC（复杂指令集计算机）技术的基础上，首次采用了 RISC（精简指令集计算机）技术，有效地减少了指令的时钟周期个数。
– 芯片上集成部件多。包括了 8KB的指令和数据高速缓存、浮点运算部件、分页虚拟存储管理和 80387数值协处理器等多个部件，并且集
Cache与 CPU为一体，提高了微处理器的处理速度。
– 高性能的设计。在以主频 33MHz工作时,8KB的指令和数据兼用的高速缓冲存储器与 106Mb/s的猝发总线传输率相结合，确保高速的系统处理能力。由于 80486采用了猝发式总线与内存进行高速数据交换，
从而大大加快了微处理器与内存交换数据的速度。
– 完全的 32位体系结构。地址和数据总线均为 32位，寄存器也是 32位。
– 增加了多处理器指令，增强了多重处理系统，片上硬件确保了超高速缓存一致性协议，并支持多级超高速缓存结构。
– 具有机内自测试功能，可以广泛地测试片上逻辑电路、超高速缓存和片上分页转换高速缓存。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 64页
2.4.3 80486微处理器
80486的内部结构桶 形 移 位 器寄 存 器 文 件
A L U
分 段 部 件描 述 符 寄 存器界 限 和 属 性
P L A
分 页 部 件转 换 后 援缓 冲 器 T L B
高 速 缓 存部 件
8 K B
高 速 缓 存浮 点 部 件浮 点 寄 存 器文 件控 制 R O M
控 制,保 护测 试 部 件指 令 译 码预 取 器
3 2 B
指 令 队 列
2 * 1 6 B
时 钟 产 生 器地 址 驱 动 器写 缓 冲 器
4 * 8 0
数 据 总 线 收发 器总 线 控 制请 求 时 序 器突 发 控 制宽 度 控 制超 高 速缓 存 控 制奇 偶 校 验 的生 成 与 控 制微 指 令
3 2
位 移 总 线
2 4
1 2 8
2
2 4
物 理地 址
3 2
3 2
3 2 D B
3 2 D B
3 2 A B
2 4
物 理地 址现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 65页
2.4.4 Pentium系列微处理器
Pentium系列微处理器从 Pentium、
Pentium Pro,Pentium MMX到
PentiumⅡ,Pentium Ⅲ,Pentium 4、
Pentium D,Pentium M,Pentium Dual-
Core,Pentium Extreme Edition等，
Intel公司通过改变 CPU的工作频率、二级缓存的大小、产品制造工艺等来不断提高微处理器的性能，内部结构和功能也在不断地扩充。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 66页
2.4.4 Pentium系列微处理器
Pentium系列微处理器的主要特性
– 高集成度，片内集成有 310万个晶体管。
– 时钟频率高，从 60MHz或 66MHz发展到 500MHz,700MHz和 1500MHz。
– 数据总线带宽增加，内部总线为 32位，外部数据总线宽度为 64位。
– 片内采用分立的指令 Cache和数据 Cache结构，可无冲突地同时完成指令预取和数据读 /写。
– 采用 RISC型超标量结构。超标量是指微处理器内具有多条指令执行流水线，以增加每个时钟周期内可以执行的指令数，从而使微处理器的运行速度成倍提高。
– 高性能的浮点运算器。 Pentium采用全新设计的增强型浮点运算器（ FPU），即 FPU采用了超级流水线技术，使得它的浮点运算速度比 80486DX要快 3~5倍。
– 双重分离式高速缓存。将指令高速缓存与数据高速缓存分离，各自拥有独立的 8KB高速缓存。而且数据高速缓存采用回写方式，以适应共享主存储器多机系统的需要，抑制存取总线次数，使其能全速执行，减少等待及传送数据时间。
– 增强了错误检测与报告功能。内部增强了错误检测与报告功能，特别引进了片功能冗余检测（ FRC），并采用了一种能降低出错的六晶体管存储单元。
– 64位数据总线。 Pentium为了大幅度提高数据传输速度而使用 64位的数据总线。
– 分支指令预测。处理器内部采用了分支预测技术，大大提高了流水线执行效率。
– 常用指令固化及微代码改进。把一些常用的指令（如 MOV,INC,DEC,PUSH等）改用硬件实现，不再使用微代码操作，使指令执行速度进一步提高。
– 系统管理方式。具有实地址方式、保护方式、虚拟 8086方式及具有特色的 SMM（系统管理方式）。与其他高性能微处理器一样，复位时自动进入实地址方式，可以通过机器内部的装有系统级程序代码的 ROM
来控制，并可以从一种方式切换到另一种方式。
– 软件向下兼容 80386/80486，可以在 MS-DOS,Windows 95,Windows NT,Windows XP,Windows
Vista,OS/2,UNIX和 Solaris等操作系统下运行。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 67页
2.4.4 Pentium系列微处理器
Pentium系列微处理器的内部结构
– Pentium微处理器的主要部件包括总线接口部件、指令高速缓存器、数据高速缓存器、
指令预取部件（指令预取缓冲器）与转移目标缓冲器、寄存器组、指令译码部件、具有两条流水线的整数处理部件（ U流水线和 V流水线）、拥有加乘除运算且具有多用途电路的流水浮点处理部件 FPU等。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 68页转 移 目 标缓 冲 器
8 K B 指 令 超 高 速 缓 存
T L B
预 存 缓 冲 器指 令 译 码控 制 部 件地 址 生 成
U 流 水 线地 址 生 成
V 流 水 线整 数 寄 存 器 组
A L U
U 流 水 线
A L U
V 流 水 线滚 筒 式移 位 器
8 K B 指 令 超 高 速 缓 存
T L B
页面部件总线部件控 制 R O M
控 制寄 存 器 组加 法乘 法除 法浮 点 部 件
6 4 位数 据总 线
3 6 位数 据总 线控 制
Pentium处理器内部结构现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 69页
2.4.4 Pentium系列微处理器
Pentium Pro微处理器
– Pentium Pro又称为高能奔腾，是 Intel公司继 Pentium之后于 1995年末推出的又一种新型高性能奔腾微处理器。它比 Pentium增加了 8条指令，对 X86处理器向下兼容，采用 387个引脚的 PGA封装。
– Pentium Pro的主要特点如下。
微处理器集成了 550万片晶体管，高速缓存器集成了 1550万片晶体管。
三路发布超级标量微结构,14级超流水线，使一个时钟周期内可同时执行 3条指令。
具有 5个并行处理单元,2个整数运算部件,1个装入部件,1个存储部件,1个浮点运算部件。
8KB两路组相关指令高速缓存,8KB四路组相关数据高速缓存。
专用全速总线上的 256KB SRAM二级高速缓存与微处理器紧密相连。
事务处理 I/O总线和非封锁高速缓存分级结构。
错序执行，动态分支预测和推理执行。
工作电压 2.9V,0.6μm结构,4层金属 BiVMOS工艺，微处理器其硅片 306mm2。
主要用于具有 32位操作系统的服务器中。
采用了 RISC技术，超标量与超流水线相结合的核心机构，实现了动态执行技术。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 70页
2.4.4 Pentium系列微处理器
MMX和 Pentium MMX微处理器
– MMX是 Multi-Media-eXtended（多媒体扩展技术）的简称，在微处理器内部除常用指令系统的指令外，增加了支持多媒体的指令集，使微处理器性能大大增强。
– Intel公司于 1997年初推出 Pentium MMX，称为多能奔腾处理器，是一种充分改善多信息应用程序性能的微处理器。具有MMX技术的用于台式系统的多能奔腾处理器的主频主要有
166MHz,200MHz和 233MHz。
– 多能奔腾微处理器可以全面提高计算机的综合性能，主要包括整数运算、浮点运算及多媒体应用 3个方面。与相同速度的奔腾处理器相比，使用 MMX技术的多能奔腾处理器性能可提高 60%
以上。基于 MMX技术的新微处理器芯片增加了 57条多媒体指令，
加快了运行多媒体和视频应用程序的速度，而且把芯片的高速缓存器加大一倍，并给予更强的分支预测能力，使其计算技能在执行所有任务中获得成功。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 71页
2.4.4 Pentium系列微处理器
Pentium Ⅱ 微处理器
– 1997年 5月,Intel公司推出了 Pentium Ⅱ,它采用了与 Pentium Pro相同的核心结构，从而继承了原有 Pentium Pro处理器优秀的 32位微处理器性能。与此同时，它加快了对段寄存器写操作的速度，增加了对多媒体的支持和对 16位代码优化的特性，它能够同时处理两条 MMX指令。
– Pentium Ⅱ 首次采用单边连接盒的独立接插式标准（ Slotl），用一块带金员外壳的印刷电路扳，不但集成了处理器部件，还包括了 32KB的 L1 Cache，并且处理器封装与 512KB~2MB的 L2 Cache等置于同一个底座共 242个引脚，可直接插入主扳的相应插座中。
– Pentium Ⅱ 处理器的主要特点如下。
双重独立总线（ DIB）体系结构，能同时使用具有纠错功能的 64位系统总线和具有可选纠错功能的 64位 Cache总线。
多重跳转分支预测。通过多条分支预测程序执行，加快了指令向处理器的流动。
数据流分析。分析并重排指令，使指令以优化的顺序执行，与原始程序的顺序无关。
指令推测执行。通过预先查看程序计数器 PC，并执行那些将要执行的指令，提高了程序运行速率。
采用 Intel MMX技术。包括了 57条增强的 MMX指令技术，可处理视频、卢频及图像数据。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 72页
2.4.4 Pentium系列微处理器
Pentium Ⅲ 微处理器
– 1999年 Intel公司推出了 Pentium Ⅲ 微处理器，总线频率为
100MHz/133MHz，内部核心部分集成了 950万只晶体管，具有单指令多数据（ SIMD）浮点运算部件,SIMD技术使 Pentium Ⅲ 微处理器用一条指令就能完成以往需要 4条指令才能完成的浮点数据运算。
Pentium Ⅲ 微处理器又增加了 70条多媒体指令，仍采用 Slotl封装。
1000MHz（ 1GHz）的 Pentium Ⅲ 处理器芯片内集成了 2810万个晶体管，体积更小，功耗更低而性能更强。
– Pentium Ⅲ 的主要特点如下。
主频 450MHz以上。
总线频率 100MHz/133MHz。
新增加 70条 SSE指令。
2.0V供电,0.25m工艺制造。
32KB的 L1 Cache以主频速度工作,512KB的 L2 Cache以主频一半速度工作。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 73页
2.4.4 Pentium系列微处理器
Pentium 4处理器
– 2000年 3月,Intel公司推出了新一代高性能 32位 Pentium 4微处理器，它采用了 NetBurst的新式处理器结构，可以更好地处理互联网用户的需求，在数据加密、视频压缩和对等网络等方面的性能都有较大幅度的提高。
– Pentium 4微处理器有以下的主要特征和处理能力。
采用超级流水线技术，使 CPU指令的运算速度成倍增长，在同一时间内可以执行更多的指令，显著提高了处理器时钟频率以及其他性能。
快速执行引擎使处理器的算术逻辑单元达到了双倍内核频率，可以用于频繁处理诸如 加、减运算之类的重复任务，实现了更高的执行吞吐量，缩短了等待时间。
执行追踪缓存，用来存储和转移高速处理所需的数据。
高级动态执行，可以使微处理器识别平行模式，并且对要执行的任务区分先后次序，
以提高整体性能。
具备 400MHz的系统总线，可以使数据以更快的速度进出微处理器，此总线在 Pentium
4微处理器和内存控制器之间提供了 3.2GB的传输速度，具备了响应更迅速的系统性能。
增加了 114条新指令，主要用来增强微处理器在视频和音频等方面的多媒体性。
为用户提供了更加先进的技术，使之能够获得丰富的互联网体验。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 74页小结
1,8086微处理器从功能结构上可以划分为执行部件和总线接口部件两大部分。
2,8086微处理器可供编程使用的有 14个 16位寄存器，按其用途可分为 3类：通用寄存器、段寄存器、控制寄存器。
3,8086微处理器的存储器和 I/O组织，存储器的分段管理、
物理地址和逻辑地址的换算及 I/O端口的编址方式。
4,8086微处理器的引脚功能、工作模式、最小模式和最大模式下的引脚功能、系统组成和总线时序。
5,Intel公司的 32位 80X86系列产品 80286,80386,80486
以及 Pentium系列等高档微处理器的特点及基本结构。
2009年 7月 31日 第 1页第 2章 微处理器内部结构和外部特性现代微机原理及接口技术 清华大学出版社教学目标教学重点教学过程现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 2页教学目标
理解 8086微处理器的功能结构。
理解 8086微处理器的通用寄存器、段寄存器、
控制寄存器的功能和用途。
熟练掌握 8086微处理器的存储器的分段管理、
物理地址和逻辑地址的换算及 I/O端口的编址方式。
理解 8086微处理器的引脚功能、工作模式、最小模式和最大模式下的引脚功能、系统组成和总线时序。
了解 80286,80386,80486以及 Pentium系列等高档微处理器的特点及基本结构。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 3页教学重点
8086微处理器的通用寄存器、段寄存器、
控制寄存器的功能和用途。
8086微处理器的存储器的分段管理、物理地址和逻辑地址的换算及 I/O端口的编址方式。
8086微处理器的引脚功能、工作模式、最小模式和最大模式下的引脚功能、系统组成和总线时序。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 4页教学过程
2.1 微处理器的内部结构
2.2 8088/8086存储器和 I/O组织
2.3 微处理器的外部特性
2.4 高性能微处理器现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 5页
2.1 微处理器的内部结构
2.1.1 微处理器的基本结构
2.1.2 8088/8086的功能结构
2.1.3 8088/8086的寄存器结构现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 6页
2.1.1 微处理器的基本结构
CPU的 3大主要部件：
– 运算器
– 控制器
– 寄存器组通 用寄 存 器 组地 址寄 存 器 组指令寄存器指令译码逻辑时序和控制逻辑地 址总 线 控 制数 据总 线 控 制寄 存 器 累 加 器 标 志 寄 存 器
A L U
控 制 总 线地 址 总 线数 据 总 线内 部 数 据 总 线现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 7页
2.1.2 8088/8086的功能结构
A L U
A H
B H B L
C H C L
D H D L
S P
B P
S I
D I
暂 存 寄 存 器
E U
控 制 单 元标 志 寄 存 器地 址 加法 器
C S
D S
S S
E S
I P
内 部 通 信寄 存 器总 线 控 制逻 辑
1 2 3 4
指 令 流 队 列
2 0 位地 址 总 线
1 6 位数 据总 线
8 0 8 8 / 8 0 8 6
外 部 总 线
5 6
8 位
1 6 位
A L U
数 据 总 线指 令 执 行 部 件 （ E U ） 总 线 接 口 部 件 （ B I U ）
A L
8 0 8 8
8 0 8 6
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 8页
2.1.2 8088/8086的功能结构
8088/8086 CPU由两个独立的功能部件构成：指令执行部件 EU（ Execution Unit）和总线接口部件 BIU（ Bus Interface Unit），两者可并行操作。
– EU包含 1个 16位的算术逻辑单元 ALU,8个 16位的通用寄存器,1个 16位的状态标志寄存器 FR,1个数据暂存寄存器和执行部件的控制电路。
– BIU内部设有 4个 16位段地址寄存器，即代码段寄存器
CS、数据段寄存器 DS、堆栈段寄存器 SS和附加段寄存器 ES； 1个 16位指令指针寄存器 IP； 1个 6字节指令队列缓冲器；以及 20位地址加法器和总线控制电路。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 9页
2.1.2 8088/8086的功能结构等 待 取 指 1 执 行 1 等 待 取 指 2 执 行 2 等 待 取 指 3 执 行 3
忙 闲 忙 闲 忙 闲
C P U
总 线
传统微处理器在执行程序时依次先从存储器中取出 — 条指令，然后读出操作数，最后执行指令。即取指令和执行指令是串行进行的，取指令期间 CPU必须等待。
在 8086中，取指令和执行指令分别由总线接口部件 BIU和指令执行部件 EU来完成，并且存在指令队列缓冲器中，使 BIU和 EU可以并行工作，指令执行部件负责执行指令，总线接口部件负责提取指令、读出操作数和写入结果。这两个部件能互相独立地工作。在大多数情况下，取指令和执行指令可以重叠进行，即在执行指令的同时进行取指令的操作。
取 指 1 取 指 2 取 指 3 取 指 4 取 指 5 取 指 6
忙 忙 忙 忙 忙 忙
B I U
总 线执 行 1 执 行 2 执 行 3 执 行 4 执 行 5 执 行 6
E U
传统微处理器的指令执行过程 8086微处理器的指令执行过程现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 10页
2.1.3 8088/8086的寄存器结构
8088/8086内部有 14个
16位寄存器，按功能可分为 3大类：
– 通用寄存器 8个
– 段寄存器 4个
– 控制寄存器 2个
A H
B H B L
C H C L
D H D L
S P
B P
S I
D I
A L
C S
D S
S S
E S
I P
F L A G
累 加 器 A X
基 址 寄 存 器 B X
计 数 寄 存 器 C X
数 据 寄 存 器 D X
堆 栈 指 针 寄 存 器基 址 指 针 寄 存 器源 变 址 寄 存 器目 的 变 址 寄 存 器代 码 段 寄 存 器数 据 段 寄 存 器堆 栈 段 寄 存 器附 加 段 寄 存 器指 令 指 针 寄 存 器标 志 寄 存 器数 据 寄 存 器指 针 和 变 址 寄 存 器段 寄 存 器控 制 寄 存 器通 用 寄 存 器现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 11页通用寄存器的特定用法寄存器名称 寄存器含义 常用的操作功能
AX 16位累加器 字乘，字除，字 I/O处理
AL 8位累加器 字节乘，字节除，字节 I/O处理，查表转换，十进制运算
AH 8位累加器 字节乘，字节除
BX 16位基址寄存器 查表转换
CX 16位计数寄存器 数据串操作指令，循环指令
CL 8位计数寄存器 变量移位，循环移位
DX 16位数据寄存器 字乘，字除，简介 I/O处理
SP 16位堆栈指针寄存器 堆栈操作
SI 16位源变址寄存器 数据串操作指令
DI 16位目的变址寄存器 数据串操作指令现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 12页段寄存器
8088/8086共有 4个 16位的段寄存器，用来存放每一个逻辑段的段起始地址。
– 代码段寄存器 CS（ Code Segment）：用来给出当前的代码段起始地址，存放 CPU可以执行的指令,CPU执行的指令将从代码段取得。
– 数据段寄存器 DS（ Data Segment）：指向程序当前使用的数据段，用来存放数据，包括参加运算的操作数和中间结果。
– 堆栈段寄存器 SS（ Stack Segment）：给出程序当前所使用的堆栈段，即在存储器中开辟的堆栈区，堆栈操作的执行地址就在该段。
– 附加段寄存器 ES（ Extra Segment）：指出程序当前所使用的附加段，通常也用来存放数据，典型用法是存放处理以后的数据。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 13页控制寄存器
指令指针寄存器 IP
– IP是一个 16位的寄存器，存放 EU要执行的下一条指令的偏移地址，用以控制程序中指令的执行顺序。
标志寄存器 FLAG
– FLAG是一个 16位的寄存器，共 9个标志，其中 6个用做状态标志,3个用做控制标志。
O F I F T FD F S F A FZ F C FP F
1 5 1 4 1 3 1 2 1 1 1 0 9 8 7 6 5 4 3 2 1 0
8088/8086微处理器标志寄存器现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 14页标志寄存器 FLAG中标志位的含义、
特点及应用场合标志类别 标志位 含义 特点 应用场合状态标志
CF
（ Carry Flag）
进位标志 CF=1时，结果在最高位上产生一个进位（加法）或借位（减法）； CF=0时，则无进位或借位产生用于加、减法运算，移位和循环指令也能把存储器或寄存器中的最高位（左移）
或最低位（右移）移入 CF位中
PF
（ Parity Flag）
奇偶标志 PF=1时，结果中有偶数个 1； PF=0时，则表示结果中有奇数个 1。
用于检查在数据传送过程中是否发生错误
AF
（ Auxiliary Carry Flag）
辅助进位标志 AF=1时，结果的低 4位产生了一个进位或借位；
AF=0时，则无进位或借位用于实现 BCD码算术运算结果的调整
ZF
（ Zero Flag）
零标志 ZF=1时，运算结果位零； ZF=0时，则表示运算结果不为零用于判断运算结果和进行控制转移
SF
（ Sign Flag）
符号标志 SF=1时，运算结果为负数，即最高位为 1； SF=0时，
则表示运算结果为正数，即最高位为 0
用于判断运算结果和进行控制转移
OF
（ Overflow Flag）
溢出标志 OF=1时，带符号数在进行算术运算时产生了算术溢出，即运算结果超出了带符号数所能表示的范围；
OF=0时，则无溢出用于判断运算结果的溢出情况控制标志
TF
（ Trap Flag）
陷阱标志 若 TF=1，则 CPU处于单步工作方式,CPU执行完一条指令就自动产生一个内部中断，转去执行一个中断服务程序；若 TF=0,CPU正常执行程序为了调试程序方便而设置的
IF
（ Interrupt Enable Flag）
中断允许标志 若 IF=1，允许 CPU接受外部从 INTR引脚上发来的可屏蔽中断请求信号；若 IF=0，则进制 CPU接受可屏蔽中断请求信号控制可屏蔽中断的标志
DF
（ Direction Flag）
方向标志 若 DF=1，字符串操作指令按递减的顺序从高地址到低地址的方向对字符串进行处理；若 DF=0，字符串操作指令按递增的顺序对字符串进行处理用于控制字符串操作指令的步进方向现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 15页
2.2 8088/8086存储器和 I/O组织
2.2.1 8088/8086的存储器组织
2.2.2 8088/8086的 I/O组织现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 16页
2.2.1 8088/8086的存储器组织
存储器的内部结构和访问
– 由于 8088/8086有 20根地址线，所以可寻址的存储器空间为 1MB（ 220B），地址范围为 0~220-1
（ 0000H~FFFFFH）。存储器内部按字节进行组织，
两个相邻的字节称为一个字。存放的信息若以字节为单位，则将其在存储器中按顺序排列存放：若存放的数据为一个字则将每一个字的低字节存放在低地址中，
高字节存放在高地址中，并以低地址作为该字的地址。
– 在 8088/8086存储器中，从偶地址开始存放的字，称为规则字或对准字，从奇地址开始存放的字，称为非规则字或非对准字。规则字的存取可在一个总线周期内完成，非规则字的存取需要两个总线周期。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 17页
2.2.1 8088/8086的存储器组织
存储器的内部结构和访问
– 8088/8086存储器 1MB的存储空间被分成两个512KB的存储体，分别叫高位库和低位库。低位库固定与 CPU低位字节数据线 D7~D0相连，称为低字节存储体，该存储体中的每个地址均为偶地址；高位库与 CPU的高位字节数据线 D15~D8相连，称为高字节存储体，该存储体中的每个地址均为奇地址。
两个存储体之间采用字节交叉编址方式。
5 1 2 K × 8
（ 奇 地 址 ）
A
0
= 1
5 1 2 K × 8
（ 偶 地 址 ）
A
0
= 0
0 0 0 0 1 H
0 0 0 0 3 H
0 0 0 0 5 H
F F F F D H
F F F F F H
0 0 0 0 0 H
0 0 0 0 2 H
0 0 0 0 4 H
F F F F C H
F F F F E H
8088/8086存储器的分体结构现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 18页
2.2.1 8088/8086的存储器组织
存储器的内部结构和访问
– 8086系统设置了一个总线高位有效控制信号 BHE。与
A0相互配合，使得 CPU可以访问两个存储体中的一个字信息。
A0 操作功能 数据总线
0 0 同时访问两个存储体，读 /写一个规则字信息
D15~D0
0 1 只访问奇地址存储体，读 /写高字节信息 D15~D8
1 0 只访问偶地址存储体，读 /写低字节信息 D7~D0
1 1 无操作
BHE
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 19页
8088/8086存储器结构
A
1 9
~ A
1
S E L A
1 8
~ A
0
奇 地 址 存 储 体
D
1 5
~ D
8
S E L A
1 8
~ A
0
偶 地 址 存 储 体
D
7
~ D
0
A
0
F F F F F H
0 0 0 0 1 H
F F F F E H
0 0 0 0 0 H
D
1 5
~ D
8
D
7
~ D
0
B H E
1 M B
A
1 9
~ A
0
D
7
~ D
0
F F F F F H
0 0 0 0 0 H
8086系统存储器结构 8088系统存储器结构现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 20页
2.2.1 8088/8086的存储器组织
存储器分段
– 在 8088/8086存储空间中，
从 0地址开始，把每 16个连续字节的存储空间称为小节（ Paragraph），一般要求各个逻辑段从字节的整数边界开始，即尽量保证段起始地址的低 4位地址码为,0”。在 1MB的地址空间中，共有 64K小节。
逻 辑 段 1 起 点
6 4 K B
6 4 K B
逻 辑 段 2 起 点逻 辑 段 3 起 点逻 辑 段 4 起 点逻 辑 段 1 ≤ 6 4 K B
逻 辑 段 2 ≤ 6 4 K B
逻 辑 段 3 ≤ 6 4 K B
逻 辑 段 4 ≤ 6 4 K B
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 21页
2.2.1 8088/8086的存储器组织
存储器地址
– 段基址
– 偏移地址
– 逻辑地址
– 物理地址
– 逻辑地址到物理地址的转换由 BIU中 20位的地址加法器自动完成，实际上物理地址是段基址左移 4位加偏移地址形成的。其计算公式为：
物理地址 = 段基址 *16 +
偏移地址偏 移 地 址地 址 加 法 器段 基 址 左 移 4 位段 寄 存 器有 效 地 址 E A
D
1 9
D
0
D
1 5
D
0
2 0 位 物 理 地 址
D
1 9
D
0
物理地址的形成现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 22页
【 课堂示例（一） 】
【 例 2-1】 设（ CS） =7648H，（ IP）
=423H，求物理地址。
解：根据公式，物理地址 = 段基址 *16 + 偏移地址，得
（ CS） 76480H 代码段段基地址左移 4位
+ （ IP） 423H 偏移地址
768A3H 物理地址所以，求得的物理地址为 768A3H。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 23页
2.2.1 8088/8086的存储器组织
专用和保留的存储器单元
– 00000H~003FFH（共 1KB）：存放中断向量表，每个中断向量占 4个字节，前 2个字节存放中断处理服务程序入口的偏移地址，后 2个字节存放中断服务程序入口的段地址。因此,1KB区域可以存放 256个中断处理服务程序的入口地址。
– B0000H~B0FFFH（共 4KB）：单色显示器的视频缓冲区，存放单色显示器当前屏幕显示字符所对应的 ASCII码及其属性。
– B8000H~BBFFFH（共 16KB）：彩色显示器的视频缓冲区，
存放彩色显示器当前屏幕像素点所对应的代码。
– FFFF0H~FFFFFH（共 16B）：存放一条无条件转移指令，使系统在上电或复位时，会自动跳转到系统的初始化程序。这个区域被包含在系统的 ROM范围内，在 ROM中驻留着系统的基本 I/O系统程序，即 BIOS。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 24页
2.2.2 8088/8086的 I/O组织
每个 I/O接口都有一个端口或几个端口，所谓端口是指 I/O接口电路中供 CPU直接存取访问的那些寄存器或某些特定电路。微机系统要为每个端口分配一个地址号，称为端口地址。各个端口地址和存储单元地址一样，应具有唯一性。
8086微处理器用地址总线的低 16位作为对 8位 I/O
端口的寻址线，所以 8086微处理器可访问的 8位
I/O端口有 65536（ 216）个。两个编号相邻的 8
位端口可以组成一个 16位的端口。一个 8位的 I/O
设备既可以连接在数据总线的高 8位上，也可以连接在数据总线的低 8位上。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 25页
2.2.2 8088/8086的 I/O组织
I/O端口有以下两种编址方式
– 统一编址
统一编址也称“存储器映射方式”。在这种编址方式下，端口和存储单元统一编址，即 将 I/O端口地址置于 1MB的存储器空间中，在整个存储空间中划出一部分空间给外设端口，把它们看作存储器单元对待。 CPU访问存储器的各种寻址方式都可用于寻址端口，
访问端口和访问存储器的指令在形式上完全 —样。统一编址的主要优点是无需专门的
I/O指令，对端口操作的指令类型多，从而简化了指令系统的设计。不仅可以对端口进行数据传送，还可以对端口内容进行算术 /逻辑运算和移位等操作，端口操作灵活，有比较大的编址空间。缺点是端口占用存储器的地址空间，使存储器容量更加紧张，同时 端口指令的长度增加，执行时间较长，端口地址译码器较复杂。
– 独立编址
独立编址也称,I/O映射方式”。这种方式的端口单独编址构成一个 I/O空间，不占用存储器地址，故称“独立编址”方式。 CPU设置了专门的输入和输出指令（ IN和 OUT）
来访问端口。
8086使用 A15~A0这 16条地址线作为端口地址线，可访问的 I/O端口最多可达 64K个 8位端口或 32K个 16位端口。在这种方式下，端口所需的地址线饺少，地址译码器较简单，
采用专用的 I/O指令，执行时间少，指令长度短。端口操作指令形式上与存储器操作指令有明显区别，使程序编制与阅读较清晰。缺点是输入输出指令类别少，一般只能进行 传送操作。
在采用独立编址方式时,CPU必须提供控制信号以区别是寻址内存还是寻址 I/O端口。
8086微处理器在执行访问存储器指令时,M/IO信号为高电平，通知外部电路 CPU访问存储器，当 8086微处理器执行输入 /输出指令时,M/IO为低电平，以表 CPU在访问 I/O端口。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 26页
2.3 微处理器的外部特性
8088/8086 CPU具有 40条引脚，采用双列直插式的封装形式，为了减少芯片上的引脚数目,8088/8086 CPU都采用了分时服用的地址 /数据总线。正是由于这种分时复用的方法，使得 8088/8086 CPU可以用 40条引脚实现 20位地址,16位数据（ 8位数据）及许多控制信号和状态信号的传输。由于 8088只传输 8位数据，所以 8088只有 8个地址引脚兼作数据引脚，而 8086有 16个地址 /数据复用引脚。
这些引脚构成了 8088/8086 CPU的外总线，它包括地址总线、数据总线和控制总线。 8088/8086 CPU通过这些总线和存储器,I/O接口等部件组成不同规模的系统并相互交换信息。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 27页
2.3 微处理器的外部特性
2.3.1 8086的两种工作模式
2.3.2 最小模式引脚功能
2.3.3 最小模式系统组成
2.3.4 最小模式下总线时序
2.3.5 最大模式引脚功能
2.3.6 最大模式系统组成
2.3.7 最大模式下总线时序现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 28页
2.3.1 8086的两种工作模式
1 4 0
2 3 9
3 3 8
4 3 7
5 3 6
6 3 5
7 3 4
8 3 3
9 8 0 8 6 3 2
1 0 C P U 3 1
1 1 3 0
1 2 2 9
1 3 2 8
1 4 2 7
1 5 2 6
1 6 2 5
1 7 2 4
1 5 2 3
1 9 2 2
2 0 2 1
G N D
A D
1 4
A D
1 3
A D
1 2
A D
1 1
A D
1 0
A D
9
A D
8
A D
7
A D
6
A D
5
A D
4
A D
3
A D
2
A D
1
A D
0
N M I
I N T R
C L K
G N D
V
C C
( + 5 V )
A D
1 5
A
1 6
/ S
3
A
1 7
/ S
4
A
1 8
/ S
5
A
1 9
/ S
6
B H E / S
7
M N / M X
R D
H O L D ( R O / G T
0
)
H L D A ( R Q / G T
1
)
W R ( L O C K )
M / I O ( S
2
)
D T / R ( S
1
)
D E N ( S
0
)
A L E ( Q S
0
)
I N T A ( Q S
1
)
T E S T
R E A D Y
R E S E T
8086 CPU引脚图现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 29页
2.3.1 8086的两种工作模式
8086有两种工作模式
– 最小模式
是指系统中只有一个微处理器（ 8086）。在这种系统中，
8086直接产生所有的总线控制信号，系统所需的外加总线控制逻辑部件最少。
– 最大模式
是指系统中含有两个或多个微处理器，其中一个为主处理器
8086，其它的处理器称为协处理器，是协助主处理器工作的。
在最大模式工作时，控制信号是通过 8288总线控制器提供的。
目前常用的是最大模式。在不同模式下工作时,8086的部分引脚（第 21~24引脚）会有不同的功能。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 30页与工作模式无关的引脚
AD15 ~ AD0（ Address/Data）：地址 /数据复用引脚，双向，三态。
A19/S6 ~ A16/S3（ Address/Status）：地址 /状态复用引脚，输出，三态。
NMI（ Non-Maskable Interrupt）：非屏蔽中断输入信号，输入，上升沿触发
INTR（ Interrupt Request）：可屏蔽中断请求信号，输入，电平触发，高电平有效。
BHE/S7（ Bus High Enable/Status）：高 8位数据总线允许 /状态复用信号，三态，
输出，低电平有效
MN/MX（ Minimum/Maximum）：工作方式选择信号，输入。为 1时 CPU工作在最小模式下；为 0时,CPU工作在最大模式下。
RD（ Read）：读信号，三态，输出，低电平有效。
TEST：测试信号，输入，低电平有效。
READY（ Ready）：准备就绪信号，输入，高电平有效。
RESET（ Reset）,复位信号，输入，高电平有效。
CLK（ Clock）：主时钟信号，输入。
GND,VCC,8086只需单一的 +5V电源，由 VCC端输入，引脚 1和 20为两条 GND线，
要求均要接地。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 31页
2.3.2 最小模式引脚功能引脚 含义 功能说明写信号，三态输出，
低电平有效当低电平有效时，表示 CPU正在进行写存储器或 I/O端口的操作。
存储器或 I/O端口的访问信号，三态输出
=1时，表示 CPU当前正在访问存储器； =0时，表示
CPU当前正在访问 I/O端口中断响应信号，输出，
低电平有效表示 CPU响应了外部发来的信号，在中断响应总线周期，
可用来做读选通信号
ALE 地址锁存允许信号，
输出，高电平有效在最小模式系统中用来做地址锁存器 8288/8283的片选信号数据发送 /接收控制信号，三态输出在最小模式下用来控制总线收发器 8286/8287的数据传送方向。当 CPU输出（写）数据到存储器或 I/O端口时，
输出高电平；当 CPU输入（读）数据时，输出低电平
IOM/
WR
INTA
RDT/
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 32页
2.3.2 最小模式引脚功能引脚 含义 功能说明数据允许信号，三态输出，低电平有效当 CPU访问存储器或 I/O端口的总线周期的后一段时间内和中断响应周期中，此信号低电平有效。被用作为总线收发器 8286/8287的选通控制信号。在 DMA方式时，
为悬空状态
HOLD 总线请求信号，输入，
高电平有效在最小模式系统中，当其他部件要求占用总线时，可通过对此引脚施加一个高电平总线请求信号，向 CPU请求使用总线
HLDA 总线请求响应信号，
输出，高电平有效
CPU一旦测试到有 HOLD请求时，就在当前总线周期结束时，使 HLDA有效，表示响应这一总线请求，并立即让出总线使用权,CPU中指令执行部件（ EU）可继续工作到下次要求使用总线为止，一直到 HOLD无效，
CPU才将 HLDA置为无效，并收回对总线的使用权，继续操作
DEN
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 33页
2.3.3 最小模式系统组成
V
C C
8 2 8 4 A
时 钟 发生 器
R E S
M N / M X
R D
C L K W R
R E A D Y M / I O
R E S E T
8 0 8 6 C P U
A L E
B H E
A
1 9
~ A
1 6
A D
1 5
~ A D
0
D T / R
D E N
存 储 器 I / O 芯 片
V
C C
地 址 /
数 据地 址数 据 总 线地 址 总 线
B H E
T
O E
8 2 8 6
数 据 收 发器
S T B
8 2 8 2
地 址 锁 存器
O E
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 34页时钟发生器 8284A
8284A是 Intel公司专为 8086设计的时钟信号发生器，除提供恒定的时钟信号外，还对外界输入的就绪信号 RDY和复位信号进行同步。
8284A的工作原理为：当外界就绪信号 RDY输入 8284A时，经时钟下降沿同步后，输出 READY信号作为 8086的就绪信号 READY；当外界的复位信号输入 8284A时，经整形并由时钟下降沿同步后，输出
RESET信号作为 8086的复位信号
RESET，其宽度不得小于 4个时钟周期。外界的 RDY和可以在任何时候发出，但送至 CPU的信号都是经时钟同步后的信号 。
1 1 8
2 1 7
3 1 6
4 1 5
5 8 2 8 4 A 1 4
6 1 3
7 1 2
8 1 1
9 1 0
C S Y N C
P C L K
A E N
1
R D Y
1
R E A D Y
R D Y
2
A E N
2
C L K
G N D
V
C C
X
1
X
2
A S Y N C
E F I
F / C
O S C
R E S
R E S E T
8284A引脚图现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 35页地址锁存器
8086系统中使用 8282（或
8283）作为地址锁存器，
它是带三态缓冲器的 8位通用数据锁存器，可用于数据的锁存、缓冲或信号的多路输出。
1 2 0
2 1 9
3 1 8
4 1 7
5 8 2 8 2 1 6
6 1 5
7 1 4
8 1 3
9 1 2
1 0 1 1
D I
0
D I
1
D I
2
D I
3
D I
4
D I
5
D I
6
D I
7
O E
G N D
V
C C
D O
0
D O
1
D O
2
D O
3
D O
4
D O
5
D O
6
D O
7
S T B
引脚 功能
DI7 ~ DI0 数据输入
DO7 ~ DO0 数据输出允许输出，为低电平时，允许锁存数据从 DO7 ~ DO0输出；为高电平时，输出端 DO7 ~ DO0呈高阻态
STB 选通输入，当其上信号由高变低时，将 DI7 ~ DI0上数据锁存起来
VCC,GND 电源，接地
OE
8282引脚图现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 36页数据收发器
8286是为数据总线接口设计的三态输出 8位双向数据缓冲器。
1 2 0
2 1 9
3 1 8
4 1 7
5 8 2 8 6 1 6
6 1 5
7 1 4
8 1 3
9 1 2
1 0 1 1
V
C C
B
0
B
1
B
2
B
3
B
4
B
5
B
6
B
7
S T B
A
0
A
1
A
2
A
3
A
4
A
5
A
6
A
7
O E
G N D
OE
引脚 功能
A7 ~ A0 数据输入 /输出
B7 ~ B0 数据输入 /输出允许输出，为低电平时，允许数据输出；为高电平时，禁止数据通过缓冲器，输出呈高阻状态
T 方向控制,T为高电平时,A7~A0为输入端,B7~B0为输出端，数据被正向传送； T为低电平时,A7~A0为输出端,B7~B0为输入端，
数据被反向传送
VCC,GND 电源，接地现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 37页
2.3.4 最小模式下总线时序
基本概念
– 从取指令到指令执行完毕所需要的时间称为指令周期
（ Instruction Cycle）。
– 指令周期是由一个个基本总线周期构成的。总线周期是指 CPU从存储器或 I/O端口存取一个字节（或一个字）所需要的时间。
– 8086 CPU为了与存储器及外设端口交换数据，需要执行一个总线周期，这就是总线操作。按照数据传输方向来分，总线操作可以分为总线读操作和总线写操作。总线读操作是指 CPU从存储器或外设端口读取数据；总线写操作是指 CPU将数据写入存储器或外设端口。总线完成读操作和写操作的工作，需要 CPU的总线接口部件执行一个总线周期。 8086中，一个最基本的总线周期由 4
个时钟周期组成，每个时钟周期称为 T状态，用 T1,T2,T3和 T4
表示。时钟周期是 CPU的基本时间计量单位，由计算机主频决定，
由于 8086的时钟频率为 5MHz，故其时钟周期为 0.2μs。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 38页典型的 8086总线周期时序 T 1 T 2 T 3 T 4
一 个 总 线 周 期
C L K
地 址 输 出 数 据 输 出地 址 输 出 数 据 输 入读 周 期写 周 期地 址 / 数 据 总 线地 址 / 数 据 总 线现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 39页
2.3.4 最小模式下总线时序
总线读操作时序
T
1
T
2
T
3
T
W
C L K
（ 1 ~ n ）
T
4
高 为 读 存 储 器 低 为 读 I / O
浮 空
S
7 ~ 3
A
1 5 ~ 0
数 据 输 入
A D
1 5
~ A D
0
A L E
D E N
D T / R
R D
B H E / S
7
A
1 9
/ S
6
~ A 1 6 / S
3
M / I O
B H E A
1 9 ~ 1 6
①
②
③
④
⑤
⑥
⑦
R E A D Y
8086最小模式总线读操作时序现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 40页
2.3.4 最小模式下总线时序
总线写操作时序
T
1
T
2
T
3
T
W
C L K
（ 1 ~ n ）
T
4
高 为 写 存 储 器 低 为 写 I / O
S
7 ~ 3
A
1 5 ~ 0
数 据 输 出
A D
1 5
~ A D
0
A L E
D E N
D T / R
B H E / S
7
A
1 9
/ S
6
~ A 1 6 / S
3
M / I O
B H E A
1 9 ~ 1 6
①
②
③
④
⑤
⑥
⑦
W R
⑧
R E A D Y
8086最小模式总线写操作时序现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 41页
2.3.5 最大模式引脚功能引脚 含义 功能说明总线周期状态信号，
三态输出用来指示当前总线周期所进行的操作类型。它们经由总线控制器 8288进行译码，产生相应的访问存储器或 I/O
端口的总线控制信号总线请求输入 /总线请求允许输出信号，双向，低电平有效为 8086和其他处理器使用总线时提供一种仲裁电路，以代替最小模式下的 HOLD/HLDA两信号的功能。和是专门为多处理器系统而设计的。输入时表示其他处理器向
CPU请求使用总线；输出时表示 CPU对总线请求的响应信号，两条线可同时与两个处理器相连，内部保证它们有较高优先级封锁信号，三态输出，
低电平有效信号有效时，表明此时 CPU不允许其他系统总线控制器占用总线
QS1、
QS0
指令队列状态，输出 QS1和 QS0两个信号组合起来可指示 BIU中指令队列的状态，以提供一种让其他处理器（如 8087）监视 CPU
中指令队列状态的手段
012 SS、、S
1
0// GTRQGTRQ和
LOCK
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 42页
S2,S1,S0编码的功能与 8288控制信号表现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 43页
QS1和 QS0编码含义
QS1 QS0 指令队列状态
0 0 无操作
0 1 从队列中取指令第一字节
1 0 队列为空
1 1 从队列中取指令后续字节现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 44页
2.3.6 最大模式系统组成
V
C C
8 2 8 4 A
时 钟 发生 器
R E S
M N / M X
S
0
C L K S
1
R E A D Y S
2
R E S E T
8 0 8 6 C P U
B H E
A
1 9
~ A
1 6
A D
1 5
~ A D
0
存 储 器 I / O 芯 片地 址 /
数 据数 据 总 线地 址 总 线
8 2 8 8
总 线 控 制 器
C L K
S
0
I N T A
S
1
M R D C
S
2
M W T C
D E N I O W C
D T / R I O R C
A L E
T
O E
8 2 8 6
数 据 收 发器
S T B
8 2 8 2
地 址 锁 存器
O E
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 45页总线控制器 8288
总线控制器 8288是 8086工作中最大模式下构成系统时必不可少的芯片，它根据 8086在执行指令时提供的总线周期状态信号 S2,S1和 S0建立控制时序，输出读 /写控制命令，可以提供灵活多变的系统配置，以实现最佳的系统性能。 8288有 4组信号,2组输入,2组输出。
1 2 0
2 1 9
3 1 8
4 1 7
5 8 2 8 8 1 6
6 1 5
7 1 4
8 1 3
9 1 2
1 0 1 1
V
C C
S
0
S
1
M C E / P D E N
D E N
C E N
I N T A
I O R C
A I O W C
I O W C
I O B
C L K
S
1
D T / R
A L E
A E N
M R D C
A M W C
M W T C
G N D
状 态 译 码 器命 令 信 号 发生 器控 制 逻 辑控 制 信 号 发生 器
8288结构框图和引脚信号图现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 46页
2.3.6 最大模式系统组成
总线控制器 8288
时钟发生器、总线锁存器和总线收发器
– 在最大模式下，这三个部件的工作与最小模式相同现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 47页
2.3.7 最大模式下总线时序
8086通常工作在最大模式。在最大模式下，
8086的基本总线周期由 4个 T状态即 T1,T2、
T3和 T4组成。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 48页
2.3.7 最大模式下总线时序
存储器读周期
T
1
T
2
T
3
T
W
C L K
（ 1 ~ n ）
T
4
S
6
~ S
3
A
1 5
~ A
0
数 据 输 入
A D
1 5
~ A D
0
A L E
D E N
D T / R
A
1 9
~ A
1 6
M R D C
R E A D Y
S
2
~ S
0
A
1 9
/ S
6
~ A
1 6
/ S
3
8 2 8 8
产 生
S
2
= 1,S
1
= 0,S
0
= 1
S
2
,S
1
S
0
= 1 1 1
8086最大模式存储器读周期时序现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 49页
2.3.7 最大模式下总线时序
存储器写周期
8086最大模式存储器写周期时序
T
1
T
2
T
3
T
W
C L K
（ 1~ n）
T
4
S
6
~ S
3
A D
15
~ A D
0
A L E
D E N
D T /R
A
19
~ A
16
写 命 令
R E A D Y
S
2
~ S
0
S
2
= 1,S
1
= 1,S
0
= 0
S
2
,S
1
S
0
= 111
A
19
/S
6
~ A
16
/S
3
数 据 输 出
A
19
~ A
16
A M W C
M W T C
8288
产 生现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 50页
2.4 高性能微处理器
美国 Intel公司成立于 1968年,1969年就设计了 4
位的 4004芯片,1973年开发出 8位的 8080芯片，
1978年正式推出 16位的 8086微处理器芯片，随后经历了 80286,80386,80486到 Pentium，
Pentium也经历了 Pentium,Pentium MMX、
Pentium Pro以及把 MMX技术和 Pentium Pro技术结合在一起的 PentiumⅡ,Pentium Ⅲ,
Pentium 4。这些 CPU形成一个系列 —— 80X86
系列，它们是向下兼容的，在 8086（ 8088） CPU
上开发的程序，完全可以在 Pentium 4上运行，
所以,Intel公司把它们称为 IA（ Intel
Architecture） -32结构微处理器。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 51页
2.4 高性能微处理器
2.4.1 80286微处理器
2.4.2 80386微处理器
2.4.3 80486微处理器
2.4.4 Pentium系列微处理器现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 52页
2.4.1 80286微处理器
1982年 1月 Intel公司推出的 80286是比
8086/8088更先进的 16位微处理器芯片，
其内部操作和寄存器都是 16位的，该芯片集成 13.5万个晶体管，并能与 8086/8088
相兼容。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 53页
2.4.1 80286微处理器
80286的主要特性
– CPU内部的 4个相互独立的处理部件执行部件 EU、总线部件 BU、指令部件 IU和地址部件 AU并行工作，提高了数据吞吐量，加快了处理速度。
– 采用 68引线 4列直插式封装，不再使用分时复用地址 /数据引脚，具有独立的 16条数据线 D15 ~ D0和 24条地址线 A23 ~ A0。
– 时钟频率已从早期的 6MHz,8MHz,12MHz提高到 16MHz,20MHz、
25MHz，远远高于 8086/8088的 4.77MHz,5MHz,8MHz,10MHz。
– 片内 AU单元的 MMU首次实现虚拟存储器管理，这是一个十分重要的技术。所谓虚拟存储器管理，就是要解决如何把较小的物理存储空间分配给具有较大虚拟存储空间的多用户 /多任务的问题。在 80286中，
虚拟存储空间可达 1GB（ 220），而物理存储空间只有 16MB（ 224）。
80286存储器管理机构使用段式管理方式。
– 能有效地运行实时多任务操作系统，支持存储器管理和保护功能。存储器管理可以两种方式实方式和保护方式对存储器进行访问；保护功能包括对存储器进行合法操作与对任务实现特权级的保护两个方面。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 54页
2.4.1 80286微处理器
80286的内部结构段 基 址段 大 小段 界 限 检查 器地 址 锁 存 和 驱 动 器数 据 收 发 器
6 字 节 预 取 队 列指 令 部 件 I U
物 理地 址加 法器偏 移 量加 法 器寄存器
A L U
控 制预 存 器处 理 器 扩充 接 口总 线 控 制
3 译 码 指 令队 列指 令 译 码器总 线 部 件 B U
执 行 部 件 E U
地 址 部 件 A U
N M I
I N T R E R R O R
B U S Y
R E S E T
C L K
V
S S
V
C C
C A P
P E R E Q
A
2 3
~ A
0
B H E,M / I O
R E A D Y,H O L D
S
0
S
1
,C O D / I N T A
P E A C K
L O C K,H L D A,
D
1 5
~ D
0
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 55页
2.4.2 80386微处理器
1985年 Intel公司推出了与 8086/8088、
80286兼容的高性能 32位微处理器 80386，
该芯片内部集成有 27.5万个晶体管，整个芯片采用 132条引脚陶瓷网络阵列式（ PGA）
封装，具有高可靠性和紧密型。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 56页
2.4.2 80386微处理器
80386的主要特性
– 提供 32位指令，支持 8位,16位和 32位的数据类型，具有 8个通用 32位寄存器,ALU和内部总线的数据通路均为 32位，具有片内地址转换的高速缓冲存储器 Cache。
– 提供 32位外部总线接口，最大数据传输速率为 32Mb/s。由于采用了流水线方式，可同高速 DRAM芯片接口，支持动态总线宽度控制，能动态地切换 32位 /16位数据总线。
– 时钟频率为 12.5MHz,16MHz,20MHz,25MHz和 33MHz等。
– 具有片内集成存储器管理部件 MMU，可支持虚拟存储和特权保护，保护机构采用 4级特权层，可选择片内分页单元。片内具有多任务机构，能快速完成任务的切换。
– 具有实地址方式、保护方式和虚拟 8086三种工作方式。实地址方式和虚拟 808方式与 8086相同，保护方式可支持虚拟存储、保护和多任务。
– 可直接寻址 4GB（ 232）的物理存储空间，虚拟存储空间达 64TB。存储器采用分段结构，一个段最大可为 4GB。
– 通过配用 80287,80387数值协处理器可支持高速数值处理。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 57页
2.4.2 80386微处理器
80386的内部结构桶 形 移 位 器
A L U
乘 / 除 硬 件寄 存 器 组译 码 和 定 序控 制 R O M
指 令 译 码 器已 译 码 指 令序 列预 取 器 / 界 限校 验 器
1 6 字 节 预 取队 列输 入 加 法 器描 述 符 寄 存器界 限 和 属 性
P L A
加 法 器页 高 速 缓 冲存 储 器控 制 和 属 性
P L A
请 求 判 优 器地 址 驱 动 器流 水 线 / 总 线宽 度 控 制
M U X / 收 发 器保 护 测 试部 件
3 2
3 2
3 2
3 2
M M U
分 段 部 件 分 页 部 件总 线 接 口 部 件指 令 预 取 部 件指 令 译 码 部 件控 制 部 件数 据 部 件执 行 部 件指 令 部 件
3 2
3 2
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 58页
2.4.2 80386微处理器
80386的寄存器结构现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 59页标志寄存器 EFLAGS
在标志寄存器中 CF,PF,AF,ZF,SF,TF,IF,DF,OF这 9个标志的含义、作用和 8086中的标志一样。另外增加了 4个标志，其含义分别为：
– IOPL（ I/O Privilege Level，位 13,12）：输入 /输出特权级别标志，它用来限制
I/O指令的使用特权级（ 0～ 3）。
– NT（ Nested Task，位 14）：任务嵌套标志，指出当前执行的任务是否嵌套于另一任务中。
– RF（ Resume Flag，位 16）：重新启动标志，它用于调试失败后，强迫程序恢复执行,RF自动清零。
– VM（ Virtual 8086 Modal,位 17）：虚拟 8086方式标志，当 VM为 1时，使 80386
工作于虚拟 8086方式。在保护方式下，可以通过指令使 VM置 1，进入虚拟 8086方式。
上述标志中,CF,PF,AF,ZF,SF,OF,NT为状态标志,DF,IF,TF、
IOPL为控制标志,VM,RF为系统方式标志。
R F N T I O P L O F D F I F T F S F Z F A F P F C F
保 留
V M
3 1,,,1 8 1 7 1 6 1 5 1 4 1 3 1 2 1 1 1 0 9 8 7 6 5 4 3 2 1 0
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 60页控制寄存器 CR
80386内部有 4个 32位的控制寄存器 CR0、
CR1,CR2,CR3，用来保存机器的各种全局性状态。这些状态影响系统所有任务的运行，它们主要是供操作系统使用的，因此操作系统设计人员需要熟悉这些寄存器。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 61页控制寄存器 CR
CR0的低 16位称为机器状态字 MSW,CR0各位的含义如下：
– PE （ Protection Enable）：保护方式允许位。 PE为 1时，启动系统进入保护方式； PE为 0时，
则为实地址方式。我们可以通过指令来设置 PE。
– MP （ Monitor Coprocessor）：协处理器监控位。当协处理器工作时,MP=1，否则，
MP=0。
– EM （ Emulate Coprocessor）：模拟协处理器控制位。如 EM为 1，则会使所有协处理器指令都产生一个“协处理器无效”信号，表示要用软件来模拟协处理器工作；只有当 EM为 0时，
才会使协处理器指令在实际的协处理器 80287或 80387上执行。
– TS（ Task Switched）：任务转换位。 80386是一多任务系统，在任务切换时，系统硬件总是使 TS置 1，此时不允许协处理器工作，当任务切换完成后,TS=0。
– ET （ Processor Extension Type）：处理器扩展类型控制位。如协处理器为 80387，则将
ET设置为 1，此时使用 32位数据类型；如协处理器为 80287，则将 ET设置为 0，此时，使用 16
位数据类型。通过此位，系统设计人员可选用 80387或 80287，并使其处于正确的工作状态。
– PG （ Paging Enable）：页式管理允许位。 PG为 1时，启动 80386片内分页部件工作,PG为
0则禁止分页部件工作。
E T T S E M M P P E
3 1 3 0,,,1 6 1 5,,,5 4 3 2 1 0
P G
控制寄存器 CR0的结构现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 62页
2.4.3 80486微处理器
80486是 Intel公司于 1989年 4月推出的，它采用 lμm CHMOS工艺，芯片内集成了 120
万个晶体管，时钟频率为 25~50MHz。寄存器仍为 32位，数据总线和地址总线也皆为
32位。 80486是功能上的另一次飞跃，它把
80386微处理器,X87FPU和片上的 Cache
集成在一起，从功能上形成了 IA-32微处理器结构。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 63页
2.4.3 80486微处理器
80486的主要特性
– 在 CISC（复杂指令集计算机）技术的基础上，首次采用了 RISC（精简指令集计算机）技术，有效地减少了指令的时钟周期个数。
– 芯片上集成部件多。包括了 8KB的指令和数据高速缓存、浮点运算部件、分页虚拟存储管理和 80387数值协处理器等多个部件，并且集
Cache与 CPU为一体，提高了微处理器的处理速度。
– 高性能的设计。在以主频 33MHz工作时,8KB的指令和数据兼用的高速缓冲存储器与 106Mb/s的猝发总线传输率相结合，确保高速的系统处理能力。由于 80486采用了猝发式总线与内存进行高速数据交换，
从而大大加快了微处理器与内存交换数据的速度。
– 完全的 32位体系结构。地址和数据总线均为 32位，寄存器也是 32位。
– 增加了多处理器指令，增强了多重处理系统，片上硬件确保了超高速缓存一致性协议，并支持多级超高速缓存结构。
– 具有机内自测试功能，可以广泛地测试片上逻辑电路、超高速缓存和片上分页转换高速缓存。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 64页
2.4.3 80486微处理器
80486的内部结构桶 形 移 位 器寄 存 器 文 件
A L U
分 段 部 件描 述 符 寄 存器界 限 和 属 性
P L A
分 页 部 件转 换 后 援缓 冲 器 T L B
高 速 缓 存部 件
8 K B
高 速 缓 存浮 点 部 件浮 点 寄 存 器文 件控 制 R O M
控 制,保 护测 试 部 件指 令 译 码预 取 器
3 2 B
指 令 队 列
2 * 1 6 B
时 钟 产 生 器地 址 驱 动 器写 缓 冲 器
4 * 8 0
数 据 总 线 收发 器总 线 控 制请 求 时 序 器突 发 控 制宽 度 控 制超 高 速缓 存 控 制奇 偶 校 验 的生 成 与 控 制微 指 令
3 2
位 移 总 线
2 4
1 2 8
2
2 4
物 理地 址
3 2
3 2
3 2 D B
3 2 D B
3 2 A B
2 4
物 理地 址现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 65页
2.4.4 Pentium系列微处理器
Pentium系列微处理器从 Pentium、
Pentium Pro,Pentium MMX到
PentiumⅡ,Pentium Ⅲ,Pentium 4、
Pentium D,Pentium M,Pentium Dual-
Core,Pentium Extreme Edition等，
Intel公司通过改变 CPU的工作频率、二级缓存的大小、产品制造工艺等来不断提高微处理器的性能，内部结构和功能也在不断地扩充。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 66页
2.4.4 Pentium系列微处理器
Pentium系列微处理器的主要特性
– 高集成度，片内集成有 310万个晶体管。
– 时钟频率高，从 60MHz或 66MHz发展到 500MHz,700MHz和 1500MHz。
– 数据总线带宽增加，内部总线为 32位，外部数据总线宽度为 64位。
– 片内采用分立的指令 Cache和数据 Cache结构，可无冲突地同时完成指令预取和数据读 /写。
– 采用 RISC型超标量结构。超标量是指微处理器内具有多条指令执行流水线，以增加每个时钟周期内可以执行的指令数，从而使微处理器的运行速度成倍提高。
– 高性能的浮点运算器。 Pentium采用全新设计的增强型浮点运算器（ FPU），即 FPU采用了超级流水线技术，使得它的浮点运算速度比 80486DX要快 3~5倍。
– 双重分离式高速缓存。将指令高速缓存与数据高速缓存分离，各自拥有独立的 8KB高速缓存。而且数据高速缓存采用回写方式，以适应共享主存储器多机系统的需要，抑制存取总线次数，使其能全速执行，减少等待及传送数据时间。
– 增强了错误检测与报告功能。内部增强了错误检测与报告功能，特别引进了片功能冗余检测（ FRC），并采用了一种能降低出错的六晶体管存储单元。
– 64位数据总线。 Pentium为了大幅度提高数据传输速度而使用 64位的数据总线。
– 分支指令预测。处理器内部采用了分支预测技术，大大提高了流水线执行效率。
– 常用指令固化及微代码改进。把一些常用的指令（如 MOV,INC,DEC,PUSH等）改用硬件实现，不再使用微代码操作，使指令执行速度进一步提高。
– 系统管理方式。具有实地址方式、保护方式、虚拟 8086方式及具有特色的 SMM（系统管理方式）。与其他高性能微处理器一样，复位时自动进入实地址方式，可以通过机器内部的装有系统级程序代码的 ROM
来控制，并可以从一种方式切换到另一种方式。
– 软件向下兼容 80386/80486，可以在 MS-DOS,Windows 95,Windows NT,Windows XP,Windows
Vista,OS/2,UNIX和 Solaris等操作系统下运行。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 67页
2.4.4 Pentium系列微处理器
Pentium系列微处理器的内部结构
– Pentium微处理器的主要部件包括总线接口部件、指令高速缓存器、数据高速缓存器、
指令预取部件（指令预取缓冲器）与转移目标缓冲器、寄存器组、指令译码部件、具有两条流水线的整数处理部件（ U流水线和 V流水线）、拥有加乘除运算且具有多用途电路的流水浮点处理部件 FPU等。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 68页转 移 目 标缓 冲 器
8 K B 指 令 超 高 速 缓 存
T L B
预 存 缓 冲 器指 令 译 码控 制 部 件地 址 生 成
U 流 水 线地 址 生 成
V 流 水 线整 数 寄 存 器 组
A L U
U 流 水 线
A L U
V 流 水 线滚 筒 式移 位 器
8 K B 指 令 超 高 速 缓 存
T L B
页面部件总线部件控 制 R O M
控 制寄 存 器 组加 法乘 法除 法浮 点 部 件
6 4 位数 据总 线
3 6 位数 据总 线控 制
Pentium处理器内部结构现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 69页
2.4.4 Pentium系列微处理器
Pentium Pro微处理器
– Pentium Pro又称为高能奔腾，是 Intel公司继 Pentium之后于 1995年末推出的又一种新型高性能奔腾微处理器。它比 Pentium增加了 8条指令，对 X86处理器向下兼容，采用 387个引脚的 PGA封装。
– Pentium Pro的主要特点如下。
微处理器集成了 550万片晶体管，高速缓存器集成了 1550万片晶体管。
三路发布超级标量微结构,14级超流水线，使一个时钟周期内可同时执行 3条指令。
具有 5个并行处理单元,2个整数运算部件,1个装入部件,1个存储部件,1个浮点运算部件。
8KB两路组相关指令高速缓存,8KB四路组相关数据高速缓存。
专用全速总线上的 256KB SRAM二级高速缓存与微处理器紧密相连。
事务处理 I/O总线和非封锁高速缓存分级结构。
错序执行，动态分支预测和推理执行。
工作电压 2.9V,0.6μm结构,4层金属 BiVMOS工艺，微处理器其硅片 306mm2。
主要用于具有 32位操作系统的服务器中。
采用了 RISC技术，超标量与超流水线相结合的核心机构，实现了动态执行技术。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 70页
2.4.4 Pentium系列微处理器
MMX和 Pentium MMX微处理器
– MMX是 Multi-Media-eXtended（多媒体扩展技术）的简称，在微处理器内部除常用指令系统的指令外，增加了支持多媒体的指令集，使微处理器性能大大增强。
– Intel公司于 1997年初推出 Pentium MMX，称为多能奔腾处理器，是一种充分改善多信息应用程序性能的微处理器。具有MMX技术的用于台式系统的多能奔腾处理器的主频主要有
166MHz,200MHz和 233MHz。
– 多能奔腾微处理器可以全面提高计算机的综合性能，主要包括整数运算、浮点运算及多媒体应用 3个方面。与相同速度的奔腾处理器相比，使用 MMX技术的多能奔腾处理器性能可提高 60%
以上。基于 MMX技术的新微处理器芯片增加了 57条多媒体指令，
加快了运行多媒体和视频应用程序的速度，而且把芯片的高速缓存器加大一倍，并给予更强的分支预测能力，使其计算技能在执行所有任务中获得成功。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 71页
2.4.4 Pentium系列微处理器
Pentium Ⅱ 微处理器
– 1997年 5月,Intel公司推出了 Pentium Ⅱ,它采用了与 Pentium Pro相同的核心结构，从而继承了原有 Pentium Pro处理器优秀的 32位微处理器性能。与此同时，它加快了对段寄存器写操作的速度，增加了对多媒体的支持和对 16位代码优化的特性，它能够同时处理两条 MMX指令。
– Pentium Ⅱ 首次采用单边连接盒的独立接插式标准（ Slotl），用一块带金员外壳的印刷电路扳，不但集成了处理器部件，还包括了 32KB的 L1 Cache，并且处理器封装与 512KB~2MB的 L2 Cache等置于同一个底座共 242个引脚，可直接插入主扳的相应插座中。
– Pentium Ⅱ 处理器的主要特点如下。
双重独立总线（ DIB）体系结构，能同时使用具有纠错功能的 64位系统总线和具有可选纠错功能的 64位 Cache总线。
多重跳转分支预测。通过多条分支预测程序执行，加快了指令向处理器的流动。
数据流分析。分析并重排指令，使指令以优化的顺序执行，与原始程序的顺序无关。
指令推测执行。通过预先查看程序计数器 PC，并执行那些将要执行的指令，提高了程序运行速率。
采用 Intel MMX技术。包括了 57条增强的 MMX指令技术，可处理视频、卢频及图像数据。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 72页
2.4.4 Pentium系列微处理器
Pentium Ⅲ 微处理器
– 1999年 Intel公司推出了 Pentium Ⅲ 微处理器，总线频率为
100MHz/133MHz，内部核心部分集成了 950万只晶体管，具有单指令多数据（ SIMD）浮点运算部件,SIMD技术使 Pentium Ⅲ 微处理器用一条指令就能完成以往需要 4条指令才能完成的浮点数据运算。
Pentium Ⅲ 微处理器又增加了 70条多媒体指令，仍采用 Slotl封装。
1000MHz（ 1GHz）的 Pentium Ⅲ 处理器芯片内集成了 2810万个晶体管，体积更小，功耗更低而性能更强。
– Pentium Ⅲ 的主要特点如下。
主频 450MHz以上。
总线频率 100MHz/133MHz。
新增加 70条 SSE指令。
2.0V供电,0.25m工艺制造。
32KB的 L1 Cache以主频速度工作,512KB的 L2 Cache以主频一半速度工作。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 73页
2.4.4 Pentium系列微处理器
Pentium 4处理器
– 2000年 3月,Intel公司推出了新一代高性能 32位 Pentium 4微处理器，它采用了 NetBurst的新式处理器结构，可以更好地处理互联网用户的需求，在数据加密、视频压缩和对等网络等方面的性能都有较大幅度的提高。
– Pentium 4微处理器有以下的主要特征和处理能力。
采用超级流水线技术，使 CPU指令的运算速度成倍增长，在同一时间内可以执行更多的指令，显著提高了处理器时钟频率以及其他性能。
快速执行引擎使处理器的算术逻辑单元达到了双倍内核频率，可以用于频繁处理诸如 加、减运算之类的重复任务，实现了更高的执行吞吐量，缩短了等待时间。
执行追踪缓存，用来存储和转移高速处理所需的数据。
高级动态执行，可以使微处理器识别平行模式，并且对要执行的任务区分先后次序，
以提高整体性能。
具备 400MHz的系统总线，可以使数据以更快的速度进出微处理器，此总线在 Pentium
4微处理器和内存控制器之间提供了 3.2GB的传输速度，具备了响应更迅速的系统性能。
增加了 114条新指令，主要用来增强微处理器在视频和音频等方面的多媒体性。
为用户提供了更加先进的技术，使之能够获得丰富的互联网体验。
现代微机原理及接口技术 清华大学出版社
2009年 7月 31日 第 74页小结
1,8086微处理器从功能结构上可以划分为执行部件和总线接口部件两大部分。
2,8086微处理器可供编程使用的有 14个 16位寄存器，按其用途可分为 3类：通用寄存器、段寄存器、控制寄存器。
3,8086微处理器的存储器和 I/O组织，存储器的分段管理、
物理地址和逻辑地址的换算及 I/O端口的编址方式。
4,8086微处理器的引脚功能、工作模式、最小模式和最大模式下的引脚功能、系统组成和总线时序。
5,Intel公司的 32位 80X86系列产品 80286,80386,80486
以及 Pentium系列等高档微处理器的特点及基本结构。
