第五章 中央处理器
1,CPU具有如下五方面的基本功能：
第一节 cpu的功能与组成：
★ 指令控制程序的顺序控制称为指令控制。由于程序是一个指令序列，这些指令的相互顺序不能任意颠倒，必须严格按程序规定的顺序进行。
第四章 中央处理器
1,CPU具有如下五方面的基本功能：
第一节 cpu的功能与组成：
★ 操作控制一条指令的功能往往是由若干个操作信号的组合来实现的，因此,CPU管理并产生由内存取出的每条指令的操作信号，把各种操作信号送往相应的部件，从而控制这些部件按指令的要求进行动作。
第四章 中央处理器
1,CPU具有如下五方面的基本功能：
第一节 cpu的功能与组成：
★ 时间控制对各种操作实施时间上的定时称为时间控制。在计算机中，各种指令的操作信号以及一条指令的整个执行过程都受到时间的严格定时。
第四章 中央处理器
1,CPU具有如下五方面的基本功能：
第一节 cpu的功能与组成：
★ 数据加工数据加工就是对数据进行算术运算和逻辑运算处理。
★ 处理中断计算机在执行程序的过程中，当出现异常情况或特殊请求时，计算机停止现行程序的运行，转向对这些异常情况或特殊的处理，处理结束后再返回到现行程序的间断处。
第四章 中央处理器
1,CPU具有如下五方面的基本功能：
第一节 cpu的功能与组成：
★ 指令控制 ★ 操作控制 ★ 时间控制
★ 数据加工 ★ 处理中断总之,CPU必须具有控制程序的顺序执行
（称 指令控制 ）、产生完成每条指令所需的控制命令（称 操作控制 ）、对各种操作实施时间上的控制（称 时间控制 ）、对数据进行算术运算和逻辑运算（ 数据加工 ）和 处理中断 等功能。
2,CPU的基本部分由三大部分组成 。
运算器
Cache
控制器 演示控制器由 程序计数器、指令寄存器、指令译码器、时序产生器和操作控制器组成,它是发布命令的“决策机构”，即完成协调和指挥整个计算机系统的操作。它的主要功能有：
(1)从内存中取出一条指令，并指出下一条指
(2)对指令进行译码或测试，并产生相应的操作控制信号，以便启动规定的动作；
(3)指挥并控制 CPU、内存和输入 /输出设备之间数据流动的方向。
运算器由 算术逻辑单元 (ALU)、累加寄存器、
数据缓冲寄存器和状态条件寄存器组成,它是数据加工处理部件。相对控制器而言，运算器接受控制器的命令而进行动作,即运算器所进行的全部操作都是由控制器发出的控制信号来指挥的，所以它是执行部件。 运算器有两个主要功能：
(1)
(2)执行所有的逻辑运算，并进行逻辑测试，
如零值测试或两个值的比较。
3,CPU中的主要寄存器在 CPU中至少要有六类寄存器。
1.数据缓冲寄存器（ DR）
2.指令寄存器（ IR）
3.程序计数器（ PC）
4.地址寄存器（ AR）
5.累加寄存器 （ AC）
6.状态条件寄存器 （ PSW）
1,缓冲寄存器的作用是,
(1)作为 CPU和内存、外部设备之间
(2)补偿 CPU和内存、外围设备之间在
(3)在单累加器结构的运算器中，数据缓冲寄存器还可兼作为操作数寄存器。
2.指令寄存器（ IR）
指令寄存器 用来保存当前正在执行的一条指令。当执行一条指令时，先把它从内存取到缓冲寄存器中，然后再传送至指令寄存器。
指令划分为操作码和地址码字段，由二进制数字组成。为了执行任何给定的指令，必须对操作码进行测试，以便识别所要求的操作。
指令译码器 就是做这项工作的。指令寄存器中操作码字段的输出就是指令译码器的输入。操作码一经译码后，即可向操作控制器发出具体操作的特定信号。
3.程序计数器（ PC）
为了保证程序能够连续地执行下去,CPU必须具有某些手段来确定下一条指令的地址。而程序计数器正是起到这种作用，所以通常又称为 指令计数器 。
在程序开始执行前，必须将它的起始地址，即程序的一条指令所在的内存单元地址送入 PC，因此
PC的内容即是从内存提取的第一条指令的地址。
当执行指令时,CPU将自动修改 PC的内容，以便使其保持的总是将要执行的下一条指令的地址。
由于大多数指令都是按顺序来执行的，所以修改的过程通常只是简单的对 PC加 1。
4.地址寄存器（ AR）
地址寄存器用来保存当前 CPU所访问的内存单元的地址。由于在内存和 CPU之间存在着操作速度上的差别，所以必须使用地址寄存器来保持地址信息，直到内存的读 /写操作完成为止 。
5.累加寄存器 （ AC）
累加寄存器 AC通常简称为累加器，它是一个通用寄存器。其功能是：当运算器的算术逻辑单元 (ALU)执行算术或逻辑运算时，为 ALU提供一个工作区。累加寄存器暂时存放 ALU运算的结果信息。显然，运算器中至少要有一个累加寄存器。
6.状态条件寄存器 （ PSW）
状态条件寄存器保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容，如运算结果进位标志 (C)，运算结果溢出标志（ V)，运算结果为零标 志 (Z)，运算结果为负标志 (N)等等。这些标志位通常分别由 1
除此之外，状态条件寄存器还保存中断和系统工作状态等信息，以便使 CPU和系统能及时了解机器运行状态和程序运行状态。因此，
状态条件寄存器是一个由各种状态条件标志拼凑而成的寄存器。
第二节 指令周期时钟周期 通常称为节拍脉冲或 T周期。一个 CPU周期包含若干个时钟周期。
CPU周期 又称机器周期,CPU访问一次内存所花的时间较长，因此用从内存读取一条指令字的最短时间来定义。
指令周期 CPU从内存取出一条指令并执行这条指令的时间总和。
1.基本概念下面以一具体实例说明对于冯,诺依曼计算机来说，一旦程序进入存储器后，就可由计算机自动完成 取指令 和 执行指令 的任务。
2 非访内指令的指令周期非访内指令，它需要两个 CPU 周期，其中取指令阶段需要一个 CPU周期，执行指令阶段需要一个 CPU周期。
例如：执行 CLA指令。
1) 取指令阶段
(1)程序计数器 PC的内容 20(八进制 )被装入地址寄存器 AR；
(2)程序计数器内容加 1，变成 21，为取下一条指令做好准备；
(3)地址寄存器的内容被放到地址总线上；
(4)所选存储器单元 20的内容经过数据总线，传送到数据缓冲寄存器 DR；
(5)缓冲寄存器的内容传送到指令寄存器 IR；
(6)指令寄存器中的操作码被译码或测试；
(7)CPU识别出是指令 CLA，至此，取指令阶段即告结束。
2) 执行指令阶段
(1)操作控制器送一控制信号给算术逻辑运算单元 ALU；
(2)ALU响应该控制信号，将累加寄存器 AC的内容全部清零，从而执行了 CLA指令。
3,取数指令的指令周期例如,ADD指令的指令周期由三个 CPU周期组成
2）送操作数地址第二个 CPU周期主要完成送操作数地址。在此阶段,CPU
的动作只有一个，那就是把指令寄存器中的地址码部分 (30)
装入地址寄存器，其中 30为内存中存放操作数的地址 。
1) 取指令阶段 （不再重述）
3）两操作数相加
(3)执行加操作：由数据缓冲寄存器来的操作数 (6)可送往 ALU 的一个输入端，已等候在累加器内的另 一个操作数 (因为 CLA指令执行结束后累加器内容为零 )送往 ALU的另一输入端，于是 ALU将两数相加，产生运算结果为 0+6＝ 6。这个结果放回累加器，替换了累加器中原先的数 0 。
第三个 CPU周期主要完成取操作数并执行加法操作中。在此阶段,CPU
(1)把地址寄存器中的操作数的地址 (30)发送到地址总线上。
(2)由存储器单元 30中读出操作数 (6)，并经过数据总线传送到缓冲寄存器。
4 存数指令的指令周期
STA指令的指令周期由三个 CPU周期组成，
2）送操作数地址在执行阶段的第一个 CPU周期中,CPU
完成的动作是把指令寄存器中地址码部分的形式地址 40装到地址寄存器。其中数字 40是操作数地址。
1）取指令 （省）
3）存储和数执行阶段的第二个 CPU周期中，累加寄存器的内容传送到缓冲寄存器，然后再存入到所选定的存储单元 (40)中。
CPU完成如下动作：
(1)累加器的内容 (6)被传送到数据缓冲寄存器 DR；
(2)把地址寄存器的内容 (40)发送到地址总线上,40即为将要存入的数据 6的内存单元号；
(3)把缓冲寄存器的内容 (6)发送到数据总线上；
(4)数据总线上的数写入到所选中的存储器单元中，即将数 6
写入到存储器 40号单元中。
注意 在这个操作之后，累加器中仍然保留和数 6，而存储器
40号单元中原先的内容被冲掉 。
第四条指令即,NOP”指令，这是一条空操作指令。其中第一个 CPU周期中取指令，
CPU把 23号单元的,NOP”指令取出放到指令寄存器，第二个 CPU周期中执行该指令。
因译码器译出是,NOP”指令，第二个 CPU
周期中操作控制器不发出任何控制信号。
NOP指令可用来调机之用。
5 空操作指令和转移指令的指令周
JMP指令的指令周期由两个 CPU周期组成
1）第一个 CPU周期（取指令阶段）
CPU把 24号单元的,JMP 21”指令取出放至指令寄存器,同时程序计数器内容加 1，变为 25，从而取下一条指令做好准备。
2）第二个 CPU周期（执行阶段）
CPU把指令寄存器中地址码部分 21送到程序计数器，从而用新内容 21代替 PC原先的内容 25。这样，下一条指令将不从 25单元读出，而是从内存 21
单元开始读出并执行，从而改变了程序原先的执行顺序。
6 五条指令的取指和执行过程
7 用方框图语言表示指令周期在进行计算机设计时，可以采用 方框图语言来表示一条指令的指令周期。
方框 代表一个 CPU周期，方框中的内容表示数据通路的操作或某种控制操作。
菱形 通常用来表示某种判别或测试，不过时间上它依附于紧接它的前面一个方框的 CPU周期，而不单独占用一个 CPU周期。
我们把前面的五条典型指令加以归纳，用方框图语言表示的指令周期第三节 时序产生器和控制方式一,时序信号的作用和体制时序信号
CPU中一个类似“作息时间”的东西，使计算机可以准确、迅速、有条不紊地工作。
机器一旦被启动，即 CPU开始取指令并执行指令时，
操作控制器就利用定时脉冲的顺序和不同的脉冲间隔，
有条理、有节奏地指挥机器的动作，规定在这个脉冲到来时做什么，在那个脉冲到来时又做什么，给计算机 各部分提供工作所需的时间标志。
为此，需要采用 多级时序体制 。
[思考 ]用二进制码表示的指令和数据都放在内存里，那么 CPU是怎样识别出它们是数据还是指令呢?
从 时间 上来说，取指令事件发生在指令周期的第一个
CPU周期中，即发生在“取指令”阶段，而取数据事件发生在指令周期的后面几个 CPU周期中，即发生在“执行指令”阶段。
从 空间 上来说，如果取出的代码是指令，那么一定送往指令寄存器，如果取 出的代码是数据，那么一定送往运算器。
由此可见,时间控制 对计算机来说是太重要了。
总之，计算机的协调动作需要时间标志，而时间标志则是用 时序信号 来体现的。
硬布线控制器中，时序信号往往采用：
主状态周期 -节拍电位 -节拍脉冲 三级体制。
在微程序控制器中，时序信号比较简单，一般采用：
节拍电位 -节拍脉冲 二级体制。
二,时序信号产生器微程序控制器中使用的时序信号产生器由时钟源、环形脉 冲发生器、节拍脉冲 和 读写时序译码逻辑、启停控制逻辑 等部分组成。
1.时钟源时钟源用来为环形脉冲发生器提供频率稳定且电平匹配的方波时钟脉冲信号。
它通常由石英 晶体振荡器和与非门组成的正反馈振荡电路组成，其输出送至环形脉冲发生器。
2.环形脉冲发生器与时序信号译码为了在节拍脉冲上不带干扰毛刺，环形脉冲发生器通常采用循环移位寄存器形式，
环形脉冲发生器的作用是产生一组有序的间隔相等或不等的脉冲序列，以便通过译码电路来产生最后所需的节拍脉冲。
三、控制方式控制方式 即控制不同操作序列时序信号的方法。常用的有 同步控制、异步控制、联合控制 三种方式，其实质反映了时序信号的定时方式。
1.同步控制方式在任何情况下，已定的指令在执行时所需的机器周期数和时钟周期数都固定不变。根据不同情况，同
(1)采用完全统一的机器周期执行各种不同的指令。
(2)采用不定长机器周期。
(3)中央控制与局部控制结合。
2.异步控制方式特点是：每条指令、每个操作控制信号需要多少时间就占用多少时间。
这意味着每条指令的指令周期可由多少不等的机器周期数组成；
也可以是当控制器发出某一操作控制信号后，
等待执行部件完成操作后发“回答”信号，再开始新的操作。
显然，用这种方式形成的操作控制序列没有固定的
CPU周期数 (节拍电位 )或严格的时钟周期 (节拍脉冲 )
与之同步。
3.联合控制方式此为 同步控制 和 异步控制 相结合的方式。
情况（ 1） 大部分操作序列安排在固定的机器周 期中，对某些时间难以确定的操作则以执行部件的
“回答”信号作为本次操作的结束；
情况（ 2） 机器周期的节拍脉冲数固定，但是各条指令周期的机器周期数不固定。
第四节 微程序控制器
1 微命令和微操作微命令 控制部件通过控制线向执行部件发出的各种控制命令。
微操作 执行部件接受微命令后所进行的操作。
控制部件与执行部件通过 控制线 和 反馈信息 进行联系。
2 微指令和微程序微指令 在机器的一个 CPU周期中，一组实现一定操作功能的微命令的组合。
微程序 实现一条机器指令功能的许多条微指令组成的序列。
控制部件与执行部件通过 控制线 和 反馈信息 进行联系。
请看具体的微指令结构的演示。
3 微程序控制器原理框图它主要由 控制存储器、微指令寄存器 和 地址转移逻辑三大部分组成。
1.控制存储器控制存储器用来存放实现全部指令系统的微程序，它是一种只读存储器。一旦微程序固化，机器运行时则只读不写。其工作过程是：每读出一条微指令，则执行这条微指令；接着又读出下一条微指令，又执行这一条微指令 …… 。读出一条微指令并执 行微指令的时间总和称为一个微指令周期。通常，在串行方式的微程序控制器中，微指令周期就是只读存储器的工作周期。控制存储器的字长就是微指令字的长度，其存储容量视机器指令系统而定，
即取决于微程序的数量。对控制存储器的要求是速度快，
读出周期要短。
1,CPU具有如下五方面的基本功能：
第一节 cpu的功能与组成：
★ 指令控制程序的顺序控制称为指令控制。由于程序是一个指令序列，这些指令的相互顺序不能任意颠倒，必须严格按程序规定的顺序进行。
第四章 中央处理器
1,CPU具有如下五方面的基本功能：
第一节 cpu的功能与组成：
★ 操作控制一条指令的功能往往是由若干个操作信号的组合来实现的，因此,CPU管理并产生由内存取出的每条指令的操作信号，把各种操作信号送往相应的部件，从而控制这些部件按指令的要求进行动作。
第四章 中央处理器
1,CPU具有如下五方面的基本功能：
第一节 cpu的功能与组成：
★ 时间控制对各种操作实施时间上的定时称为时间控制。在计算机中，各种指令的操作信号以及一条指令的整个执行过程都受到时间的严格定时。
第四章 中央处理器
1,CPU具有如下五方面的基本功能：
第一节 cpu的功能与组成：
★ 数据加工数据加工就是对数据进行算术运算和逻辑运算处理。
★ 处理中断计算机在执行程序的过程中，当出现异常情况或特殊请求时，计算机停止现行程序的运行，转向对这些异常情况或特殊的处理，处理结束后再返回到现行程序的间断处。
第四章 中央处理器
1,CPU具有如下五方面的基本功能：
第一节 cpu的功能与组成：
★ 指令控制 ★ 操作控制 ★ 时间控制
★ 数据加工 ★ 处理中断总之,CPU必须具有控制程序的顺序执行
（称 指令控制 ）、产生完成每条指令所需的控制命令（称 操作控制 ）、对各种操作实施时间上的控制（称 时间控制 ）、对数据进行算术运算和逻辑运算（ 数据加工 ）和 处理中断 等功能。
2,CPU的基本部分由三大部分组成 。
运算器
Cache
控制器 演示控制器由 程序计数器、指令寄存器、指令译码器、时序产生器和操作控制器组成,它是发布命令的“决策机构”，即完成协调和指挥整个计算机系统的操作。它的主要功能有：
(1)从内存中取出一条指令，并指出下一条指
(2)对指令进行译码或测试，并产生相应的操作控制信号，以便启动规定的动作；
(3)指挥并控制 CPU、内存和输入 /输出设备之间数据流动的方向。
运算器由 算术逻辑单元 (ALU)、累加寄存器、
数据缓冲寄存器和状态条件寄存器组成,它是数据加工处理部件。相对控制器而言，运算器接受控制器的命令而进行动作,即运算器所进行的全部操作都是由控制器发出的控制信号来指挥的，所以它是执行部件。 运算器有两个主要功能：
(1)
(2)执行所有的逻辑运算，并进行逻辑测试，
如零值测试或两个值的比较。
3,CPU中的主要寄存器在 CPU中至少要有六类寄存器。
1.数据缓冲寄存器（ DR）
2.指令寄存器（ IR）
3.程序计数器（ PC）
4.地址寄存器（ AR）
5.累加寄存器 （ AC）
6.状态条件寄存器 （ PSW）
1,缓冲寄存器的作用是,
(1)作为 CPU和内存、外部设备之间
(2)补偿 CPU和内存、外围设备之间在
(3)在单累加器结构的运算器中，数据缓冲寄存器还可兼作为操作数寄存器。
2.指令寄存器（ IR）
指令寄存器 用来保存当前正在执行的一条指令。当执行一条指令时，先把它从内存取到缓冲寄存器中，然后再传送至指令寄存器。
指令划分为操作码和地址码字段，由二进制数字组成。为了执行任何给定的指令，必须对操作码进行测试，以便识别所要求的操作。
指令译码器 就是做这项工作的。指令寄存器中操作码字段的输出就是指令译码器的输入。操作码一经译码后，即可向操作控制器发出具体操作的特定信号。
3.程序计数器（ PC）
为了保证程序能够连续地执行下去,CPU必须具有某些手段来确定下一条指令的地址。而程序计数器正是起到这种作用，所以通常又称为 指令计数器 。
在程序开始执行前，必须将它的起始地址，即程序的一条指令所在的内存单元地址送入 PC，因此
PC的内容即是从内存提取的第一条指令的地址。
当执行指令时,CPU将自动修改 PC的内容，以便使其保持的总是将要执行的下一条指令的地址。
由于大多数指令都是按顺序来执行的，所以修改的过程通常只是简单的对 PC加 1。
4.地址寄存器（ AR）
地址寄存器用来保存当前 CPU所访问的内存单元的地址。由于在内存和 CPU之间存在着操作速度上的差别，所以必须使用地址寄存器来保持地址信息，直到内存的读 /写操作完成为止 。
5.累加寄存器 （ AC）
累加寄存器 AC通常简称为累加器，它是一个通用寄存器。其功能是：当运算器的算术逻辑单元 (ALU)执行算术或逻辑运算时，为 ALU提供一个工作区。累加寄存器暂时存放 ALU运算的结果信息。显然，运算器中至少要有一个累加寄存器。
6.状态条件寄存器 （ PSW）
状态条件寄存器保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容，如运算结果进位标志 (C)，运算结果溢出标志（ V)，运算结果为零标 志 (Z)，运算结果为负标志 (N)等等。这些标志位通常分别由 1
除此之外，状态条件寄存器还保存中断和系统工作状态等信息，以便使 CPU和系统能及时了解机器运行状态和程序运行状态。因此，
状态条件寄存器是一个由各种状态条件标志拼凑而成的寄存器。
第二节 指令周期时钟周期 通常称为节拍脉冲或 T周期。一个 CPU周期包含若干个时钟周期。
CPU周期 又称机器周期,CPU访问一次内存所花的时间较长，因此用从内存读取一条指令字的最短时间来定义。
指令周期 CPU从内存取出一条指令并执行这条指令的时间总和。
1.基本概念下面以一具体实例说明对于冯,诺依曼计算机来说，一旦程序进入存储器后，就可由计算机自动完成 取指令 和 执行指令 的任务。
2 非访内指令的指令周期非访内指令，它需要两个 CPU 周期，其中取指令阶段需要一个 CPU周期，执行指令阶段需要一个 CPU周期。
例如：执行 CLA指令。
1) 取指令阶段
(1)程序计数器 PC的内容 20(八进制 )被装入地址寄存器 AR；
(2)程序计数器内容加 1，变成 21，为取下一条指令做好准备；
(3)地址寄存器的内容被放到地址总线上；
(4)所选存储器单元 20的内容经过数据总线，传送到数据缓冲寄存器 DR；
(5)缓冲寄存器的内容传送到指令寄存器 IR；
(6)指令寄存器中的操作码被译码或测试；
(7)CPU识别出是指令 CLA，至此，取指令阶段即告结束。
2) 执行指令阶段
(1)操作控制器送一控制信号给算术逻辑运算单元 ALU；
(2)ALU响应该控制信号，将累加寄存器 AC的内容全部清零，从而执行了 CLA指令。
3,取数指令的指令周期例如,ADD指令的指令周期由三个 CPU周期组成
2）送操作数地址第二个 CPU周期主要完成送操作数地址。在此阶段,CPU
的动作只有一个，那就是把指令寄存器中的地址码部分 (30)
装入地址寄存器，其中 30为内存中存放操作数的地址 。
1) 取指令阶段 （不再重述）
3）两操作数相加
(3)执行加操作：由数据缓冲寄存器来的操作数 (6)可送往 ALU 的一个输入端，已等候在累加器内的另 一个操作数 (因为 CLA指令执行结束后累加器内容为零 )送往 ALU的另一输入端，于是 ALU将两数相加，产生运算结果为 0+6＝ 6。这个结果放回累加器，替换了累加器中原先的数 0 。
第三个 CPU周期主要完成取操作数并执行加法操作中。在此阶段,CPU
(1)把地址寄存器中的操作数的地址 (30)发送到地址总线上。
(2)由存储器单元 30中读出操作数 (6)，并经过数据总线传送到缓冲寄存器。
4 存数指令的指令周期
STA指令的指令周期由三个 CPU周期组成，
2）送操作数地址在执行阶段的第一个 CPU周期中,CPU
完成的动作是把指令寄存器中地址码部分的形式地址 40装到地址寄存器。其中数字 40是操作数地址。
1）取指令 （省）
3）存储和数执行阶段的第二个 CPU周期中，累加寄存器的内容传送到缓冲寄存器，然后再存入到所选定的存储单元 (40)中。
CPU完成如下动作：
(1)累加器的内容 (6)被传送到数据缓冲寄存器 DR；
(2)把地址寄存器的内容 (40)发送到地址总线上,40即为将要存入的数据 6的内存单元号；
(3)把缓冲寄存器的内容 (6)发送到数据总线上；
(4)数据总线上的数写入到所选中的存储器单元中，即将数 6
写入到存储器 40号单元中。
注意 在这个操作之后，累加器中仍然保留和数 6，而存储器
40号单元中原先的内容被冲掉 。
第四条指令即,NOP”指令，这是一条空操作指令。其中第一个 CPU周期中取指令，
CPU把 23号单元的,NOP”指令取出放到指令寄存器，第二个 CPU周期中执行该指令。
因译码器译出是,NOP”指令，第二个 CPU
周期中操作控制器不发出任何控制信号。
NOP指令可用来调机之用。
5 空操作指令和转移指令的指令周
JMP指令的指令周期由两个 CPU周期组成
1）第一个 CPU周期（取指令阶段）
CPU把 24号单元的,JMP 21”指令取出放至指令寄存器,同时程序计数器内容加 1，变为 25，从而取下一条指令做好准备。
2）第二个 CPU周期（执行阶段）
CPU把指令寄存器中地址码部分 21送到程序计数器，从而用新内容 21代替 PC原先的内容 25。这样，下一条指令将不从 25单元读出，而是从内存 21
单元开始读出并执行，从而改变了程序原先的执行顺序。
6 五条指令的取指和执行过程
7 用方框图语言表示指令周期在进行计算机设计时，可以采用 方框图语言来表示一条指令的指令周期。
方框 代表一个 CPU周期，方框中的内容表示数据通路的操作或某种控制操作。
菱形 通常用来表示某种判别或测试，不过时间上它依附于紧接它的前面一个方框的 CPU周期，而不单独占用一个 CPU周期。
我们把前面的五条典型指令加以归纳，用方框图语言表示的指令周期第三节 时序产生器和控制方式一,时序信号的作用和体制时序信号
CPU中一个类似“作息时间”的东西，使计算机可以准确、迅速、有条不紊地工作。
机器一旦被启动，即 CPU开始取指令并执行指令时，
操作控制器就利用定时脉冲的顺序和不同的脉冲间隔，
有条理、有节奏地指挥机器的动作，规定在这个脉冲到来时做什么，在那个脉冲到来时又做什么，给计算机 各部分提供工作所需的时间标志。
为此，需要采用 多级时序体制 。
[思考 ]用二进制码表示的指令和数据都放在内存里，那么 CPU是怎样识别出它们是数据还是指令呢?
从 时间 上来说，取指令事件发生在指令周期的第一个
CPU周期中，即发生在“取指令”阶段，而取数据事件发生在指令周期的后面几个 CPU周期中，即发生在“执行指令”阶段。
从 空间 上来说，如果取出的代码是指令，那么一定送往指令寄存器，如果取 出的代码是数据，那么一定送往运算器。
由此可见,时间控制 对计算机来说是太重要了。
总之，计算机的协调动作需要时间标志，而时间标志则是用 时序信号 来体现的。
硬布线控制器中，时序信号往往采用：
主状态周期 -节拍电位 -节拍脉冲 三级体制。
在微程序控制器中，时序信号比较简单，一般采用：
节拍电位 -节拍脉冲 二级体制。
二,时序信号产生器微程序控制器中使用的时序信号产生器由时钟源、环形脉 冲发生器、节拍脉冲 和 读写时序译码逻辑、启停控制逻辑 等部分组成。
1.时钟源时钟源用来为环形脉冲发生器提供频率稳定且电平匹配的方波时钟脉冲信号。
它通常由石英 晶体振荡器和与非门组成的正反馈振荡电路组成，其输出送至环形脉冲发生器。
2.环形脉冲发生器与时序信号译码为了在节拍脉冲上不带干扰毛刺，环形脉冲发生器通常采用循环移位寄存器形式，
环形脉冲发生器的作用是产生一组有序的间隔相等或不等的脉冲序列，以便通过译码电路来产生最后所需的节拍脉冲。
三、控制方式控制方式 即控制不同操作序列时序信号的方法。常用的有 同步控制、异步控制、联合控制 三种方式，其实质反映了时序信号的定时方式。
1.同步控制方式在任何情况下，已定的指令在执行时所需的机器周期数和时钟周期数都固定不变。根据不同情况，同
(1)采用完全统一的机器周期执行各种不同的指令。
(2)采用不定长机器周期。
(3)中央控制与局部控制结合。
2.异步控制方式特点是：每条指令、每个操作控制信号需要多少时间就占用多少时间。
这意味着每条指令的指令周期可由多少不等的机器周期数组成；
也可以是当控制器发出某一操作控制信号后，
等待执行部件完成操作后发“回答”信号，再开始新的操作。
显然，用这种方式形成的操作控制序列没有固定的
CPU周期数 (节拍电位 )或严格的时钟周期 (节拍脉冲 )
与之同步。
3.联合控制方式此为 同步控制 和 异步控制 相结合的方式。
情况（ 1） 大部分操作序列安排在固定的机器周 期中，对某些时间难以确定的操作则以执行部件的
“回答”信号作为本次操作的结束；
情况（ 2） 机器周期的节拍脉冲数固定，但是各条指令周期的机器周期数不固定。
第四节 微程序控制器
1 微命令和微操作微命令 控制部件通过控制线向执行部件发出的各种控制命令。
微操作 执行部件接受微命令后所进行的操作。
控制部件与执行部件通过 控制线 和 反馈信息 进行联系。
2 微指令和微程序微指令 在机器的一个 CPU周期中，一组实现一定操作功能的微命令的组合。
微程序 实现一条机器指令功能的许多条微指令组成的序列。
控制部件与执行部件通过 控制线 和 反馈信息 进行联系。
请看具体的微指令结构的演示。
3 微程序控制器原理框图它主要由 控制存储器、微指令寄存器 和 地址转移逻辑三大部分组成。
1.控制存储器控制存储器用来存放实现全部指令系统的微程序，它是一种只读存储器。一旦微程序固化，机器运行时则只读不写。其工作过程是：每读出一条微指令，则执行这条微指令；接着又读出下一条微指令，又执行这一条微指令 …… 。读出一条微指令并执 行微指令的时间总和称为一个微指令周期。通常，在串行方式的微程序控制器中，微指令周期就是只读存储器的工作周期。控制存储器的字长就是微指令字的长度，其存储容量视机器指令系统而定，
即取决于微程序的数量。对控制存储器的要求是速度快，
读出周期要短。
