第 5章 触发器第 5章 触发器
5.1 基本 RS触发器
5.2 时钟控制的触发器
5.3 集成触发器
5.4 触发器的逻辑符号及时序图第 5章 触发器
5.1 基本 RS触发器
5.1.1 电路结构和工作原理图 5 – 1 基本 RS触发器
( a )
& &
R
D
S
D
QQ
Q
QS
D
R
D
( b )
第 5章 触发器基本 RS触发器是构成各种功能触发器的基本单元,所以称为基本触发器 。 它可以用两个与非门或两个或非门交叉耦合构成 。 图 5 - 1(a)是用两个与非门构成的基本 RS触发器,它有两个互补输出端 Q和 Q,一般用 Q端的逻辑值来表示触发器的状态 。 Q=1,Q =0时,称触发器处于 1状态；
Q=0,Q=1时,称触发器处于 0状态 。 RD,SD为触发器的两个输入端 (或称激励端 )。 当输入信号 RD,SD不变化 (即
RDSD=11)时,该触发器必定处于 Q=1或 Q=0的某一状态保持不变,所以它是具有两个稳定状态的双稳态触发器 。
第 5章 触发器当输入信号变化时,触发器可以从一个稳定状态转换到另一个稳定状态 。 我们把输入信号作用前的触发器状态称为现在状态 (简称现态 ),用 Qn和 Qn(或 Q,Q)表示,把在输入信号作用后触发器所进入的状态称为下一状态 (简称次态 ),用 Qn+1和 Qn+1
表示 。 因此根据图 5 - 1(a)电路中的与非逻辑关系,可以得出以下结果：
① 当 RD=0,SD=1时,无论触发器原来处于什么状态,其次态一定为 0,即 Qn+1=0,Qn+1=1,称触发器处于置 0(复位 )状态 。
② 当 RD=1,SD=0时,无论触发器原来处于什么状态,其次态一定为 1,即 Qn+1=1,Qn+1=0,称触发器处于置 1(置位 )状态 。
第 5章 触发器
③ 当 RD=1,SD=1时,触发器状态不变,即 Qn+1=Qn，
Qn+1=Qn,称触发器处于保持 (记忆 )状态 。
④ 当 RD=0,SD=0时,两个与非门输出均为 1(高电平 )，
此时破坏了触发器的互补输出关系,而且当 RD,SD同时从 0
变化为 1时,由于门的延迟时间不一致,使触发器的次态不确定,即 Qn+1=?,这种情况是不允许的 。 因此规定输入信号 RD,SD不能同时为 0,它们应遵循 RD+SD=1的约束条件 。
第 5章 触发器从以上分析可见,基本 RS触发器具有置 0,置 1和保持的逻辑功能,通常 SD称为置 1端或置位 (SET)端,RD称为置
0或复位 (RESET)端,因此该触发器又称为置位 —复位 (Set
Reset)触发器或 RDSD触发器,其逻辑符号如图 5-1(b)所示 。
因为它是以 RD和 SD为低电平时被清 0和置 1的,所以称 RD、
SD低电平有效,且在图 5-1(b)中 RD,SD的输入端加有小圆圈 。
第 5章 触发器
5.1.2 基本 RS触发器的功能描述方法
1,状态转移真值表 (状态表 )
将触发器的次态 Qn+1与现态 Qn,输入信号之间的逻辑关系用表格形式表示出来,这种表格就称为状态转移真值表,
简称状态表 。 根据以上分析,图 5 - 1(a)基本 RS触发器的状态转移真值表如表 5-1(a)所示,表 5-1(b)是它的简化表 。 它们与组合电路的真值表相似,不同的是触发器的次态 Qn+1不仅与输入信号有关,还与它的现态 Qn有关,这正体现了时序电路的特点 。
第 5章 触发器表 5 – 1 基本 RS触发器状态表第 5章 触发器图 5 – 2 次态卡诺图
×
R
D
S
D
Q
00 01 11 10
0
1
0 0 1
× 0 1 1
Q
n +1
第 5章 触发器
2,特征方程 (状态方程 )
描述触发器逻辑功能的函数表达式称为特征方程或状态方程 。 对图 5-2次态卡诺图化简,可以求得基本 RS触发器的特征方程为
1
1
DD
n
DD
n
RS
QRSQ
(约束条件 )
特征方程中的约束条件表示 RD和 SD不允许同时为 0,即 RD和
SD总有一个为 1。
第 5章 触发器
3,状态转移图 (状态图 )与激励表状态转移图是用图形方式来描述触发器的状态转移规律 。
图 5 - 3为基本 RS触发器的状态转移图 。 图中两个圆圈分别表示触发器的两个稳定状态,箭头表示在输入信号作用下状态转移的方向,箭头旁的标注表示转移条件 。
激励表 (也称驱动表 )是表示触发器由当前状态 Qn转至确定的下一状态 Qn+1时,对输入信号的要求 。 基本 RS触发器的激励表如表 5-2所示 。
第 5章 触发器图 5 – 3 基本 RS触发器的状态图
R
D
= 1
S
D
= 0
0 1
R
D
=×
S
D
=1 S
D
=×
R
D
=1
R
D
= 0
S
D
= 1
第 5章 触发器表 5 – 2 基本 RS触发器的激励表
Qn Q n+1 RD SD
0 0
0 1
1 0
1 1
× 1
1 0
0 1
1 ×
第 5章 触发器
4,波形图工作波形图又称时序图,它反映了触发器的输出状态随时间和输入信号变化的规律,是实验中可观察到的波形 。
图 5 – 4 基本 RS触发器波形图不定不定
Q
Q
R
D
S
D
第 5章 触发器
5.2 时钟控制的触发器
5.2.1 钟控 RS触发器钟控 RS触发器是在基本 RS触发器基础上加两个与非门构成的,其逻辑电路及逻辑符号分别如图 5-5(a),(b)所示 。
图中 C,D门构成触发引导电路,R为置 0端,S为置 1端,CP
为时钟输入端 。
从图 5-5(a)看出，其中基本 RS触发器的输入函数为
CPSSCPRR DD,
第 5章 触发器
( a )
Q
Q1 S
1 R
( b )
图 5 - 5
& &
R
D
S
D
QQ
& &
CPR S
B
DC
A
C 1CP
第 5章 触发器当 CP=0时,C,D门被封锁,RD=1,SD=1,由基本 RS触发器功能可知,触发器状态维持不变 。
当 CP=1时,RD=R,SD=S,触发器状态将发生转移 。 将
RD,SD代入基本 RS触发器的特征方程式 (5 - 1)中,可得出钟控 RS触发器的特征方程为
0
1
RS
QRSQ nn
(约束条件 )
其中 RS=0表示 R与 S不能同时为 1。 该方程表明当 CP=1时,
钟控 RS触发器的状态按式 (5 - 2)转移,即时钟信号为 1时才允许外输入信号起作用 。
(5-2)
第 5章 触发器同理还可得出 CP=1时,钟控 RS触发器的状态转移真值表,
激励表分别如表 5 - 3和表 5-4所示,状态转移图,时序图分别如图 5 - 6(a),(b)所示 。
钟控 RS触发器是在 R和 S分别为 1时清,0”和置,1”,称为 R,S高电平有效,所以逻辑符号的 R,S输入端不加小圆圈 。
表 5 – 3 钟控 RS触发器状态转移真值表
R S Qn+1
0 0
0 1
1 0
1 1
Qn
1
0
×
第 5章 触发器表 5 – 4 钟控 RS触发器激励表
Qn Qn+1 RD SD
0 0
0 1
1 0
1 1
× 1
0 1
1 0
0 ×
第 5章 触发器图 5 – 6 钟控 RS触发器的状态图和波形图
(a) 状态转移图； (b) 时序波形
R = 0
S = 1
0 1
R = ×
S = 0 S = ×
R = 0
R = 1
S = 0
( a )
R
CP
( b )
不定
Q
S
第 5章 触发器
5.2.2 钟控 D触发器为了解决 R,S之间有约束问题,可以将图 5-5(a)钟控 RS
触发器的 R端接至 D门的输出端,并将 S改为 D,便构成了图
5-7(a)所示的钟控 D触发器,其逻辑符号如图 5 -7(b)所示 。 图
5 -7(a)中,门 A和 B组成基本触发器,门 C和 D组成触发引导门 。 基本触发器的输入为
CPDCPSRCPDS DDD
当 CP=0时,SD=1,RD=1，触发器状态维持不变。
第 5章 触发器当 CP=1时,SD= D,RD=D,代入基本 RS触发器的特征方程得出钟控 D
同理,可以得出钟控 D触发器在 CP=1时的状态转移真值表 (表 5 - 5),激励表 (表 5 - 6) 和状态图 (图 5 - 8)。
DQ n1
钟控 D触发器在时钟作用下,其次态 Qn+1始终和 D输入一致,因此常把它称为数据锁存器或延迟 (Delay)触发器 。
由于 D触发器的功能和结构都很简单,因此目前得到普遍应用 。
第 5章 触发器图 5 - 7 D触发器
(a) 逻辑电路； (b) 逻辑符号
( a )
Q
Q
( b )
& &
R
D
S
D
QQ
& &
CP D
B
DC
A
CP
1 D
C 1
第 5章 触发器图 5-8 D触发器状态图
0 1D = 0
D = 0
D = 1
D = 1
第 5章 触发器表 5 – 5 D触发器状态转移真值表
D Qn+1
0
1
0
1
Qn Qn+1 D
0 0
0 1
1 0
1 1
0
1
0
1
表 5 – 6 Ｄ触发器激励表第 5章 触发器
5.2.3 钟控 T触发器和 T′触发器钟控 T触发器的逻辑电路及符号分别如图 5-9(a),(b)所示 。
从图中看出,它是将钟控 RS触发器的互补输出 Q和 Q分别接至原来的 R和 S输入端,并在触发引导门的输入端加 T输入信号而构成的 。 这时等效的 R,S输入信号为
nn TQRQTS,
由于 Qn和 Qn互补,它不可能出现 SR=11的情况,因此这种结构也解决了 R,S之间的约束问题 。
第 5章 触发器图 5 – 9 T触发器
(a) 逻辑电路； (b) 逻辑符号
( a )
Q
Q
1 T
( b )
& &
R
D
S
D
QQ
& &
CP T
C 1CP
第 5章 触发器由图 5-9(a)可见：
CPTQRCPQTS nDnD,
当 CP=0时,SD=1,RD=1,触发器状态维持不变 。
当 CP=1时,代入基本 RS触发器的特征方程得出钟控 T触发器的特征方程为
nDn TQRQTSD,
n
nnnnnn
DD
n
QT
QTQTQTQQTQRSQ
1
第 5章 触发器表 5-9 JK触发器状态转移真值表
J K Qn+1
0 0
0 1
1 0
1 1
Qn
0
1
Qn
表 5-10 JK触发器激励表
Qn Qn+1 J K
0 0
0 1
1 0
1 1
0 ×
1 ×
× 1
× 0
第 5章 触发器图 5 - 1 0
0 1T = 0
T = 1
T = 1
T = 0
第 5章 触发器
( a )
Q
Q
1 J
( b )
图 5 - 1 1
& &
R
D
S
D
QQ
& &
CP J
C 1
K
1 K
CP
第 5章 触发器图 5-12 JK触发器状态图
0
K = ×
J = 0 J = ×
K = 0
K = ×
J = 1
J = ×
K = 1
1
第 5章 触发器图 5-13 JK触发器转换为其它触发器
Q
C 11 K 1 J
Q Q
C 11 K 1 J
Q
CP D
CP T
1
Q
C 11 K 1 J
Q
CP SR
第 5章 触发器
5.2.5 电位触发方式的工作特点电位触发方式的特点是,在约定钟控信号电平 (CP=1或 0)
期间,触发器的状态对输入信号敏感,输入信号的变化都会引起触发器的状态变化 。 而在非约定钟控信号电平 (CP=0)期间,不论输入信号如何变化,都不会影响输出,触发器的状态维持不变 。 但是必须指出,这种电位触发方式,对于 T′
触发器,其状态转移为,当在 CP=1且脉冲宽度较宽时,T′触发器将在 CP=1的期间一直发生翻转,直至 CP=0
为止,这种现象称为空翻 。
QQ n1
第 5章 触发器如果要求每来一个 CP触发器仅发生一次翻转,则对钟控信号约定电平 (通常 CP=1)的宽度要求是极为苛刻的 。 例如,
对 T′触发器必须要求触发器输出端的新状态返回到输入端之前,CP应回到低电平,就是 CP的宽度 tCP不能大于 3tpd,而为了保证触发器能可靠翻转,至少在第一次翻转过程中,CP
应保持在高电平,亦即宽度不应小于 2tpd,因此 CP的宽度应限制在 2tpd＜ tCP＜ 3tpd范围内 。 但 TTL门电路的传输时间 tpd通常在 50ns以内,产生或传送这样的脉冲很困难,尤其是每个门的延迟时间 tpd各不相同 。 因此在一个包括许多触发器的数字系统中,实际上无法确定时钟脉冲应有的宽度 。 所以,为了避免空翻现象,必须对以上的钟控触发器在电路结构上加以改进 。
第 5章 触发器
5.3 集 成 触 发 器
5.3.1 主从触发器图 5-14 主从触发器框图从触发器主触发器
1
Q Q
Q Q
K J
CP
第 5章 触发器
1,主从 JK
主从 JK触发器电路如图 5-15所示 。 它由两个钟控 RS触发器构成,其中 1门 ~4门组成从触发器,5门 ~8门组成主触发器 。
当 CP=1时,CP=0,从触发器被封锁,输出状态不变化 。
此时主触发器输入门打开,接收 J,K输入信息,
代入式 (5-1)得出状态方程为,,n
DnD QJSJQR 主主
nnnnDDn QKQQJQRSQ 主主主主主 1
(5-7)
第 5章 触发器图 5-15 主从 JK触发器
& &
QQ
& &
1
& &
& &
CP
1
Q
主
Q
主
2
43
65
R
D 主
S
D 主
K J
87
第 5章 触发器当 CP=0时,CP=1,主触发器被封锁,输入 J,K的变化不会引起主触发器状态变化；从触发器输入门被打开,
从触发器按照主触发器的状态 (即主触发器维持在 CP下降沿前一瞬间的状态 )翻转,其中：
111''1
1'1',
nnnnn
DD
n
n
D
n
D
QQQQQRSQ
QSQR
主主主主主则即将主触发器的状态转移到从触发器的输出端,从触发器的状态和主触发器一致 。 将 主代入式 (5-7)可得
nn QQ 主?
nnn QKQJQ
主主主
1
第 5章 触发器这就是主从 JK触发器的状态方程,说明 CP=1时,可按 JK触发器的特性来决定主触发器的状态,然后在 CP下降沿 (1→ 0时 )从触发器的输出才改变一次状态 。
综上所述,主从 JK触发器防止了空翻,其工作特点是：
① 输出状态变化的时刻在时钟的下降沿 。
② 输出状态如何变化,则由时钟 CP下降沿到来前一瞬间的 J,K值按 JK触发器的特征方程来决定 。
第 5章 触发器
2,主从 JK触发器的一次翻转主从 JK触发器虽然防止了空翻现象,但还存在一次翻转现象,可能会使触发器产生错误动作,因而限制了它的使用 。
所谓一次翻转现象是指在 CP=1期间,主触发器接收了输入激励信号发生一次翻转后,主触发器状态就一直保持不变,它不再随输入激励信号 J,K的变化而变化 。
第 5章 触发器例如,设,如果在 CP=1期间 J,K
发生了多次变化,如图 5-16所示 。 其中第一次变化发生在 t1，
此时 J=K=1,从触发器输出 Qn=0,因而 RD主 =KQn=1，,
从而主触发器发生一次翻转,即 。 在 t2瞬间,
J=0,K=1,，,主触发器状态不变 。
由于 CP=1期间 Qn=0,图 5-15中 7门一直被封锁,RD主 =1,因此 t3
时刻 K变化不起作用,一直保持不变 。 当 CP下降沿来到时,
从触发器的状态为 。 这就是一次翻转情况,它和
CP下降沿来到时由当时的 J,K值 (J=0,K=1)所确定的状态
Qn+1=0不一致,即一次翻转会使触发器产生错误动作 。
1,0,0 KJQQ nn 主
0,1 11 nn QQ 主主
1 nD KQR 主 0 nD QJS 主
1?nQ主
111 nn QQ 主第 5章 触发器图 5-16 主从 JK触发器的一次翻转
CP
J
K
Q
主
Q
主
Q
Q
t
1
t
2
t
3
第 5章 触发器若是在 CP=1时,J,K信号发生了变化,就不能根据 CP下降沿时的 J,K值来决定输出 Q。 这时可按以下方法来处理：
① 若 CP=1以前 Q=0,则从 CP的上升沿时刻起 J,K信号出现使 Q变为 1的组合,即 JK=10或 11,则 CP下降沿时 Q也为 1。
否则 Q仍为 0。
② 若 CP=1以前 Q=1,则从 CP的上升沿时刻起 J,K信号出现使 Q变为 0的组合,即 JK=01或 11,则 CP下降沿时 Q也为 0。
否则 Q仍为 1。
图 5-17为考虑了一次翻转后主从 JK触发器的工作波形,
它仅在第 5个 CP时没有产生一次翻转 。
第 5章 触发器图 5-17 主从 JK触发器的工作波形图
1 2 3 4 5
CP
J
K
Q
Q
主第 5章 触发器为了使 CP下降时输出值和当时的 J,K信号一致,要求在 CP=1的期间 J,K信号不变化 。 但实际上由于干扰信号的影响,主从触发器的一次翻转现象仍会使触发器产生错误动作,因此主从 JK触发器数据输入端抗干扰能力较弱 。 为了减少接收干扰的机会,应使 CP=1的宽度尽可能窄 。
第 5章 触发器
3,主从触发器的脉冲工作特性
① 时钟 CP由 0上跳至 1及 CP=1的准备阶段,要求完成主触发器状态的正确转移,则须：第一,在 CP上跳沿到达时,
J,K信号已处于稳定状态,且在 CP=1期间,J,K信号不发生变化； 第二,从 CP上升沿抵达到主触发器状态变化稳定,
需要经历三级与非门的延迟时间,即 3tpd,因此要求 CP=1的持续期 tCPH≥3tpd。
② CP由 1下跳至 0时,主触发器的状态转移至从触发器 。
从 CP下跳沿开始,到从触发器状态转变完成,也需经历三级与非门的延迟时间,即 3tpd,因此要求 CP=0的持续期
tCPL≥3tpd。 此间主触发器已被封锁,因而 J,K信号可以变化 。
第 5章 触发器
③ 为了保证触发器能可靠地进行状态变化，允许时钟信号的最高工作频率为
pdC P LC P H
CP tttf 6
11
m a x
主从触发器在 CP=1时为准备阶段 。 CP由 1下跳变至 0
时触发器状态发生转移,因此它是一种脉冲触发方式 。
而状态转移发生在 CP下降沿时刻 。
第 5章 触发器
5.3.2 边沿触发器同时具备以下条件的触发器称为边沿触发方式触发器 (简称边沿触发器 ),① 触发器仅在 CP某一约定跳变到来时,才接收输入信号； ② 在 CP=0或 CP=1期间,输入信号变化不会引起触发器输出状态变化 。 因此,边沿触发器不仅克服了空翻现象,
而且大大提高了抗干扰能力,工作更为可靠 。
边沿触发方式的触发器有两种类型：一种是维持 —阻塞式触发器,它是利用直流反馈来维持翻转后的新状态,阻塞触发器在同一时钟内再次产生翻转；另一种是边沿触发器,它是利用触发器内部逻辑门之间延迟时间的不同,使触发器只在约定时钟跳变时才接收输入信号 。
第 5章 触发器
1,维持 —阻塞式 D
1)
维持 —阻塞式 D触发器由钟控 RS触发器,引导门和 4根直流反馈线组成,如图 4-18所示 。 图中,RD,SD为直接置 0、
置 1端,其操作不受 CP控制,因此也称异步置 0,置 1端 。
当 RDSD=01时,使得 Q=1; 3门,6门锁定,,由于,因而 Q=0,无论 CP和输入信号处于什么状态,都能保证触发器可靠置 0。
1,1 '' DD SR
1' DD SSQ
第 5章 触发器图 5-18 维持 —阻塞式 D触发器
&
R
D
QQ
& &
1
& &
S
D
2
4 3
6 5
CP
D
①
②
④
③
&
′
R
D
′S
D
′
R
′
S
第 5章 触发器同理,RDSD=10时,无论 CP和输入信号处于什么状态,
都能保证触发器可靠置 1。
当 RDSD=11,CP=0时,门 3和门 4被封锁,,
触发器状态维持不变,Qn+1=Qn。 此时,门 5和 6被打开,
当 CP由 0变为 1时,,触发器状态转移即触发器的输出状态由 CP上升沿到达前瞬间的输入信号 D来决定 。
,1,1 '' DD SR
DSDR '',
DSSDRR DD '''',
DDQDQRSQ nnDDn ''1
第 5章 触发器设 CP上升沿到达前 D=0,则由于 CP=0，,因此 D
信号存储在 5,6门输出,R′S′=10,当 CP上升沿到达后,
使 Qn+1=0。 如果此时 D由 0→ １,由于反馈线 ① 将的信号反馈到 6门,使 6门被封锁,D信号变化不会引起触发器状态改变,即维持原来的 Qn+1=0状态,因此反馈线
① 称置 0维持线 。 维持置 0信号 经 6门反相后,再经连线
④ 使 S′保持 0,从而封锁 3门,使 1,这样触发器不会再翻向 1状态,故 ④ 线称阻塞置 1线 。
,11''?DD SR
0'?DR
DRD?'
'DS
,01''?DD SR
第 5章 触发器同理,若 CP上升沿到达前 D=1,则 R′S′=01,CP上升沿到达后,使 Q n+1=1。 如果此时 D由 1→ 0,反馈线 ② 将的信号反馈到 5门,使 S′=1，,即维持原来的 Qn+1=1状态,因此反馈线 ② 称置 1维持线 。 经反馈线 ③ 送至
4门,将 4门封锁,使 1,这样触发器不会再翻向 0状态,
故 ③ 线称阻塞置 0线 。
综上所述,维持 —阻塞式 D触发器是在 CP上升沿到达前接收输入信号；上升沿到达时刻触发器翻转；上升沿以后输入被封锁 。 因此,维持 —阻塞式 D触发器具有边沿触发的功能,
并有效地防止了空翻 。
10''?DD SR
0'?DS 0'?DS
0'?DS
'DR
第 5章 触发器
2)
由图 5-18可知,维持 —阻塞式 D触发器的工作分两个阶段,CP=0期间为准备阶段,CP由 0变至 1时为触发器的状态变化阶段 。 为了使触发器可靠工作,必须要求：
① CP=0期间,必须把输入信号送至 5,6门的输出,
在 CP上升沿到达之前建立稳定状态,它需要经历两个与非门的延迟时间,称为建立时间 tset,tset=2tpd。 在 tset内要求 D信号保持不变,且 CP=0的持续时间 tCPL≥2tpd。
第 5章 触发器
② 在 CP由 0变至 1及 CP脉冲前沿到达后,要达到维持 -阻塞作用,必须使 1变为 0,需要经历一个与非门延迟时间,在这段时间内信号 D不应变化,这段时间称为保持时间 th,th=tpd。
③ 从 CP由 0变至 1开始,直至触发器状态稳定建立,
需要经历三级与非门的延迟时间,因此要求 CP=1的持续时间 tCPH≥3tpd。
第 5章 触发器
④ 为使维持 —阻塞式 D触发器可靠工作,CP的最高工作频率为
pdC P HC P L
CP tttf 5
11
m a x
由于维持 —阻塞式 D触发器只要求输入信号 D在 CP上升沿前后很短时间 (tset+th=3tpd)内保持不变,而在 CP=0及
CP=1的其余时间内,无论输入信号如何变化,都不会影响输出状态,因此,它的数据输入端具有较强的抗干扰能力,且工作速度快,故应用较广泛 。
第 5章 触发器图 5-19 维持 —阻塞式 D触发器波形图
CP
R
D
S
D
D
Q
第 5章 触发器图 5-20 负边沿 JK触发器
2,边沿触发器
&
≥1
&
≥1
& &
R
D
Q Q
S
D
CPJ K
21
′
R
D
′
S
D
第 5章 触发器图 5-20是利用门传输延迟时间构成的负边沿 JK触发器逻辑电路 。 图中的两个与或非门构成基本 RS触发器,
两个与非门 (1,2门 )作为输入信号引导门,而且在制作时已保证与非门的延迟时间大于基本 RS触发器的传输延迟时间 。 RD,SD 为直接置 0,置 1端,不用时应使
SDRD=11。 其原理如下：
当 CP=0稳定时,输入信号 J,K被封锁,,
触发器的状态保持不变；而当 CP=1时,触发器的输出也不会变,这可从以下的推导式中看出：
1'' DD RS
n
D
nnn
n
D
nnn
QRQCPQQ
QSQCPQQ
'1
'1
第 5章 触发器由此可见,在稳定的 CP=0及 CP=1期间,触发器状态均维持不变,这时触发器处于一种,自锁,状态 。
当 CP由 1变为 0时,由于 CP信号是直接加到与或非门的其中一个与门输入端,首先解除了触发器的,自锁,,但还要经过一个与非门延迟时间 tpd才能变为 1。 在没有变为 1
以前,仍维持 CP下降沿前的值,即
'' DD RS,
nDnD KQRQJS '',
代入基本 RS触发器特征方程，有
nnn QKQJQ 1也就是说,在 CP由 1变为 0的下降沿时刻,触发器接收了输入信号 J,K,并按 JK触发器的特征规律变化 。
第 5章 触发器由以上分析可知,在 CP=1时,J,K信号可以进入输入与非门,但仍被拒于触发器之外 。 只有在 CP由 1变为 0
之后的短暂时刻里,由于与非门对信号的延迟,在 CP=0
前进入与非门的 J,K信号仍起作用,而此时触发器又解除了,自锁,,使得 J,K信号可以进入触发器,并引起触发器状态改变 。 因此,只在时钟下降沿前的 J,K值才能对触发器起作用,从而实现了边沿触发的功能 。
第 5章 触发器综上所述,负边沿 JK触发器是在 CP下降沿产生翻转,
翻转方向决定于 CP下降前瞬间的 J,K输入信号 。 它只要求输入信号在 CP下降沿到达之前,在与非门 1,2转换过程中保持不变,而在 CP=0及 CP=1期间,J,K信号的任何变化都不会影响触发器的输出 。 因此这种触发器比维持 —
阻塞式触发器在数据输入端具有更强的抗干扰能力,其波形图如图 5-21所示 。
第 5章 触发器图 5-21 边沿 JK触发器的理想波形图
CP
J
Q
K
第 5章 触发器这种负边沿触发的 JK触发器,仅要求在 CP下降沿到达之前有信号到达 的建立时间 tset,即 tset=tpd。 由于此过程在 CP=1期间进行,因此 tCPH≥tpd。
CP下降沿到达时,CP封锁了 1,2门,故负边沿触发器基本上不需要保持时间 。 但在 CP=0持续期 tCPL内一定要保证基本 RS触发器能可靠翻转,因此 tCPL≥2tpd,因而触发器最高工作频率为
'' DD RS,
pdC P LC P H
CP tttf 3
11
m a x
第 5章 触发器
5.4 触发器的逻辑符号及时序图
5.4.1 触发器的逻辑符号图 5-22 电位触发方式触发器的逻辑符号
Q
S
D
R
D
( a )
Q
Q
1 R
C 1
1 S
( b )
Q
Q
( c )
Q
CP
CP C 1
1 D
第 5章 触发器图 5-22均为电位触发方式触发器的逻辑符号,其中图 (a)为基本 RS触发器逻辑符号,它没有时钟输入端,SD、
RD为非同步 (或称异步 )输入,触发器的状态直接受 SD、
RD电位控制 。 图 (b),(c)分别为钟控 RS触发器,钟控 D触发器的逻辑符号 。 触发器的输出状态受时钟 CP的电位控制,CP=1时,触发器分别接收输入信号,输出状态 Q、
Q按其功能发生变化； CP=0时,触发器不接收信号,输出状态维持不变 。
第 5章 触发器
① 传统的逻辑符号,
图 5-23 集成触发器常用的逻辑符号
K
1
K
2
K
3
J
1
J
2
J
3
Q Q
K J
R
D
S
D
( a )
D
1
D
2
D
3
Q Q
D
R
D
S
D
( b )
CP CP
Q Q
D
R
D
S
D
( c )
CP
Q Q
R
D
S
D
( d )
CPK
CP CP CP CP
J
第 5章 触发器
② 国家标准 (GB4728.12-85)规定的逻辑符号图 5-24 集成触发器国标规定的逻辑符号图 5 - 2 4
( b )
Q
Q
C 1
( a )
D
1
D
2
CP
S
( c )
1 D
&
R
Q
Q
C 1
J
1
J
2
CP
S
1 J&
R
K
1
K
2
1 K&
Q
Q
C 1CP
S
1 J
R
1 K
J
K
S
D
R
D
S
D
R
D
S
D
R
D
第 5章 触发器
5.4.2 时序图时序图的画法一般按以下步骤进行：
① 以时钟 CP的作用沿为基准,划分时间间隔,CP作用沿来到前为现态,作用沿来到后为次态 。
② 每个时钟脉冲作用沿来到后,根据触发器的状态方程或状态表确定其次态 。
③ 异步直接置 0,置 1端 (RD,SD)的操作不受时钟 CP的控制,画波形时要特别注意 。
第 5章 触发器
【 例 5-1】 边沿 JK触发器和维持 —阻塞式 D触发器分别如图 5-25(a),(b)所示,其输入波形见图 5-25(c),试分别画出 Q１,Q2端的波形 。 设电路初态均为 0 。
图 5-25 例 5-1图
Q
1
1 J
C 1
1 K
( a )
R
D
S
D
CP
A
B
1
C 1
1 D
( b )
R
D
S
D
CP
A
1
Q
2
B
1 2 3 4 5
CP
A
B
Q
1
Q
2
( c )
1
第 5章 触发器解：
① 从图中可见,JK触发器为下降沿触发,因此首先以
CP下降沿为基准,划分时间间隔,然后根据 JK触发器的状态方程,由每个 CP来到之前的
A,B和原态 Q1决定其次态 。 例如第一个 CP下降沿来到前因 AB=10,Q1=0,将 A,B,Q1代入状态方程得,
故画波形时应在 CP下降沿来到后使 Q1为 1,该状态一直维持到第二个 CP下降沿来到后才变化 。 依此类推可画出 Q1的波形如图 5-25(c)所示 。
111111 QBQAQKQJQ n
11?nQ
111nQ
第 5章 触发器
② 图 5-25(b)的 D触发器为上升沿触发,因此首先以 CP
上升沿为基准,划分时间间隔 。 由于 D=A,故 D触发器的状态方程为,这里需要注意的是异步置 0端 RD和
B相连,因此该状态方程只有当 B=1时才适用 。 当 B=0时,无论 CP,A如何,,即图 5-25(c)中 B为 0期间所对应的 均为 0；只有 B=1,才在 CP的上升沿来到后和 A有关 。 例如在第二个 CP上升沿来到前,B=1,A=1,故 CP来到后 。 该状态本来应维持到第三个 CP上升沿来到前,
但在第二个 CP=0的期间 B已变为 0,因此也强迫 Q2=0。 Q2的波形如图 5-25(c)所示 。
ADQ n 12
012nQ
12?nQ 12?nQ
112nQ
第 5章 触发器
【 例 5-2】 TTL边沿触发器组成的电路分别如图 5-26(a)、
(b)所示,其输入波形见图 5-26(c),试分别画出 Q1,Q2端的波形 。 设电路初态均为 0。
图 5-26 例 5-2图
1 2 3 4 5
CP
A
B
Q
1
Q
2
( c )
Q
2
1 J
C 1
1 K
( b )
R
D
A
B
C 1
1 D
( a )
CP
A
Q
1
&
FF
1
C
FF
2
= 1
= 1
CP
1
C
第 5章 触发器解,从图中可见,FF1,FF2均为上升沿触发,故以
CP上升沿为基准划分时间间隔 。
对于 FF1,。 由每个 CP前沿来到前的外输入 A和原态 Q1决定,其波形如图 5-26(c)所示 。
对于 FF2,由于,故状态方程,
说明该触发器的输出仅与 A,B有关,与原态 Q2无关 。 但需要注意,该状态方程只有在 C=1时才适用,其波形图见图 5-26(c)。
111 AQDQ n
11?nQ
BABAKBAJ,
BAQBAQBAQKQJQ n 222212 )()(
第 5章 触发器
【 例 5-3】 图 5-27(a)是由两个 JK触发器构成的单脉冲发生器,其输入 ui为时钟脉冲的连续序列,输出由人工按钮开关 S1控制,每按一次,输出一个脉冲 。 输出脉冲的宽度仅决定于输入时钟脉冲的周期 。 试画出输出端 uo的波形图 。
解,从图中可见,FF1,FF2均为 CP下降沿触发,但 FF1
的 CP由 Q2提供,而 Q2的状态除了受 J2,K2,ui控制外,还受
RD=Q1的控制,即两个触发器的状态是互相制约的,因此其波形图要一个个 CP分别画出 。
对于 FF2，因 K2=1，故 。
122222212,QRQJQKQJQ Dn
对于 FF1，因 J1=K1=1，故 。
21111111,JRQQKQJQ Dn
第 5章 触发器图 5-27 单脉冲发生器
(a) 电路； (b) 波形图
Q
2
1 J
C 1
1 K
( a )
R
D
FF
2
1
u
i
Q
1
1 J
C 1
1 K R
D
FF
1
1
u
o
( b )
1 2 3 4 5 6 7 8
CP ( u
i
)
J
2
u
o
＝ Q
2
Q
1
S
1
Q
1
第 5章 触发器开始由于 J2=0(即 S1接地 ),使 FF1的 RD为 0,故 Q1=0，
Q1=1,而 FF2的 RD为 1，,因此第一个 CP
来到以后 Q2=0。
J2=1时 ( 即手动开关 S1 按下 ) 对 Q1,Q1 没有影响,
而,这时输入脉冲 ui的下降沿到达时
Q2将按照状态方程翻转 。 但当第三个 CP来到后 Q2的下降沿去触发 FF1,使 Q1由 0→ 1,Q1 由 1→ 0。 由于 FF2的 RD= Q1,
因此一旦 Q1=0又使 FF2的输出置 0,它输出一个单脉冲,其脉冲宽度为输入脉冲的周期 。
02212 QJQ n
22212 QQJQ n
第 5章 触发器当 J2=0(S1接地 )后又恢复到开始的状态 。 Q1=1,FF2
解除置 0封锁,如果再按下 S１ (J2=1)就能产生第二个单脉冲,整个波形如图 5-27(b)所示 。
单脉冲发生器常作为调测信号源,在数字设备中应用很广泛,它也可以用其它触发器实现 。
5.1 基本 RS触发器
5.2 时钟控制的触发器
5.3 集成触发器
5.4 触发器的逻辑符号及时序图第 5章 触发器
5.1 基本 RS触发器
5.1.1 电路结构和工作原理图 5 – 1 基本 RS触发器
( a )
& &
R
D
S
D
Q
QS
D
R
D
( b )
第 5章 触发器基本 RS触发器是构成各种功能触发器的基本单元,所以称为基本触发器 。 它可以用两个与非门或两个或非门交叉耦合构成 。 图 5 - 1(a)是用两个与非门构成的基本 RS触发器,它有两个互补输出端 Q和 Q,一般用 Q端的逻辑值来表示触发器的状态 。 Q=1,Q =0时,称触发器处于 1状态；
Q=0,Q=1时,称触发器处于 0状态 。 RD,SD为触发器的两个输入端 (或称激励端 )。 当输入信号 RD,SD不变化 (即
RDSD=11)时,该触发器必定处于 Q=1或 Q=0的某一状态保持不变,所以它是具有两个稳定状态的双稳态触发器 。
第 5章 触发器当输入信号变化时,触发器可以从一个稳定状态转换到另一个稳定状态 。 我们把输入信号作用前的触发器状态称为现在状态 (简称现态 ),用 Qn和 Qn(或 Q,Q)表示,把在输入信号作用后触发器所进入的状态称为下一状态 (简称次态 ),用 Qn+1和 Qn+1
表示 。 因此根据图 5 - 1(a)电路中的与非逻辑关系,可以得出以下结果：
① 当 RD=0,SD=1时,无论触发器原来处于什么状态,其次态一定为 0,即 Qn+1=0,Qn+1=1,称触发器处于置 0(复位 )状态 。
② 当 RD=1,SD=0时,无论触发器原来处于什么状态,其次态一定为 1,即 Qn+1=1,Qn+1=0,称触发器处于置 1(置位 )状态 。
第 5章 触发器
③ 当 RD=1,SD=1时,触发器状态不变,即 Qn+1=Qn，
Qn+1=Qn,称触发器处于保持 (记忆 )状态 。
④ 当 RD=0,SD=0时,两个与非门输出均为 1(高电平 )，
此时破坏了触发器的互补输出关系,而且当 RD,SD同时从 0
变化为 1时,由于门的延迟时间不一致,使触发器的次态不确定,即 Qn+1=?,这种情况是不允许的 。 因此规定输入信号 RD,SD不能同时为 0,它们应遵循 RD+SD=1的约束条件 。
第 5章 触发器从以上分析可见,基本 RS触发器具有置 0,置 1和保持的逻辑功能,通常 SD称为置 1端或置位 (SET)端,RD称为置
0或复位 (RESET)端,因此该触发器又称为置位 —复位 (Set
Reset)触发器或 RDSD触发器,其逻辑符号如图 5-1(b)所示 。
因为它是以 RD和 SD为低电平时被清 0和置 1的,所以称 RD、
SD低电平有效,且在图 5-1(b)中 RD,SD的输入端加有小圆圈 。
第 5章 触发器
5.1.2 基本 RS触发器的功能描述方法
1,状态转移真值表 (状态表 )
将触发器的次态 Qn+1与现态 Qn,输入信号之间的逻辑关系用表格形式表示出来,这种表格就称为状态转移真值表,
简称状态表 。 根据以上分析,图 5 - 1(a)基本 RS触发器的状态转移真值表如表 5-1(a)所示,表 5-1(b)是它的简化表 。 它们与组合电路的真值表相似,不同的是触发器的次态 Qn+1不仅与输入信号有关,还与它的现态 Qn有关,这正体现了时序电路的特点 。
第 5章 触发器表 5 – 1 基本 RS触发器状态表第 5章 触发器图 5 – 2 次态卡诺图
×
R
D
S
D
Q
00 01 11 10
0
1
0 0 1
× 0 1 1
Q
n +1
第 5章 触发器
2,特征方程 (状态方程 )
描述触发器逻辑功能的函数表达式称为特征方程或状态方程 。 对图 5-2次态卡诺图化简,可以求得基本 RS触发器的特征方程为
1
1
DD
n
DD
n
RS
QRSQ
(约束条件 )
特征方程中的约束条件表示 RD和 SD不允许同时为 0,即 RD和
SD总有一个为 1。
第 5章 触发器
3,状态转移图 (状态图 )与激励表状态转移图是用图形方式来描述触发器的状态转移规律 。
图 5 - 3为基本 RS触发器的状态转移图 。 图中两个圆圈分别表示触发器的两个稳定状态,箭头表示在输入信号作用下状态转移的方向,箭头旁的标注表示转移条件 。
激励表 (也称驱动表 )是表示触发器由当前状态 Qn转至确定的下一状态 Qn+1时,对输入信号的要求 。 基本 RS触发器的激励表如表 5-2所示 。
第 5章 触发器图 5 – 3 基本 RS触发器的状态图
R
D
= 1
S
D
= 0
0 1
R
D
=×
S
D
=1 S
D
=×
R
D
=1
R
D
= 0
S
D
= 1
第 5章 触发器表 5 – 2 基本 RS触发器的激励表
Qn Q n+1 RD SD
0 0
0 1
1 0
1 1
× 1
1 0
0 1
1 ×
第 5章 触发器
4,波形图工作波形图又称时序图,它反映了触发器的输出状态随时间和输入信号变化的规律,是实验中可观察到的波形 。
图 5 – 4 基本 RS触发器波形图不定不定
Q
Q
R
D
S
D
第 5章 触发器
5.2 时钟控制的触发器
5.2.1 钟控 RS触发器钟控 RS触发器是在基本 RS触发器基础上加两个与非门构成的,其逻辑电路及逻辑符号分别如图 5-5(a),(b)所示 。
图中 C,D门构成触发引导电路,R为置 0端,S为置 1端,CP
为时钟输入端 。
从图 5-5(a)看出，其中基本 RS触发器的输入函数为
CPSSCPRR DD,
第 5章 触发器
( a )
Q
Q1 S
1 R
( b )
图 5 - 5
& &
R
D
S
D
& &
CPR S
B
DC
A
C 1CP
第 5章 触发器当 CP=0时,C,D门被封锁,RD=1,SD=1,由基本 RS触发器功能可知,触发器状态维持不变 。
当 CP=1时,RD=R,SD=S,触发器状态将发生转移 。 将
RD,SD代入基本 RS触发器的特征方程式 (5 - 1)中,可得出钟控 RS触发器的特征方程为
0
1
RS
QRSQ nn
(约束条件 )
其中 RS=0表示 R与 S不能同时为 1。 该方程表明当 CP=1时,
钟控 RS触发器的状态按式 (5 - 2)转移,即时钟信号为 1时才允许外输入信号起作用 。
(5-2)
第 5章 触发器同理还可得出 CP=1时,钟控 RS触发器的状态转移真值表,
激励表分别如表 5 - 3和表 5-4所示,状态转移图,时序图分别如图 5 - 6(a),(b)所示 。
钟控 RS触发器是在 R和 S分别为 1时清,0”和置,1”,称为 R,S高电平有效,所以逻辑符号的 R,S输入端不加小圆圈 。
表 5 – 3 钟控 RS触发器状态转移真值表
R S Qn+1
0 0
0 1
1 0
1 1
Qn
1
0
×
第 5章 触发器表 5 – 4 钟控 RS触发器激励表
Qn Qn+1 RD SD
0 0
0 1
1 0
1 1
× 1
0 1
1 0
0 ×
第 5章 触发器图 5 – 6 钟控 RS触发器的状态图和波形图
(a) 状态转移图； (b) 时序波形
R = 0
S = 1
0 1
R = ×
S = 0 S = ×
R = 0
R = 1
S = 0
( a )
R
CP
( b )
不定
Q
S
第 5章 触发器
5.2.2 钟控 D触发器为了解决 R,S之间有约束问题,可以将图 5-5(a)钟控 RS
触发器的 R端接至 D门的输出端,并将 S改为 D,便构成了图
5-7(a)所示的钟控 D触发器,其逻辑符号如图 5 -7(b)所示 。 图
5 -7(a)中,门 A和 B组成基本触发器,门 C和 D组成触发引导门 。 基本触发器的输入为
CPDCPSRCPDS DDD
当 CP=0时,SD=1,RD=1，触发器状态维持不变。
第 5章 触发器当 CP=1时,SD= D,RD=D,代入基本 RS触发器的特征方程得出钟控 D
同理,可以得出钟控 D触发器在 CP=1时的状态转移真值表 (表 5 - 5),激励表 (表 5 - 6) 和状态图 (图 5 - 8)。
DQ n1
钟控 D触发器在时钟作用下,其次态 Qn+1始终和 D输入一致,因此常把它称为数据锁存器或延迟 (Delay)触发器 。
由于 D触发器的功能和结构都很简单,因此目前得到普遍应用 。
第 5章 触发器图 5 - 7 D触发器
(a) 逻辑电路； (b) 逻辑符号
( a )
Q
Q
( b )
& &
R
D
S
D
& &
CP D
B
DC
A
CP
1 D
C 1
第 5章 触发器图 5-8 D触发器状态图
0 1D = 0
D = 0
D = 1
D = 1
第 5章 触发器表 5 – 5 D触发器状态转移真值表
D Qn+1
0
1
0
1
Qn Qn+1 D
0 0
0 1
1 0
1 1
0
1
0
1
表 5 – 6 Ｄ触发器激励表第 5章 触发器
5.2.3 钟控 T触发器和 T′触发器钟控 T触发器的逻辑电路及符号分别如图 5-9(a),(b)所示 。
从图中看出,它是将钟控 RS触发器的互补输出 Q和 Q分别接至原来的 R和 S输入端,并在触发引导门的输入端加 T输入信号而构成的 。 这时等效的 R,S输入信号为
nn TQRQTS,
由于 Qn和 Qn互补,它不可能出现 SR=11的情况,因此这种结构也解决了 R,S之间的约束问题 。
第 5章 触发器图 5 – 9 T触发器
(a) 逻辑电路； (b) 逻辑符号
( a )
Q
Q
1 T
( b )
& &
R
D
S
D
& &
CP T
C 1CP
第 5章 触发器由图 5-9(a)可见：
CPTQRCPQTS nDnD,
当 CP=0时,SD=1,RD=1,触发器状态维持不变 。
当 CP=1时,代入基本 RS触发器的特征方程得出钟控 T触发器的特征方程为
nDn TQRQTSD,
n
nnnnnn
DD
n
QT
QTQTQTQQTQRSQ
1
第 5章 触发器表 5-9 JK触发器状态转移真值表
J K Qn+1
0 0
0 1
1 0
1 1
Qn
0
1
Qn
表 5-10 JK触发器激励表
Qn Qn+1 J K
0 0
0 1
1 0
1 1
0 ×
1 ×
× 1
× 0
第 5章 触发器图 5 - 1 0
0 1T = 0
T = 1
T = 1
T = 0
第 5章 触发器
( a )
Q
Q
1 J
( b )
图 5 - 1 1
& &
R
D
S
D
& &
CP J
C 1
K
1 K
CP
第 5章 触发器图 5-12 JK触发器状态图
0
K = ×
J = 0 J = ×
K = 0
K = ×
J = 1
J = ×
K = 1
1
第 5章 触发器图 5-13 JK触发器转换为其它触发器
Q
C 11 K 1 J
Q Q
C 11 K 1 J
Q
CP D
CP T
1
Q
C 11 K 1 J
Q
CP SR
第 5章 触发器
5.2.5 电位触发方式的工作特点电位触发方式的特点是,在约定钟控信号电平 (CP=1或 0)
期间,触发器的状态对输入信号敏感,输入信号的变化都会引起触发器的状态变化 。 而在非约定钟控信号电平 (CP=0)期间,不论输入信号如何变化,都不会影响输出,触发器的状态维持不变 。 但是必须指出,这种电位触发方式,对于 T′
触发器,其状态转移为,当在 CP=1且脉冲宽度较宽时,T′触发器将在 CP=1的期间一直发生翻转,直至 CP=0
为止,这种现象称为空翻 。
QQ n1
第 5章 触发器如果要求每来一个 CP触发器仅发生一次翻转,则对钟控信号约定电平 (通常 CP=1)的宽度要求是极为苛刻的 。 例如,
对 T′触发器必须要求触发器输出端的新状态返回到输入端之前,CP应回到低电平,就是 CP的宽度 tCP不能大于 3tpd,而为了保证触发器能可靠翻转,至少在第一次翻转过程中,CP
应保持在高电平,亦即宽度不应小于 2tpd,因此 CP的宽度应限制在 2tpd＜ tCP＜ 3tpd范围内 。 但 TTL门电路的传输时间 tpd通常在 50ns以内,产生或传送这样的脉冲很困难,尤其是每个门的延迟时间 tpd各不相同 。 因此在一个包括许多触发器的数字系统中,实际上无法确定时钟脉冲应有的宽度 。 所以,为了避免空翻现象,必须对以上的钟控触发器在电路结构上加以改进 。
第 5章 触发器
5.3 集 成 触 发 器
5.3.1 主从触发器图 5-14 主从触发器框图从触发器主触发器
1
Q Q
Q Q
K J
CP
第 5章 触发器
1,主从 JK
主从 JK触发器电路如图 5-15所示 。 它由两个钟控 RS触发器构成,其中 1门 ~4门组成从触发器,5门 ~8门组成主触发器 。
当 CP=1时,CP=0,从触发器被封锁,输出状态不变化 。
此时主触发器输入门打开,接收 J,K输入信息,
代入式 (5-1)得出状态方程为,,n
DnD QJSJQR 主主
nnnnDDn QKQQJQRSQ 主主主主主 1
(5-7)
第 5章 触发器图 5-15 主从 JK触发器
& &
& &
1
& &
& &
CP
1
Q
主
Q
主
2
43
65
R
D 主
S
D 主
K J
87
第 5章 触发器当 CP=0时,CP=1,主触发器被封锁,输入 J,K的变化不会引起主触发器状态变化；从触发器输入门被打开,
从触发器按照主触发器的状态 (即主触发器维持在 CP下降沿前一瞬间的状态 )翻转,其中：
111''1
1'1',
nnnnn
DD
n
n
D
n
D
QQQQQRSQ
QSQR
主主主主主则即将主触发器的状态转移到从触发器的输出端,从触发器的状态和主触发器一致 。 将 主代入式 (5-7)可得
nn QQ 主?
nnn QKQJQ
主主主
1
第 5章 触发器这就是主从 JK触发器的状态方程,说明 CP=1时,可按 JK触发器的特性来决定主触发器的状态,然后在 CP下降沿 (1→ 0时 )从触发器的输出才改变一次状态 。
综上所述,主从 JK触发器防止了空翻,其工作特点是：
① 输出状态变化的时刻在时钟的下降沿 。
② 输出状态如何变化,则由时钟 CP下降沿到来前一瞬间的 J,K值按 JK触发器的特征方程来决定 。
第 5章 触发器
2,主从 JK触发器的一次翻转主从 JK触发器虽然防止了空翻现象,但还存在一次翻转现象,可能会使触发器产生错误动作,因而限制了它的使用 。
所谓一次翻转现象是指在 CP=1期间,主触发器接收了输入激励信号发生一次翻转后,主触发器状态就一直保持不变,它不再随输入激励信号 J,K的变化而变化 。
第 5章 触发器例如,设,如果在 CP=1期间 J,K
发生了多次变化,如图 5-16所示 。 其中第一次变化发生在 t1，
此时 J=K=1,从触发器输出 Qn=0,因而 RD主 =KQn=1，,
从而主触发器发生一次翻转,即 。 在 t2瞬间,
J=0,K=1,，,主触发器状态不变 。
由于 CP=1期间 Qn=0,图 5-15中 7门一直被封锁,RD主 =1,因此 t3
时刻 K变化不起作用,一直保持不变 。 当 CP下降沿来到时,
从触发器的状态为 。 这就是一次翻转情况,它和
CP下降沿来到时由当时的 J,K值 (J=0,K=1)所确定的状态
Qn+1=0不一致,即一次翻转会使触发器产生错误动作 。
1,0,0 KJQQ nn 主
0,1 11 nn QQ 主主
1 nD KQR 主 0 nD QJS 主
1?nQ主
111 nn QQ 主第 5章 触发器图 5-16 主从 JK触发器的一次翻转
CP
J
K
Q
主
Q
主
Q
Q
t
1
t
2
t
3
第 5章 触发器若是在 CP=1时,J,K信号发生了变化,就不能根据 CP下降沿时的 J,K值来决定输出 Q。 这时可按以下方法来处理：
① 若 CP=1以前 Q=0,则从 CP的上升沿时刻起 J,K信号出现使 Q变为 1的组合,即 JK=10或 11,则 CP下降沿时 Q也为 1。
否则 Q仍为 0。
② 若 CP=1以前 Q=1,则从 CP的上升沿时刻起 J,K信号出现使 Q变为 0的组合,即 JK=01或 11,则 CP下降沿时 Q也为 0。
否则 Q仍为 1。
图 5-17为考虑了一次翻转后主从 JK触发器的工作波形,
它仅在第 5个 CP时没有产生一次翻转 。
第 5章 触发器图 5-17 主从 JK触发器的工作波形图
1 2 3 4 5
CP
J
K
Q
Q
主第 5章 触发器为了使 CP下降时输出值和当时的 J,K信号一致,要求在 CP=1的期间 J,K信号不变化 。 但实际上由于干扰信号的影响,主从触发器的一次翻转现象仍会使触发器产生错误动作,因此主从 JK触发器数据输入端抗干扰能力较弱 。 为了减少接收干扰的机会,应使 CP=1的宽度尽可能窄 。
第 5章 触发器
3,主从触发器的脉冲工作特性
① 时钟 CP由 0上跳至 1及 CP=1的准备阶段,要求完成主触发器状态的正确转移,则须：第一,在 CP上跳沿到达时,
J,K信号已处于稳定状态,且在 CP=1期间,J,K信号不发生变化； 第二,从 CP上升沿抵达到主触发器状态变化稳定,
需要经历三级与非门的延迟时间,即 3tpd,因此要求 CP=1的持续期 tCPH≥3tpd。
② CP由 1下跳至 0时,主触发器的状态转移至从触发器 。
从 CP下跳沿开始,到从触发器状态转变完成,也需经历三级与非门的延迟时间,即 3tpd,因此要求 CP=0的持续期
tCPL≥3tpd。 此间主触发器已被封锁,因而 J,K信号可以变化 。
第 5章 触发器
③ 为了保证触发器能可靠地进行状态变化，允许时钟信号的最高工作频率为
pdC P LC P H
CP tttf 6
11
m a x
主从触发器在 CP=1时为准备阶段 。 CP由 1下跳变至 0
时触发器状态发生转移,因此它是一种脉冲触发方式 。
而状态转移发生在 CP下降沿时刻 。
第 5章 触发器
5.3.2 边沿触发器同时具备以下条件的触发器称为边沿触发方式触发器 (简称边沿触发器 ),① 触发器仅在 CP某一约定跳变到来时,才接收输入信号； ② 在 CP=0或 CP=1期间,输入信号变化不会引起触发器输出状态变化 。 因此,边沿触发器不仅克服了空翻现象,
而且大大提高了抗干扰能力,工作更为可靠 。
边沿触发方式的触发器有两种类型：一种是维持 —阻塞式触发器,它是利用直流反馈来维持翻转后的新状态,阻塞触发器在同一时钟内再次产生翻转；另一种是边沿触发器,它是利用触发器内部逻辑门之间延迟时间的不同,使触发器只在约定时钟跳变时才接收输入信号 。
第 5章 触发器
1,维持 —阻塞式 D
1)
维持 —阻塞式 D触发器由钟控 RS触发器,引导门和 4根直流反馈线组成,如图 4-18所示 。 图中,RD,SD为直接置 0、
置 1端,其操作不受 CP控制,因此也称异步置 0,置 1端 。
当 RDSD=01时,使得 Q=1; 3门,6门锁定,,由于,因而 Q=0,无论 CP和输入信号处于什么状态,都能保证触发器可靠置 0。
1,1 '' DD SR
1' DD SSQ
第 5章 触发器图 5-18 维持 —阻塞式 D触发器
&
R
D
& &
1
& &
S
D
2
4 3
6 5
CP
D
①
②
④
③
&
′
R
D
′S
D
′
R
′
S
第 5章 触发器同理,RDSD=10时,无论 CP和输入信号处于什么状态,
都能保证触发器可靠置 1。
当 RDSD=11,CP=0时,门 3和门 4被封锁,,
触发器状态维持不变,Qn+1=Qn。 此时,门 5和 6被打开,
当 CP由 0变为 1时,,触发器状态转移即触发器的输出状态由 CP上升沿到达前瞬间的输入信号 D来决定 。
,1,1 '' DD SR
DSDR '',
DSSDRR DD '''',
DDQDQRSQ nnDDn ''1
第 5章 触发器设 CP上升沿到达前 D=0,则由于 CP=0，,因此 D
信号存储在 5,6门输出,R′S′=10,当 CP上升沿到达后,
使 Qn+1=0。 如果此时 D由 0→ １,由于反馈线 ① 将的信号反馈到 6门,使 6门被封锁,D信号变化不会引起触发器状态改变,即维持原来的 Qn+1=0状态,因此反馈线
① 称置 0维持线 。 维持置 0信号 经 6门反相后,再经连线
④ 使 S′保持 0,从而封锁 3门,使 1,这样触发器不会再翻向 1状态,故 ④ 线称阻塞置 1线 。
,11''?DD SR
0'?DR
DRD?'
'DS
,01''?DD SR
第 5章 触发器同理,若 CP上升沿到达前 D=1,则 R′S′=01,CP上升沿到达后,使 Q n+1=1。 如果此时 D由 1→ 0,反馈线 ② 将的信号反馈到 5门,使 S′=1，,即维持原来的 Qn+1=1状态,因此反馈线 ② 称置 1维持线 。 经反馈线 ③ 送至
4门,将 4门封锁,使 1,这样触发器不会再翻向 0状态,
故 ③ 线称阻塞置 0线 。
综上所述,维持 —阻塞式 D触发器是在 CP上升沿到达前接收输入信号；上升沿到达时刻触发器翻转；上升沿以后输入被封锁 。 因此,维持 —阻塞式 D触发器具有边沿触发的功能,
并有效地防止了空翻 。
10''?DD SR
0'?DS 0'?DS
0'?DS
'DR
第 5章 触发器
2)
由图 5-18可知,维持 —阻塞式 D触发器的工作分两个阶段,CP=0期间为准备阶段,CP由 0变至 1时为触发器的状态变化阶段 。 为了使触发器可靠工作,必须要求：
① CP=0期间,必须把输入信号送至 5,6门的输出,
在 CP上升沿到达之前建立稳定状态,它需要经历两个与非门的延迟时间,称为建立时间 tset,tset=2tpd。 在 tset内要求 D信号保持不变,且 CP=0的持续时间 tCPL≥2tpd。
第 5章 触发器
② 在 CP由 0变至 1及 CP脉冲前沿到达后,要达到维持 -阻塞作用,必须使 1变为 0,需要经历一个与非门延迟时间,在这段时间内信号 D不应变化,这段时间称为保持时间 th,th=tpd。
③ 从 CP由 0变至 1开始,直至触发器状态稳定建立,
需要经历三级与非门的延迟时间,因此要求 CP=1的持续时间 tCPH≥3tpd。
第 5章 触发器
④ 为使维持 —阻塞式 D触发器可靠工作,CP的最高工作频率为
pdC P HC P L
CP tttf 5
11
m a x
由于维持 —阻塞式 D触发器只要求输入信号 D在 CP上升沿前后很短时间 (tset+th=3tpd)内保持不变,而在 CP=0及
CP=1的其余时间内,无论输入信号如何变化,都不会影响输出状态,因此,它的数据输入端具有较强的抗干扰能力,且工作速度快,故应用较广泛 。
第 5章 触发器图 5-19 维持 —阻塞式 D触发器波形图
CP
R
D
S
D
D
Q
第 5章 触发器图 5-20 负边沿 JK触发器
2,边沿触发器
&
≥1
&
≥1
& &
R
D
Q Q
S
D
CPJ K
21
′
R
D
′
S
D
第 5章 触发器图 5-20是利用门传输延迟时间构成的负边沿 JK触发器逻辑电路 。 图中的两个与或非门构成基本 RS触发器,
两个与非门 (1,2门 )作为输入信号引导门,而且在制作时已保证与非门的延迟时间大于基本 RS触发器的传输延迟时间 。 RD,SD 为直接置 0,置 1端,不用时应使
SDRD=11。 其原理如下：
当 CP=0稳定时,输入信号 J,K被封锁,,
触发器的状态保持不变；而当 CP=1时,触发器的输出也不会变,这可从以下的推导式中看出：
1'' DD RS
n
D
nnn
n
D
nnn
QRQCPQQ
QSQCPQQ
'1
'1
第 5章 触发器由此可见,在稳定的 CP=0及 CP=1期间,触发器状态均维持不变,这时触发器处于一种,自锁,状态 。
当 CP由 1变为 0时,由于 CP信号是直接加到与或非门的其中一个与门输入端,首先解除了触发器的,自锁,,但还要经过一个与非门延迟时间 tpd才能变为 1。 在没有变为 1
以前,仍维持 CP下降沿前的值,即
'' DD RS,
nDnD KQRQJS '',
代入基本 RS触发器特征方程，有
nnn QKQJQ 1也就是说,在 CP由 1变为 0的下降沿时刻,触发器接收了输入信号 J,K,并按 JK触发器的特征规律变化 。
第 5章 触发器由以上分析可知,在 CP=1时,J,K信号可以进入输入与非门,但仍被拒于触发器之外 。 只有在 CP由 1变为 0
之后的短暂时刻里,由于与非门对信号的延迟,在 CP=0
前进入与非门的 J,K信号仍起作用,而此时触发器又解除了,自锁,,使得 J,K信号可以进入触发器,并引起触发器状态改变 。 因此,只在时钟下降沿前的 J,K值才能对触发器起作用,从而实现了边沿触发的功能 。
第 5章 触发器综上所述,负边沿 JK触发器是在 CP下降沿产生翻转,
翻转方向决定于 CP下降前瞬间的 J,K输入信号 。 它只要求输入信号在 CP下降沿到达之前,在与非门 1,2转换过程中保持不变,而在 CP=0及 CP=1期间,J,K信号的任何变化都不会影响触发器的输出 。 因此这种触发器比维持 —
阻塞式触发器在数据输入端具有更强的抗干扰能力,其波形图如图 5-21所示 。
第 5章 触发器图 5-21 边沿 JK触发器的理想波形图
CP
J
Q
K
第 5章 触发器这种负边沿触发的 JK触发器,仅要求在 CP下降沿到达之前有信号到达 的建立时间 tset,即 tset=tpd。 由于此过程在 CP=1期间进行,因此 tCPH≥tpd。
CP下降沿到达时,CP封锁了 1,2门,故负边沿触发器基本上不需要保持时间 。 但在 CP=0持续期 tCPL内一定要保证基本 RS触发器能可靠翻转,因此 tCPL≥2tpd,因而触发器最高工作频率为
'' DD RS,
pdC P LC P H
CP tttf 3
11
m a x
第 5章 触发器
5.4 触发器的逻辑符号及时序图
5.4.1 触发器的逻辑符号图 5-22 电位触发方式触发器的逻辑符号
Q
S
D
R
D
( a )
Q
Q
1 R
C 1
1 S
( b )
Q
Q
( c )
Q
CP
CP C 1
1 D
第 5章 触发器图 5-22均为电位触发方式触发器的逻辑符号,其中图 (a)为基本 RS触发器逻辑符号,它没有时钟输入端,SD、
RD为非同步 (或称异步 )输入,触发器的状态直接受 SD、
RD电位控制 。 图 (b),(c)分别为钟控 RS触发器,钟控 D触发器的逻辑符号 。 触发器的输出状态受时钟 CP的电位控制,CP=1时,触发器分别接收输入信号,输出状态 Q、
Q按其功能发生变化； CP=0时,触发器不接收信号,输出状态维持不变 。
第 5章 触发器
① 传统的逻辑符号,
图 5-23 集成触发器常用的逻辑符号
K
1
K
2
K
3
J
1
J
2
J
3
Q Q
K J
R
D
S
D
( a )
D
1
D
2
D
3
Q Q
D
R
D
S
D
( b )
CP CP
Q Q
D
R
D
S
D
( c )
CP
Q Q
R
D
S
D
( d )
CPK
CP CP CP CP
J
第 5章 触发器
② 国家标准 (GB4728.12-85)规定的逻辑符号图 5-24 集成触发器国标规定的逻辑符号图 5 - 2 4
( b )
Q
Q
C 1
( a )
D
1
D
2
CP
S
( c )
1 D
&
R
Q
Q
C 1
J
1
J
2
CP
S
1 J&
R
K
1
K
2
1 K&
Q
Q
C 1CP
S
1 J
R
1 K
J
K
S
D
R
D
S
D
R
D
S
D
R
D
第 5章 触发器
5.4.2 时序图时序图的画法一般按以下步骤进行：
① 以时钟 CP的作用沿为基准,划分时间间隔,CP作用沿来到前为现态,作用沿来到后为次态 。
② 每个时钟脉冲作用沿来到后,根据触发器的状态方程或状态表确定其次态 。
③ 异步直接置 0,置 1端 (RD,SD)的操作不受时钟 CP的控制,画波形时要特别注意 。
第 5章 触发器
【 例 5-1】 边沿 JK触发器和维持 —阻塞式 D触发器分别如图 5-25(a),(b)所示,其输入波形见图 5-25(c),试分别画出 Q１,Q2端的波形 。 设电路初态均为 0 。
图 5-25 例 5-1图
Q
1
1 J
C 1
1 K
( a )
R
D
S
D
CP
A
B
1
C 1
1 D
( b )
R
D
S
D
CP
A
1
Q
2
B
1 2 3 4 5
CP
A
B
Q
1
Q
2
( c )
1
第 5章 触发器解：
① 从图中可见,JK触发器为下降沿触发,因此首先以
CP下降沿为基准,划分时间间隔,然后根据 JK触发器的状态方程,由每个 CP来到之前的
A,B和原态 Q1决定其次态 。 例如第一个 CP下降沿来到前因 AB=10,Q1=0,将 A,B,Q1代入状态方程得,
故画波形时应在 CP下降沿来到后使 Q1为 1,该状态一直维持到第二个 CP下降沿来到后才变化 。 依此类推可画出 Q1的波形如图 5-25(c)所示 。
111111 QBQAQKQJQ n
11?nQ
111nQ
第 5章 触发器
② 图 5-25(b)的 D触发器为上升沿触发,因此首先以 CP
上升沿为基准,划分时间间隔 。 由于 D=A,故 D触发器的状态方程为,这里需要注意的是异步置 0端 RD和
B相连,因此该状态方程只有当 B=1时才适用 。 当 B=0时,无论 CP,A如何,,即图 5-25(c)中 B为 0期间所对应的 均为 0；只有 B=1,才在 CP的上升沿来到后和 A有关 。 例如在第二个 CP上升沿来到前,B=1,A=1,故 CP来到后 。 该状态本来应维持到第三个 CP上升沿来到前,
但在第二个 CP=0的期间 B已变为 0,因此也强迫 Q2=0。 Q2的波形如图 5-25(c)所示 。
ADQ n 12
012nQ
12?nQ 12?nQ
112nQ
第 5章 触发器
【 例 5-2】 TTL边沿触发器组成的电路分别如图 5-26(a)、
(b)所示,其输入波形见图 5-26(c),试分别画出 Q1,Q2端的波形 。 设电路初态均为 0。
图 5-26 例 5-2图
1 2 3 4 5
CP
A
B
Q
1
Q
2
( c )
Q
2
1 J
C 1
1 K
( b )
R
D
A
B
C 1
1 D
( a )
CP
A
Q
1
&
FF
1
C
FF
2
= 1
= 1
CP
1
C
第 5章 触发器解,从图中可见,FF1,FF2均为上升沿触发,故以
CP上升沿为基准划分时间间隔 。
对于 FF1,。 由每个 CP前沿来到前的外输入 A和原态 Q1决定,其波形如图 5-26(c)所示 。
对于 FF2,由于,故状态方程,
说明该触发器的输出仅与 A,B有关,与原态 Q2无关 。 但需要注意,该状态方程只有在 C=1时才适用,其波形图见图 5-26(c)。
111 AQDQ n
11?nQ
BABAKBAJ,
BAQBAQBAQKQJQ n 222212 )()(
第 5章 触发器
【 例 5-3】 图 5-27(a)是由两个 JK触发器构成的单脉冲发生器,其输入 ui为时钟脉冲的连续序列,输出由人工按钮开关 S1控制,每按一次,输出一个脉冲 。 输出脉冲的宽度仅决定于输入时钟脉冲的周期 。 试画出输出端 uo的波形图 。
解,从图中可见,FF1,FF2均为 CP下降沿触发,但 FF1
的 CP由 Q2提供,而 Q2的状态除了受 J2,K2,ui控制外,还受
RD=Q1的控制,即两个触发器的状态是互相制约的,因此其波形图要一个个 CP分别画出 。
对于 FF2，因 K2=1，故 。
122222212,QRQJQKQJQ Dn
对于 FF1，因 J1=K1=1，故 。
21111111,JRQQKQJQ Dn
第 5章 触发器图 5-27 单脉冲发生器
(a) 电路； (b) 波形图
Q
2
1 J
C 1
1 K
( a )
R
D
FF
2
1
u
i
Q
1
1 J
C 1
1 K R
D
FF
1
1
u
o
( b )
1 2 3 4 5 6 7 8
CP ( u
i
)
J
2
u
o
＝ Q
2
Q
1
S
1
Q
1
第 5章 触发器开始由于 J2=0(即 S1接地 ),使 FF1的 RD为 0,故 Q1=0，
Q1=1,而 FF2的 RD为 1，,因此第一个 CP
来到以后 Q2=0。
J2=1时 ( 即手动开关 S1 按下 ) 对 Q1,Q1 没有影响,
而,这时输入脉冲 ui的下降沿到达时
Q2将按照状态方程翻转 。 但当第三个 CP来到后 Q2的下降沿去触发 FF1,使 Q1由 0→ 1,Q1 由 1→ 0。 由于 FF2的 RD= Q1,
因此一旦 Q1=0又使 FF2的输出置 0,它输出一个单脉冲,其脉冲宽度为输入脉冲的周期 。
02212 QJQ n
22212 QQJQ n
第 5章 触发器当 J2=0(S1接地 )后又恢复到开始的状态 。 Q1=1,FF2
解除置 0封锁,如果再按下 S１ (J2=1)就能产生第二个单脉冲,整个波形如图 5-27(b)所示 。
单脉冲发生器常作为调测信号源,在数字设备中应用很广泛,它也可以用其它触发器实现 。
