第二章 MCS-51单片机的结构和原理内容标题
1,MCS-51系列单片机的结构
2,MCS-51单片机引脚及其功能
3,8051存储器的配置
4,CPU的时序
5、复位及复位电路
6、输入 /输出端口结构
2.1 MCS-51系列单片机的结构
MCS-51是 Intel公司于 1980年推出的高档系列 8位单片机，主要有 8051,8031,8751,80C51BH等。
在本课程中，为了叙述方便，以 8051为例进行讨论。
2.1.1 MCS-51单片机的基本组成
MCS-51系列单片机内部由 8部分组成 （见下页图）：
CPU RAM（ 128B/256B）
ROM/EPROM（ 4KB/8KB） 并行 I/O接口（ 4个）
定时器 /计数器（ 2个） 中断控制器全双工串行 I/O口 振荡器和时钟电路
MCS-51系列单片机的性能如下表。
2.1.2 MCS-51单片机的内部结构 （见下图）
一,CPU
1、运算器由 ALU、暂存器（ 1,2）,ACC,B,PSW和一个布尔处理器（作位运算）等组成
2、控制器由 PC（ PCH,PCL）,IR,ID等组成二、存储器
ROM,RAM
三,I/O接口
2.2 MCS-51单片机的引脚及其功能其引脚如右图所示，
为 40脚。分为 4类：
1、电源引脚
Vcc,Vss
2、时钟电路引脚
XTAL1,XTAL2
3、控制信号引脚
RST/VPD：
复位输入 /备用电源输入
ALE/ /PROG：
地址锁存输出 /编程脉冲输入
/PSEN：程序存储器允许（从 EPROM/ROM中读取指令）
/EA/Vpp：外部程序存储器地址允许输入 /编程电压输入当 /EA接高电平时,CPU只访问及执行片内 EPROM/
ROM，但当 PC的值超过 0FFFH（对 8751/8051为 4KB）
时，将自动转去执行片外程序存储器的内容当 /EA接低电平时,CPU只访问及执行片外 EPROM/
ROM中的程序
Vpp=12V~21V，对 8751片内的 EPROM固化程序
ALE,/PSEN的负载能力,8个 LS型 TTL
4、输入 /输出端口
P0~P3
2.3 8051存储器的配置
2.3.0 8051存储器概述一般的微机的只有一个存储空间，统一编址，
ROM和 RAM可以安排在任一范围内，用相同的指令访问 ROM或 RAM，这种结构称为 普林斯顿结构 。
8051的存储器在物理上分为 四个存储空间,片内程序存储器、片外程序存储器和片内数据存储器、
片外数据存储器，这种程序存储器和数据存储器分开的结构称为 哈佛结构 。
8051的存储器空间分为三类 （程序员的角度）,
1、片内、外统一编址的程序存储空间,0000H~FFFFH
共 64KB（ 16位地址）
2、片外数据存储空间,0000H~FFFFH共 64KB （ 16位地址）
3、片内数据存储空间,00H~FFH共 256B （ 8位地址）。
8051的存储空间配置如下页的图 2-4所示三类不同存储空间 （逻辑空间） 的访问方法,
用不同的指令区别：
访问片内外 ROM用 MOVC指令；
访问片外 RAM用 MOVX指令；
访问片内 RAM用 MOV指令；
2.3.1 程序存储器的地址空间一、注意几个问题：
1、总空间容量（ 64KB）
2,8051/8751片内 ROM/EPROM的容量（ 4KB）
3、引脚 /EA接高、低电平对程序空间的选择性（图 2-4）
4,8051从片内外取指令的速度相同二、程序存储器保留的存储单元
2.3.2 数据存储器的地址空间一、片外 RAM
最大范围,0000H~FFFFH,64KB；用指令 MOVX访问二、片内 RAM
最大范围,00H~FFH,256B；用指令 MOV访问分为两部分：低 128B（ 00~7FH）为真正的 RAM区，
高 128B（ 80~FFH）为特殊功能寄存器（ SFR）区。见下页图 2-5。
1、低 128B RAM（ 00H~7FH）
可直接、间接访问。 分为三个区域（见上页图）,
（ 1）工作寄存器组区（字节地址 00H~1FH，见下图）
4组 32个单元，每组 8个寄存器 R0,R1,R2……R7
（ 2）位寻址区（字节地址 20H~2FH）
共 16个单元 128位,位地址,00H~7FH
（ 3）用户 RAM区（字节地址 30H~7FH）
共 80个单元，为用户 RAM区（堆栈、数据缓冲）
2、高 128B RAM----特殊功能寄存器（ SFR）
8051在高 128B中，只有 21个 SFR，离散地分布在
80H~FFH中（见表 2-6）。只能够直接访问。
这里介绍部分 SFR
（ 1）累加器 ACC(E0H),指令中用 A表示,有一全 0标志 Z
（ 2）寄存器 B（ F0H）
在乘除指令中固定用，也作一般寄存器用
（ 3）程序状态字 PSW（ D0H） 8位
CY AC F0 RS1 RS0 OV -- P
F0：用户标志位 RS1,RS0：工作寄存器选择位
P：奇偶标志位。 A中有奇数个 1,P=1。
（ 4）堆栈指针 SP（ 81H）
SP初值为 07H，堆栈地址向大的方向变化（与微机堆栈地址向小的方向变化相反）；一般使 SP初值为
5FH。
（ 5）数据指针 DPTR（ 83H,82H）
是一个唯一的 16位寄存器，即可整体作为 16位寄存器使用，也可作为两个独立的 8位寄存器 DPH、
DPL使用。
DPTR主要用作 16位间址寄存器，访问程序存储器和片外数据寄存器。
（ 6） I/O端口 P0~P3（ 80H,90H,A0H,B0H）
是四个 I/O口的映射寄存器
2.4 CPU时序
2.4.1 片内振荡器及时钟信号的产生
1、振荡电路
C1,C2取 30pF，
晶振,1.2~12MHz
2、外部时钟上拉电阻取 5.1kΩ,
外部时钟频率小于 12MHz
3、时钟信号振荡信号频率的二分频为状态信号，
其周期为 状态周期
S，也叫 时钟周期 ；
一个状态周期的两个振荡信号称作两个 相位 P1,P2，也叫两个 拍节 。
2.4.2 机器周期和指令周期机器周期,是 CPU访问存储器一次所需要的时间。
是单片机的重要计时单位。
一个机器周期含 12个振荡周期,6个状态（ S1~S6）
若晶振为 6MHz，则机器周期为 2μs，若晶振为 12MHz，
则机器周期为 1μs。
指令周期,完成一条指令所需要的时间，有单、
双、四机器周期
2.4.3 CPU取指、执行周期时序指令的字节数：单、双、三字节下页图绘制出了几类指令的执行时序。
可通过测量 ALE
确定 CPU是否工作,ALE有时钟的特点。
2.5 复位及复位电路
2.5.1 复位操作复位后一些寄存器的状态（见下表）
2.5.2 复位信号及其产生
RST引脚高电平持续 两个机器周期以上,系统便实现复位（ CPU在 S5P2状态对 RST采样）
2.5.3 复位电路复位电路是单片机应用系统的一部分 基本电路 。
复位操作有 上电自动复位 和两种方式 按键手动复位下图为 上电复位电路、按键电平复位电路和按键脉冲复位电路
2.6 输入 /输出端口结构
8051单片机的四个 8位并行口是 P0,P1,P2和 P3
均为 准双向口,每一条 I/O线都能独立地作输入 /输出准双向口,作输入时，先向端口写 1
2.6.1 P1口
1、组成与工作原理
2,P1口特点
（ 1）唯一的 静态
I/O口；（ 2） 准双向口； （ 3） 输出时，
执行,读 — 修改 — 写,
类指令时，读的是锁存器而不是读引脚，
如：（共 9条）
ANL P1,A
ORL P1,#data
XRL P1,A
CPL P1,×
INC P1
DEC P1
2.6.2 P3口
1、组成与工作原理 结构与 P1口基本相似
2,P3口特点
（ 1） 为 多功能口 ；（ 2）
准双向口 ;（ 3）
读 — 修改 — 写指令为读锁存器。
3,P3口的第二功能
2.6.3 P2口
1、组成与工作原理
2、特点 （ 1） 总线口,输出高 8位地址；（ 2）端口输出的 数据不稳定 （ 3） 准双向口 ;（ 4）对读 — 修改 — 写指令为读锁存器。
2.6.4 P0口
1、组成与工作原理
2、特点 （ 1）
总线口,分时输出低 8位地址和传送数据 ；
（ MOVX、
MOVC、取指）
(2)其 I/O口为准双向口,总线口为 双向口 ；
（ 3）对读 — 修改 — 写指令为读锁存器 ;（ 4）负载能力强。
2.6.5 端口的负载能力和接口要求
1,P0口的负载能力和接口要求负载能力,可驱动 8个 LS（低功耗、甚高速）型 TTL
接口要求,作为一般 I/O口输出时，若驱动的是 NMOS
电路或 OC门电路，其引脚要接上拉电阻，否则高电平电位不确定；作为一般 I/O口为准双向口，即作为输入时，必须先往端口写 1。
2,P1~P3口的负载能力和接口要求负载能力,可驱动 4个 LS型 TTL
接口要求,作为一般 I/O口输出时，驱动任何电路都不需要要接上拉电阻（因为内部有上拉电阻）；作为一般 I/O口为准双向口。
作 业
1 3 4 8 9 10
12 13 14 15
1,MCS-51系列单片机的结构
2,MCS-51单片机引脚及其功能
3,8051存储器的配置
4,CPU的时序
5、复位及复位电路
6、输入 /输出端口结构
2.1 MCS-51系列单片机的结构
MCS-51是 Intel公司于 1980年推出的高档系列 8位单片机，主要有 8051,8031,8751,80C51BH等。
在本课程中，为了叙述方便，以 8051为例进行讨论。
2.1.1 MCS-51单片机的基本组成
MCS-51系列单片机内部由 8部分组成 （见下页图）：
CPU RAM（ 128B/256B）
ROM/EPROM（ 4KB/8KB） 并行 I/O接口（ 4个）
定时器 /计数器（ 2个） 中断控制器全双工串行 I/O口 振荡器和时钟电路
MCS-51系列单片机的性能如下表。
2.1.2 MCS-51单片机的内部结构 （见下图）
一,CPU
1、运算器由 ALU、暂存器（ 1,2）,ACC,B,PSW和一个布尔处理器（作位运算）等组成
2、控制器由 PC（ PCH,PCL）,IR,ID等组成二、存储器
ROM,RAM
三,I/O接口
2.2 MCS-51单片机的引脚及其功能其引脚如右图所示，
为 40脚。分为 4类：
1、电源引脚
Vcc,Vss
2、时钟电路引脚
XTAL1,XTAL2
3、控制信号引脚
RST/VPD：
复位输入 /备用电源输入
ALE/ /PROG：
地址锁存输出 /编程脉冲输入
/PSEN：程序存储器允许（从 EPROM/ROM中读取指令）
/EA/Vpp：外部程序存储器地址允许输入 /编程电压输入当 /EA接高电平时,CPU只访问及执行片内 EPROM/
ROM，但当 PC的值超过 0FFFH（对 8751/8051为 4KB）
时，将自动转去执行片外程序存储器的内容当 /EA接低电平时,CPU只访问及执行片外 EPROM/
ROM中的程序
Vpp=12V~21V，对 8751片内的 EPROM固化程序
ALE,/PSEN的负载能力,8个 LS型 TTL
4、输入 /输出端口
P0~P3
2.3 8051存储器的配置
2.3.0 8051存储器概述一般的微机的只有一个存储空间，统一编址，
ROM和 RAM可以安排在任一范围内，用相同的指令访问 ROM或 RAM，这种结构称为 普林斯顿结构 。
8051的存储器在物理上分为 四个存储空间,片内程序存储器、片外程序存储器和片内数据存储器、
片外数据存储器，这种程序存储器和数据存储器分开的结构称为 哈佛结构 。
8051的存储器空间分为三类 （程序员的角度）,
1、片内、外统一编址的程序存储空间,0000H~FFFFH
共 64KB（ 16位地址）
2、片外数据存储空间,0000H~FFFFH共 64KB （ 16位地址）
3、片内数据存储空间,00H~FFH共 256B （ 8位地址）。
8051的存储空间配置如下页的图 2-4所示三类不同存储空间 （逻辑空间） 的访问方法,
用不同的指令区别：
访问片内外 ROM用 MOVC指令；
访问片外 RAM用 MOVX指令；
访问片内 RAM用 MOV指令；
2.3.1 程序存储器的地址空间一、注意几个问题：
1、总空间容量（ 64KB）
2,8051/8751片内 ROM/EPROM的容量（ 4KB）
3、引脚 /EA接高、低电平对程序空间的选择性（图 2-4）
4,8051从片内外取指令的速度相同二、程序存储器保留的存储单元
2.3.2 数据存储器的地址空间一、片外 RAM
最大范围,0000H~FFFFH,64KB；用指令 MOVX访问二、片内 RAM
最大范围,00H~FFH,256B；用指令 MOV访问分为两部分：低 128B（ 00~7FH）为真正的 RAM区，
高 128B（ 80~FFH）为特殊功能寄存器（ SFR）区。见下页图 2-5。
1、低 128B RAM（ 00H~7FH）
可直接、间接访问。 分为三个区域（见上页图）,
（ 1）工作寄存器组区（字节地址 00H~1FH，见下图）
4组 32个单元，每组 8个寄存器 R0,R1,R2……R7
（ 2）位寻址区（字节地址 20H~2FH）
共 16个单元 128位,位地址,00H~7FH
（ 3）用户 RAM区（字节地址 30H~7FH）
共 80个单元，为用户 RAM区（堆栈、数据缓冲）
2、高 128B RAM----特殊功能寄存器（ SFR）
8051在高 128B中，只有 21个 SFR，离散地分布在
80H~FFH中（见表 2-6）。只能够直接访问。
这里介绍部分 SFR
（ 1）累加器 ACC(E0H),指令中用 A表示,有一全 0标志 Z
（ 2）寄存器 B（ F0H）
在乘除指令中固定用，也作一般寄存器用
（ 3）程序状态字 PSW（ D0H） 8位
CY AC F0 RS1 RS0 OV -- P
F0：用户标志位 RS1,RS0：工作寄存器选择位
P：奇偶标志位。 A中有奇数个 1,P=1。
（ 4）堆栈指针 SP（ 81H）
SP初值为 07H，堆栈地址向大的方向变化（与微机堆栈地址向小的方向变化相反）；一般使 SP初值为
5FH。
（ 5）数据指针 DPTR（ 83H,82H）
是一个唯一的 16位寄存器，即可整体作为 16位寄存器使用，也可作为两个独立的 8位寄存器 DPH、
DPL使用。
DPTR主要用作 16位间址寄存器，访问程序存储器和片外数据寄存器。
（ 6） I/O端口 P0~P3（ 80H,90H,A0H,B0H）
是四个 I/O口的映射寄存器
2.4 CPU时序
2.4.1 片内振荡器及时钟信号的产生
1、振荡电路
C1,C2取 30pF，
晶振,1.2~12MHz
2、外部时钟上拉电阻取 5.1kΩ,
外部时钟频率小于 12MHz
3、时钟信号振荡信号频率的二分频为状态信号，
其周期为 状态周期
S，也叫 时钟周期 ；
一个状态周期的两个振荡信号称作两个 相位 P1,P2，也叫两个 拍节 。
2.4.2 机器周期和指令周期机器周期,是 CPU访问存储器一次所需要的时间。
是单片机的重要计时单位。
一个机器周期含 12个振荡周期,6个状态（ S1~S6）
若晶振为 6MHz，则机器周期为 2μs，若晶振为 12MHz，
则机器周期为 1μs。
指令周期,完成一条指令所需要的时间，有单、
双、四机器周期
2.4.3 CPU取指、执行周期时序指令的字节数：单、双、三字节下页图绘制出了几类指令的执行时序。
可通过测量 ALE
确定 CPU是否工作,ALE有时钟的特点。
2.5 复位及复位电路
2.5.1 复位操作复位后一些寄存器的状态（见下表）
2.5.2 复位信号及其产生
RST引脚高电平持续 两个机器周期以上,系统便实现复位（ CPU在 S5P2状态对 RST采样）
2.5.3 复位电路复位电路是单片机应用系统的一部分 基本电路 。
复位操作有 上电自动复位 和两种方式 按键手动复位下图为 上电复位电路、按键电平复位电路和按键脉冲复位电路
2.6 输入 /输出端口结构
8051单片机的四个 8位并行口是 P0,P1,P2和 P3
均为 准双向口,每一条 I/O线都能独立地作输入 /输出准双向口,作输入时，先向端口写 1
2.6.1 P1口
1、组成与工作原理
2,P1口特点
（ 1）唯一的 静态
I/O口；（ 2） 准双向口； （ 3） 输出时，
执行,读 — 修改 — 写,
类指令时，读的是锁存器而不是读引脚，
如：（共 9条）
ANL P1,A
ORL P1,#data
XRL P1,A
CPL P1,×
INC P1
DEC P1
2.6.2 P3口
1、组成与工作原理 结构与 P1口基本相似
2,P3口特点
（ 1） 为 多功能口 ；（ 2）
准双向口 ;（ 3）
读 — 修改 — 写指令为读锁存器。
3,P3口的第二功能
2.6.3 P2口
1、组成与工作原理
2、特点 （ 1） 总线口,输出高 8位地址；（ 2）端口输出的 数据不稳定 （ 3） 准双向口 ;（ 4）对读 — 修改 — 写指令为读锁存器。
2.6.4 P0口
1、组成与工作原理
2、特点 （ 1）
总线口,分时输出低 8位地址和传送数据 ；
（ MOVX、
MOVC、取指）
(2)其 I/O口为准双向口,总线口为 双向口 ；
（ 3）对读 — 修改 — 写指令为读锁存器 ;（ 4）负载能力强。
2.6.5 端口的负载能力和接口要求
1,P0口的负载能力和接口要求负载能力,可驱动 8个 LS（低功耗、甚高速）型 TTL
接口要求,作为一般 I/O口输出时，若驱动的是 NMOS
电路或 OC门电路，其引脚要接上拉电阻，否则高电平电位不确定；作为一般 I/O口为准双向口，即作为输入时，必须先往端口写 1。
2,P1~P3口的负载能力和接口要求负载能力,可驱动 4个 LS型 TTL
接口要求,作为一般 I/O口输出时，驱动任何电路都不需要要接上拉电阻（因为内部有上拉电阻）；作为一般 I/O口为准双向口。
作 业
1 3 4 8 9 10
12 13 14 15
