2009-7-27 1
5.3.1 异步计数器
5.3.2 同步计数器
5.3 任意进制计数器 结束放映
2009-7-27 2
复习如果计数脉冲 CP的频率为 f0，希望得到八分频的输出波形，需几进制计数器？
异步二进制计数器的构成方法？
2009-7-27 3
重点：
1,实现任意进制异步计数器的 脉冲反馈法 。
2,同步计数器的 分析方法 。
任意进制计数器是指计数器的模 N不等于 2n的计数器。
5.3 任意进制计数器在异步二进制计数器的基础上,通过脉冲反馈或阻塞反馈来实现 。
5.3.1 异步计数器
1,脉冲反馈式 （ 以 10进制计数器为例 ）
① 设计思想：通过反馈线和门电路来控制二进制计数器中各触发器的 RD端,以消去多余状态 （ 无效状态 ） 构成任意进制计数器 。
2009-7-27 5
② 实现 10进制计数器的工作原理：
4位二进制加法计数器从 0000到 1001计数。
当第十个计数脉冲 CP到来后，计数器变为 1010状态瞬间，要求计数器返回到 0000。
显然,1010状态存在的时间极短（通常只有 10ns
左右），可以认为实际出现的计数状态只有 0000~1001，
所以该电路实现了十进制计数功能。
当计数器变为 0000状态后,RD又迅速由 0变为 1状态，清零信号消失，可以重新开始计数。
可令 RD= Q1Q3，当 1010状态时 Q1,Q3同时为 1，
RD=0，使各触发器置 0。
2009-7-27 6
CP顺序 Q3 Q2 Q1 Q0 等效十进制数
0 0 0 0 0 0
1 0 0 0 1 1
2 0 0 1 0 2
3 0 0 1 1 3
4 0 1 0 0 4
5 0 1 0 1 5
6 0 1 1 0 6
7 0 1 1 1 7
8 1 0 0 0 8
9 1 0 0 1 9
10 0 0 0 0 0
③ 状态转换表表 14－ 9 十进制加法计数器状态转换表短暂过渡状态 1010
2009-7-27 7
④ 状态转换图图 5-22 十进制加法计数器状态转换图
10个稳定状态短暂过渡状态 1010
2009-7-27 8
⑤ 逻辑电路图图 5-23 异步十进制加法计数器取状态
1010
异步置 0
仿真
2009-7-27 9
⑥ 时序图图 5-24 异步十进制加法计数器时序图
0000 0000十进制
2009-7-27 10
2,阻塞反馈式 （ 以 10进制计数器为例 ）
① 设计思想：通过反馈线和门电路来控制二进制计数器中某些触发器的输入端，以消去多余状态（无效状态）来构成任意进制计数器。
② 逻辑电路图图 5-25 阻塞反馈式异步十进制加法计数器
CP3= Q1
进位信号
C= Q3Q0
J3= Q2Q1 J1= Q3
2009-7-27 11
③ 实现 10进制计数器的计数原理：
由于 J1= Q3=1，计数器从 0000状态到 0111状态的计数，其过程与二进制加法计数器完全相同；
当计数器为 0111状态时，由于 J1=1,J3= Q2Q1=1，
若第八个 CP计数脉冲到来，使 Q0,Q1,Q2均由 1变为 0,Q3由 0变为 1，计数器的状态变为 1000；
第九个 CP计数脉冲到来后，计数器的状态变为 1001，同时进位端 C= Q0Q3=1；
2009-7-27 12
第十个 CP计数脉冲到来后，因为此时 J1=
Q3=0，从 Q0送出的负脉冲（ Q 0由 1变为 0时）不能使触发器 F1翻转；但是，由于 J3= Q2Q1=0,K3=1，
Q0能直接触发 F3，使 Q3由 1变为 0，计数器的状态变为 0000，从而使计数器跳过 1010~1111六个状态直接复位到 0000状态。此时，进位端 C由 1变为 0，
向高位计数器发出进位信号。
可见，该电路实现了十进制加法计数器的功能。
仿真
2009-7-27 13
CP顺序 Q3 Q2 Q1 Q0 C 等效十进制数
0 0 0 0 0 0 0
1 0 0 0 1 0 1
2 0 0 1 0 0 2
3 0 0 1 1 0 3
4 0 1 0 0 0 4
5 0 1 0 1 0 5
6 0 1 1 0 0 6
7 0 1 1 1 0 7
8 1 0 0 0 0 8
9 1 0 0 1 1 9
10 0 0 0 0 0 0
④ 状态转换表表 5-10 十进制加法计数器状态转换表进位信号
C= Q3Q0J3= Q2Q1CP
3= Q1
J1= Q3
2009-7-27 14
⑤ 状态转换图图 5-26 异步十进制加法计数器状态转换图
10个有效状态构成计数环能自启动
⑥ 说明：
六种无效状态六种无效状态自启动是指若计数器由于某种原因进入无效状态后，在连续时钟脉冲作用下，能自动从无效状态进入到有效计数状态。
2009-7-27 15
5.3.2 同步计数器分析步骤：
（ 1） 写驱动方程和输出方程 。
（ 2） 将驱动方程代入触发器的特性方程,求出电路的状态方程 （ Qn+1表达式 ） 。
（ 3） 画出相应的 Qn+1卡诺图,然后画计数器的状态卡诺图 。
（ 4） 列计数器的状态转换表,并画状态转换图和时序图 。
（ 5） 说明计数器的逻辑功能 。
下面介绍同步计数器的分析方法。
计数器的分析：根据给定的逻辑电路图，分析计数器状态和它的输出在输入信号和时钟信号作用下的变化规律。
2009-7-27 16
图 5-27 同步计数器电路例 5-1 试分析图 5-27所示计数器的逻辑功能 。
解,
（ 1）根据给定的逻辑图写出驱动方程和输出方程
J=? K=? （驱动方程）
Y=? （输出方程）
2009-7-27 17
解,
（ 1）根据给定的逻辑图写出驱动方程和输出方程
（ 2） 将驱动方程代入 JK触发器的特性方程,可以得到各触发器的状态方程
2009-7-27 18
（ 3）填 Qn+1卡诺图及计数器的状态卡诺图图 5-28 计数器的状态卡诺图
（ a） Q2n+1卡诺图 （ b） Q1n+1卡诺图
（ c） Q0n+1卡诺图 （ d）计数器的状态卡诺图
2009-7-27 19
（ 4）列出状态转换表表 5-11 例 5-1电路的状态转换表
Qn3 Qn2 Qn1 Q2n+1 Q1n+1 Q0n+1 Y
0 0 0 0 0 1 0
0 0 1 0 1 0 0
0 1 0 0 1 1 0
0 1 1 1 0 0 0
1 0 0 1 0 1 0
1 0 1 1 1 0 0
1 1 0 0 0 0 1
1 1 1 0 0 0 1
0 0 0 0 0 1 0
2009-7-27 20
画状态转换图图 5-29 例 5-1电路的状态转换图能自启动 7个有效状态构成计数环
2009-7-27 21
画时序图（即工作波形图）
图 5-30 例 5-1电路的时序图
2009-7-27 22
（ 5）说明计数器的逻辑功能是一个同步七进制加法计数器,
Y为进位脉冲,
能够自启动。
仿真
2009-7-27 23
作业题
5-7
5.3.1 异步计数器
5.3.2 同步计数器
5.3 任意进制计数器 结束放映
2009-7-27 2
复习如果计数脉冲 CP的频率为 f0，希望得到八分频的输出波形，需几进制计数器？
异步二进制计数器的构成方法？
2009-7-27 3
重点：
1,实现任意进制异步计数器的 脉冲反馈法 。
2,同步计数器的 分析方法 。
任意进制计数器是指计数器的模 N不等于 2n的计数器。
5.3 任意进制计数器在异步二进制计数器的基础上,通过脉冲反馈或阻塞反馈来实现 。
5.3.1 异步计数器
1,脉冲反馈式 （ 以 10进制计数器为例 ）
① 设计思想：通过反馈线和门电路来控制二进制计数器中各触发器的 RD端,以消去多余状态 （ 无效状态 ） 构成任意进制计数器 。
2009-7-27 5
② 实现 10进制计数器的工作原理：
4位二进制加法计数器从 0000到 1001计数。
当第十个计数脉冲 CP到来后，计数器变为 1010状态瞬间，要求计数器返回到 0000。
显然,1010状态存在的时间极短（通常只有 10ns
左右），可以认为实际出现的计数状态只有 0000~1001，
所以该电路实现了十进制计数功能。
当计数器变为 0000状态后,RD又迅速由 0变为 1状态，清零信号消失，可以重新开始计数。
可令 RD= Q1Q3，当 1010状态时 Q1,Q3同时为 1，
RD=0，使各触发器置 0。
2009-7-27 6
CP顺序 Q3 Q2 Q1 Q0 等效十进制数
0 0 0 0 0 0
1 0 0 0 1 1
2 0 0 1 0 2
3 0 0 1 1 3
4 0 1 0 0 4
5 0 1 0 1 5
6 0 1 1 0 6
7 0 1 1 1 7
8 1 0 0 0 8
9 1 0 0 1 9
10 0 0 0 0 0
③ 状态转换表表 14－ 9 十进制加法计数器状态转换表短暂过渡状态 1010
2009-7-27 7
④ 状态转换图图 5-22 十进制加法计数器状态转换图
10个稳定状态短暂过渡状态 1010
2009-7-27 8
⑤ 逻辑电路图图 5-23 异步十进制加法计数器取状态
1010
异步置 0
仿真
2009-7-27 9
⑥ 时序图图 5-24 异步十进制加法计数器时序图
0000 0000十进制
2009-7-27 10
2,阻塞反馈式 （ 以 10进制计数器为例 ）
① 设计思想：通过反馈线和门电路来控制二进制计数器中某些触发器的输入端，以消去多余状态（无效状态）来构成任意进制计数器。
② 逻辑电路图图 5-25 阻塞反馈式异步十进制加法计数器
CP3= Q1
进位信号
C= Q3Q0
J3= Q2Q1 J1= Q3
2009-7-27 11
③ 实现 10进制计数器的计数原理：
由于 J1= Q3=1，计数器从 0000状态到 0111状态的计数，其过程与二进制加法计数器完全相同；
当计数器为 0111状态时，由于 J1=1,J3= Q2Q1=1，
若第八个 CP计数脉冲到来，使 Q0,Q1,Q2均由 1变为 0,Q3由 0变为 1，计数器的状态变为 1000；
第九个 CP计数脉冲到来后，计数器的状态变为 1001，同时进位端 C= Q0Q3=1；
2009-7-27 12
第十个 CP计数脉冲到来后，因为此时 J1=
Q3=0，从 Q0送出的负脉冲（ Q 0由 1变为 0时）不能使触发器 F1翻转；但是，由于 J3= Q2Q1=0,K3=1，
Q0能直接触发 F3，使 Q3由 1变为 0，计数器的状态变为 0000，从而使计数器跳过 1010~1111六个状态直接复位到 0000状态。此时，进位端 C由 1变为 0，
向高位计数器发出进位信号。
可见，该电路实现了十进制加法计数器的功能。
仿真
2009-7-27 13
CP顺序 Q3 Q2 Q1 Q0 C 等效十进制数
0 0 0 0 0 0 0
1 0 0 0 1 0 1
2 0 0 1 0 0 2
3 0 0 1 1 0 3
4 0 1 0 0 0 4
5 0 1 0 1 0 5
6 0 1 1 0 0 6
7 0 1 1 1 0 7
8 1 0 0 0 0 8
9 1 0 0 1 1 9
10 0 0 0 0 0 0
④ 状态转换表表 5-10 十进制加法计数器状态转换表进位信号
C= Q3Q0J3= Q2Q1CP
3= Q1
J1= Q3
2009-7-27 14
⑤ 状态转换图图 5-26 异步十进制加法计数器状态转换图
10个有效状态构成计数环能自启动
⑥ 说明：
六种无效状态六种无效状态自启动是指若计数器由于某种原因进入无效状态后，在连续时钟脉冲作用下，能自动从无效状态进入到有效计数状态。
2009-7-27 15
5.3.2 同步计数器分析步骤：
（ 1） 写驱动方程和输出方程 。
（ 2） 将驱动方程代入触发器的特性方程,求出电路的状态方程 （ Qn+1表达式 ） 。
（ 3） 画出相应的 Qn+1卡诺图,然后画计数器的状态卡诺图 。
（ 4） 列计数器的状态转换表,并画状态转换图和时序图 。
（ 5） 说明计数器的逻辑功能 。
下面介绍同步计数器的分析方法。
计数器的分析：根据给定的逻辑电路图，分析计数器状态和它的输出在输入信号和时钟信号作用下的变化规律。
2009-7-27 16
图 5-27 同步计数器电路例 5-1 试分析图 5-27所示计数器的逻辑功能 。
解,
（ 1）根据给定的逻辑图写出驱动方程和输出方程
J=? K=? （驱动方程）
Y=? （输出方程）
2009-7-27 17
解,
（ 1）根据给定的逻辑图写出驱动方程和输出方程
（ 2） 将驱动方程代入 JK触发器的特性方程,可以得到各触发器的状态方程
2009-7-27 18
（ 3）填 Qn+1卡诺图及计数器的状态卡诺图图 5-28 计数器的状态卡诺图
（ a） Q2n+1卡诺图 （ b） Q1n+1卡诺图
（ c） Q0n+1卡诺图 （ d）计数器的状态卡诺图
2009-7-27 19
（ 4）列出状态转换表表 5-11 例 5-1电路的状态转换表
Qn3 Qn2 Qn1 Q2n+1 Q1n+1 Q0n+1 Y
0 0 0 0 0 1 0
0 0 1 0 1 0 0
0 1 0 0 1 1 0
0 1 1 1 0 0 0
1 0 0 1 0 1 0
1 0 1 1 1 0 0
1 1 0 0 0 0 1
1 1 1 0 0 0 1
0 0 0 0 0 1 0
2009-7-27 20
画状态转换图图 5-29 例 5-1电路的状态转换图能自启动 7个有效状态构成计数环
2009-7-27 21
画时序图（即工作波形图）
图 5-30 例 5-1电路的时序图
2009-7-27 22
（ 5）说明计数器的逻辑功能是一个同步七进制加法计数器,
Y为进位脉冲,
能够自启动。
仿真
2009-7-27 23
作业题
5-7
