第六 章 时序逻辑电路
6.2 触发器触发器具有以下基本特点：
1.有两个稳定状态 --- 0状态和 1状态，能存储一位二进制信息（数或代码）
2.能根据输入信号置成 0状态和 1状态
3.输入信号消失以后，能将置成的状态保存下来。
触发器是具有记忆功能的基本单元电路。
工作原理
1.两个稳定状态没有输入信号即 S＝ R＝ 1时，电路有两个稳定状态
—— 0状态和 1状态,Q＝ 0,Q＝ 1称为 0状态
,Q＝ 1,Q＝ 0称为 1状态，都可以自动保持。
Q和 Q是一对互补的输出信号（见教材 p162倒数第 4行）
6.2.1 基本 RS触发器
& &G G
1 2
R S
QQ
& &G G
1 2
R S
QQ
输入信号作用之前触发器的状态称为现在状态（简称现态），用 Qn表示输入信号作用之后触发器的状态称为下一状态（简称次态），用 Qn+1表示
2.接收信号过程
S＝ 0,R＝ 1时，不论电路原来处在 0状态或 1状态，
都有 Q＝ 1,Q＝ 0。
01
结论,S＝ 0,R＝ 1时，电路实现了置 1功能,Qn+1=1
1
& &G G
1 2
R S
QQ
3.接收信号过程
S＝ 1,R＝ 0时，不论电路原来处在 0状态或 1状态，
都有 Q＝ 0,Q＝ 1。
0 1
结论,S＝ 1,R＝ 0时，电路实现了置 0功能 Qn+1＝ 0
1
4.不允许 R,S端同时加信号若 R,S端同时加信号，即 S＝ R＝ 0时，有 Q＝ 1,Q＝ 1，在两个输入信号同时撤消（回到高电位）后，触发器的状态将不能确定是 1还是 0。
约束方程
1 RS
& &G G
1 2
R S
QQ
② R＝ 0（ S＝ 1）使触发器置 0，置 0的必要条件是
R＝ 0，故 R端称为复位端。
① S＝ 0（ R＝ 1）使触发器置 1，置 1的必要条件是
S＝ 0，故 S端称为置位端。
R S
QQ
& &G G
1 2
R S
QQ
次态 Qn+1和现态 Qn、输入 R,S之间的逻辑关系可以用状态转换真值表即功能表表示。
R S Qn Qn+1 功能说明
0 0
0 0
0
1
×
× 不允许
0 1
0 1
0
1
0
0 置 0（复位）
1 0
1 0
0
1
1
1 置 1（置位）
1 1
1 1
0
1
0
1 保持原状态
（ 3）波形分析例 在用与非门组成的基本 RS触发器中，设初始状态为 0，
已知输入 R,S的波形图，画出两输出端的波形图。
解,由功能表知,当 R,S
都为高电平时,触发器保持原状态不变；当 S
变低电平时,触发器翻转为 1状态；当 R 变低电平时,触发器翻转为
0状态 。
R
S
Q
Q
输入信号（ R,S）在全部作用时间里都能直接控制和改变输出端的状态的变化，所以 R,S端不能出现任何干扰信号。
基本 RS触发器的动作特点二,门控 RS触发器在基本 RS触发器的基础上,增加了两个控制门 G3、
G4,输入端增加了一个使能信号 E（ 时钟信号 CP） 。
1,门控 RS触发器的电路结构
& &
CP
3
G G
& &G G
1 2
QQ
SR
QQ
1S1R C1
CP
① E＝ 0时，与非 门 G3,G4被封锁
，触发器保持原来状态不变。
② E＝ 1时，与非 门 G3,G4打开,触发器输出 Q根据输入 R,S改变状态，须满足 RS＝ 0
注意门控 RS触发器输入高电位有效，而基本 RS触发器输入低电位有效。
& &
CP
3
G G
& &G G
1 2
QQ
SR
E R S Qn+1 说明
0 x x Qn 保持
1
0 0 Qn 保持
0 1 1 置 1
1 0 0 置 0
1 1 不允许 不允许门控 RS触发器功能表
① E＝ 0时，与非 门 G3,G4被封锁,
触发器保持原来状态不变。
② E＝ 1时，与非 门 G3,G4打开,触发器输出 Q
随输入 D变化而变化，没有约束问题
1
0
1
0
0
1
二,D锁存器
E D Qn+1 说明
0 x Qn 保持
1
0 1 置 1
1 0 置 0
D锁存器功能表在 E＝ 1期间，输入信号（ R,S或 D）的改变都能引起输出状态的变化,E＝ 0期间，触发器状态保持不变。
门控触发器的动作特点主从触发器由两级同步 RS触发器串联组成。
G1～ G4组成从触发器,G5～ G8组成主触发器。
一,主从 RS触发器
1．电路结构
& &
3
G
4
G
G
8
G
CP
7
&
G
&
G
6
&
5
& 1
9
G主触发器从触发器
'
'
& &G G
1 2
QQ
Q
Q
R S
QQ
1S1R C1
CP
┌ ┌
CP＝ 1时,CP＝ 0。门 G7,G8打开，主触发器输出 Q’根据输入 R,S改变状态。门 G3,G4被封锁，从触发器输出 Q保持原来状态不变。
1.CP＝ 1时 1
0
时钟信号 CP
（ Clock Pulse）
主从触发器由两级同步 RS触发器串联组成。
G1～ G4组成从触发器,G5～ G8组成主触发器。
一,主从 RS触发器
1．电路结构
& &
3
G
4
G
G
8
G
CP
7
&
G
&
G
6
&
5
& 1
9
G主触发器从触发器
'
'
& &G G
1 2
QQ
Q
Q
R S
QQ
1S1R C1
CP
┌ ┌
0
1
时钟信号 CP
（ Clock Pulse）
CP＝ 0时,CP＝ 1。门 G7,G8被封锁，主触发器处于保持状态。门 G3,G4打开，从触发器输出 Q根据主触发器输出 Q’改变状态。
2.CP由 1跳变到 0之后
CP R S Qn+1 说明
0 0 Qn 保持
0 1 1 置 1
1 0 0 置 0
1 1 不定 不允许主从型 RS触发器功能表接收输出发生相应变化时钟信号 CP
的上升沿时钟信号 CP
的下降沿一,主从 RS触发器
& &
3
G
4
G
G
8
G
CP
7
&
G
&
G
6
&
5
& 1
9
G主触发器从触发器
'
'
& &G G
1 2
QQ
Q
Q
R S
CP＝ 1时,CP＝ 0。门 G7,G8打开，主触发器输出 Q’根据输入 R,S改变状态。门 G3,G4被封锁，从触发器输出 Q保持原来状态不变。
Q'
&
G
1 2
G
Q
&
&G &
7
G
8
CP
5
&
4
&
&&
'
1
6
G
G
G
Q
G
G
3
Q
9
JK
CP J K Qn+1 说明
0 0 Qn 保持
0 1 1 置 1
1 0 0 置 0
1 1 Qn 翻转主从型 JK触发器功能表接收输出发生相应变化主从型触发器的动作特点主从触发器的触发翻转分为两个节拍：
（ 1） 当 CP＝ 1时,CP＝ 0,从触发器被封锁,保持原状态不变：
主触发器工作,接收 R和 S端的输入信号 。
（ 2） 当 CP由 1跃变到 0时,即 CP=0,CP＝ 1。 主触发器被封锁,
输入信号 R,S不再影响主触发器的状态；从触发器工作,接收主触发器输出端的状态 。
特点,主从触发器状态的改变是在 CP由 1变 0时刻 （ CP下降沿 ）
发生的 。
CP
&&
&&
5
G
6
G
3
G G
4
3
4
5
6
& &G G
1 2
QQ
D
Q
Q
Q
Q
维持 -阻塞型 D触发器
① CP＝ 0时，与非门 G3和
G4封锁，其输出 Q3＝ Q4＝ 1
，触发器输出状态保持不变。同时,G5和 G6两个门打开，准备接受输入数据
D
3L
L 11 1
D D
L 2
边沿触发型触发器
CP
&&
&&
5
G
6
G
3
G G
4
3
4
5
6
& &G G
1 2
QQ
D
Q
Q
Q
Q
边沿触发型触发器（维持 -阻塞型 D触发器）
3L
L 1DD
D D
② CP上升沿到来时，
G3和 G4打开，触发器翻转 Q＝ D。
L 2
如 Q3＝ 0，一是使触发器置 0；二是封住 G5。同时
Q5＝ 1又会使 Q6继续为 0。
CP
&&
&&
5
G
6
G
3
G G
4
3
4
5
6
& &G G
1 2
QQ
D
Q
Q
Q
Q
边沿触发型触发器（维持 -阻塞型 D触发器）
3L
L 10 1
③ CP上升沿以后输入被封锁。
L 2
如 Q3＝ 1（ Q4＝ 0）,
一是使触发器置 1；二是封住 G3。同时,Q4＝ 0又保证 Q6＝ 1，从而在 CP＝ 1
期间维持 Q4＝ 0。
CP
&&
&&
5
G
6
G
3
G G
4
3
4
5
6
& &G G
1 2
QQ
D
Q
Q
Q
Q
边沿触发型触发器（维持 -阻塞型 D触发器）
3L
L 11 0
③ CP上升沿以后输入被封锁。
L 2
例 5.3.1 已知维持 — 阻塞 D触发器的输入波形，画出输出波形图。
解：在波形图时,应注意以下两点：
（ 1） 触发器的触发翻转发生在 CP的上升沿 。
（ 2） 判断触发器次态的依据是 CP上升沿前一瞬间输入端 D的状态 。
CP
D
1 2 3 4 5
Q
异步复位,只要 RD＝ 0，都能立即将触发器复位。
RD和 SD不受 CP和 D信号的影响,具有最高的优先级 。
特点：（ 1）有 2个 D输入 端，它们之间是与逻辑关系。
（ 2）带有异步置 0端 RD和异步置 1端 SD,都为低电平有效，不用时应接高电平。
边沿触发型触发器的动作特点输出状态的变化发生在 CP时钟信号的边沿，而且仅仅取决于时钟信号 CP的边沿到达时输入信号的状态。
6.2.6 触发器的逻辑功能分类触发器的逻辑功能和结构形式的关系触发器的逻辑功能和结构形式是两个不同的概念。所谓逻辑功能，是指触发器的次态同输入信号和现态之间的逻辑关系。
根据逻辑功能的不同，我们把触发器分成 RS,D,JK
等类型。
基本触发器门 控触发器主从结构触发器边 沿触发器
RS型
D型
JK型基本 RS
触发器 RS触发器D锁存器
RS触发器
D触发器
JK触发器
D触发器
JK触发器电路结构形式逻辑功能类型定义：在 CP操作下，根据输入信号 R,S的不同，凡是具有置 0、置 1和保持功能的电路，都叫做 RS触发器。
6.2.6 触发器的逻辑功能分类
R S Qn+1 说明
0 0 Qn 保持
0 1 1 置 1
1 0 0 置 0
1 1 不允许 不允许
RS触发器功能表一、
RS
触发器
S R Qn Qn+1
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 不允许
1 1 1 不允许
0 0 0 1 1 1 1 0
0 1
1 1 1 φ φ
S RQn
nn QRSQ 1
0RS （约束方程）
特性方程状态转换图状态转换图表示触发器从一个状态变化到另一个状态或保持原状不变时,对输入信号的要求 。
0 1
R=
S=
0
1
R=
S=
1
0
R=
S=
×
0
R=
S=
0
×箭头线表示触发器状态的转换方向，箭头线旁边标注的是输入信号取值（即转换条件）。
定义：在 CP操作下，根据输入信号 J,K的不同，凡是具有置 0、置 1、翻转和保持功能的电路，称为 JK触发器。
JK触发器功能表
J K Qn+1 说明
0 0 Qn 保持
0 1 0 置 0
1 0 1 置 1
1 1 Qn 翻转二、
JK
触发器
J K Qn Qn+1
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 0
0 0 0 1 1 1 1 0
0 1
1 1 1 1
J KQn
nnn QKQJQ 1
特性方程
JK触发器状态转换图
0 1
J=
K=
0
×
J=
K=
1
×
K=
×
J=
K= 0
×
1
J=
定义：在 CP操作下，根据输入信号 D的不同，凡是具有置 0、置 1功能的电路，称为 D触发器。
D触发器功能表
D Qn+1 说明
0 0 置 0
1 1 置 1
三,D触发器
D Qn Qn+1
0 0 0
0 1 0
1 0 1
1 1 1nnn DQQDQ 1
特性方程
D?
0D= 0 1
D= 0
D= 1
D= 1
特性方程 nnn QKQJQ 1
nn QTQT
)0(1 TQQ nn
)1(1 TQQ nn
定义：在 CP操作下，根据输入信号 T的不同，凡是具有保持、翻转功能的电路，称为 T触发器。
T触发器功能表四,T触发器
T Qn+1 说明
0 Qn 保持
1 Qn 翻转
6.1 时序逻辑电路的基本概念
一,时序逻辑电路的结构及特点
时序逻辑电路 —— 任何一个时刻的输出状态不仅取决于当时的输入信号,还与电路过去的状态有关 。
时序电路的特点,除了组合电路外,包含具有记忆功能的存储电路 （ 通常由触发器组成 ） 。
组合电路触发器电路
X 1
X i
Z
1
Z
j
Q
1
Q
m
D
1
D
m
…
…
…
…
输入信号 信号输出触发器触发器输入信号输出信号
CP
图6,1,1 时序逻辑电路框图
& 1
1
状态方程 驱动方程输出方程同步 时序电路中，各个触发器都受同一个时钟信号的控制，各个触发器状态的变化都是在同一个时钟信号作用下同时进行的。
异步时序电路中，各个触发器的时钟信号不是同一个，
因而各个触发器状态的变化并不都是同时发生的，有先有后。
已知 CP脉冲，对下列两个图示电路，设各触发器的初始状态为 1，试画出其输出波形。
逻辑电路图驱动方程状态表状态图电路的功能同步时序电路的一般分析方法触发器的特性方程状态方程输出方程依次设现态和输入计算次态一,分析时序逻辑电路的一般步骤
1,由逻辑图写出下列各逻辑函数式：
（ 1） 时序电路的输出方程 。
（ 2） 各触发器的驱动方程 。
2,将驱动方程代入相应触发器的特性方程,求得时序逻辑电路的状态方程 。
3,根据状态方程和输出方程,列出该时序电路的状态表,画出状态图 。
4,根据电路的状态表或状态图说明给定时序逻辑电路的逻辑功能 。
列状态表时，假设现态代入状态方程，计算出次态，再以得到的次态作为新的现态代入状态方程求出下一个次态，直至得到电路所有可能出现的状态的次态。
试分析图示电路的逻辑功能。写出驱动方程、状态方程和输出方程，画出状态转换图。
6.2 触发器触发器具有以下基本特点：
1.有两个稳定状态 --- 0状态和 1状态，能存储一位二进制信息（数或代码）
2.能根据输入信号置成 0状态和 1状态
3.输入信号消失以后，能将置成的状态保存下来。
触发器是具有记忆功能的基本单元电路。
工作原理
1.两个稳定状态没有输入信号即 S＝ R＝ 1时，电路有两个稳定状态
—— 0状态和 1状态,Q＝ 0,Q＝ 1称为 0状态
,Q＝ 1,Q＝ 0称为 1状态，都可以自动保持。
Q和 Q是一对互补的输出信号（见教材 p162倒数第 4行）
6.2.1 基本 RS触发器
& &G G
1 2
R S
& &G G
1 2
R S
输入信号作用之前触发器的状态称为现在状态（简称现态），用 Qn表示输入信号作用之后触发器的状态称为下一状态（简称次态），用 Qn+1表示
2.接收信号过程
S＝ 0,R＝ 1时，不论电路原来处在 0状态或 1状态，
都有 Q＝ 1,Q＝ 0。
01
结论,S＝ 0,R＝ 1时，电路实现了置 1功能,Qn+1=1
1
& &G G
1 2
R S
3.接收信号过程
S＝ 1,R＝ 0时，不论电路原来处在 0状态或 1状态，
都有 Q＝ 0,Q＝ 1。
0 1
结论,S＝ 1,R＝ 0时，电路实现了置 0功能 Qn+1＝ 0
1
4.不允许 R,S端同时加信号若 R,S端同时加信号，即 S＝ R＝ 0时，有 Q＝ 1,Q＝ 1，在两个输入信号同时撤消（回到高电位）后，触发器的状态将不能确定是 1还是 0。
约束方程
1 RS
& &G G
1 2
R S
② R＝ 0（ S＝ 1）使触发器置 0，置 0的必要条件是
R＝ 0，故 R端称为复位端。
① S＝ 0（ R＝ 1）使触发器置 1，置 1的必要条件是
S＝ 0，故 S端称为置位端。
R S
& &G G
1 2
R S
次态 Qn+1和现态 Qn、输入 R,S之间的逻辑关系可以用状态转换真值表即功能表表示。
R S Qn Qn+1 功能说明
0 0
0 0
0
1
×
× 不允许
0 1
0 1
0
1
0
0 置 0（复位）
1 0
1 0
0
1
1
1 置 1（置位）
1 1
1 1
0
1
0
1 保持原状态
（ 3）波形分析例 在用与非门组成的基本 RS触发器中，设初始状态为 0，
已知输入 R,S的波形图，画出两输出端的波形图。
解,由功能表知,当 R,S
都为高电平时,触发器保持原状态不变；当 S
变低电平时,触发器翻转为 1状态；当 R 变低电平时,触发器翻转为
0状态 。
R
S
Q
Q
输入信号（ R,S）在全部作用时间里都能直接控制和改变输出端的状态的变化，所以 R,S端不能出现任何干扰信号。
基本 RS触发器的动作特点二,门控 RS触发器在基本 RS触发器的基础上,增加了两个控制门 G3、
G4,输入端增加了一个使能信号 E（ 时钟信号 CP） 。
1,门控 RS触发器的电路结构
& &
CP
3
G G
& &G G
1 2
SR
1S1R C1
CP
① E＝ 0时，与非 门 G3,G4被封锁
，触发器保持原来状态不变。
② E＝ 1时，与非 门 G3,G4打开,触发器输出 Q根据输入 R,S改变状态，须满足 RS＝ 0
注意门控 RS触发器输入高电位有效，而基本 RS触发器输入低电位有效。
& &
CP
3
G G
& &G G
1 2
SR
E R S Qn+1 说明
0 x x Qn 保持
1
0 0 Qn 保持
0 1 1 置 1
1 0 0 置 0
1 1 不允许 不允许门控 RS触发器功能表
① E＝ 0时，与非 门 G3,G4被封锁,
触发器保持原来状态不变。
② E＝ 1时，与非 门 G3,G4打开,触发器输出 Q
随输入 D变化而变化，没有约束问题
1
0
1
0
0
1
二,D锁存器
E D Qn+1 说明
0 x Qn 保持
1
0 1 置 1
1 0 置 0
D锁存器功能表在 E＝ 1期间，输入信号（ R,S或 D）的改变都能引起输出状态的变化,E＝ 0期间，触发器状态保持不变。
门控触发器的动作特点主从触发器由两级同步 RS触发器串联组成。
G1～ G4组成从触发器,G5～ G8组成主触发器。
一,主从 RS触发器
1．电路结构
& &
3
G
4
G
G
8
G
CP
7
&
G
&
G
6
&
5
& 1
9
G主触发器从触发器
'
'
& &G G
1 2
Q
Q
R S
1S1R C1
CP
┌ ┌
CP＝ 1时,CP＝ 0。门 G7,G8打开，主触发器输出 Q’根据输入 R,S改变状态。门 G3,G4被封锁，从触发器输出 Q保持原来状态不变。
1.CP＝ 1时 1
0
时钟信号 CP
（ Clock Pulse）
主从触发器由两级同步 RS触发器串联组成。
G1～ G4组成从触发器,G5～ G8组成主触发器。
一,主从 RS触发器
1．电路结构
& &
3
G
4
G
G
8
G
CP
7
&
G
&
G
6
&
5
& 1
9
G主触发器从触发器
'
'
& &G G
1 2
Q
Q
R S
1S1R C1
CP
┌ ┌
0
1
时钟信号 CP
（ Clock Pulse）
CP＝ 0时,CP＝ 1。门 G7,G8被封锁，主触发器处于保持状态。门 G3,G4打开，从触发器输出 Q根据主触发器输出 Q’改变状态。
2.CP由 1跳变到 0之后
CP R S Qn+1 说明
0 0 Qn 保持
0 1 1 置 1
1 0 0 置 0
1 1 不定 不允许主从型 RS触发器功能表接收输出发生相应变化时钟信号 CP
的上升沿时钟信号 CP
的下降沿一,主从 RS触发器
& &
3
G
4
G
G
8
G
CP
7
&
G
&
G
6
&
5
& 1
9
G主触发器从触发器
'
'
& &G G
1 2
Q
Q
R S
CP＝ 1时,CP＝ 0。门 G7,G8打开，主触发器输出 Q’根据输入 R,S改变状态。门 G3,G4被封锁，从触发器输出 Q保持原来状态不变。
Q'
&
G
1 2
G
Q
&
&G &
7
G
8
CP
5
&
4
&
&&
'
1
6
G
G
G
Q
G
G
3
Q
9
JK
CP J K Qn+1 说明
0 0 Qn 保持
0 1 1 置 1
1 0 0 置 0
1 1 Qn 翻转主从型 JK触发器功能表接收输出发生相应变化主从型触发器的动作特点主从触发器的触发翻转分为两个节拍：
（ 1） 当 CP＝ 1时,CP＝ 0,从触发器被封锁,保持原状态不变：
主触发器工作,接收 R和 S端的输入信号 。
（ 2） 当 CP由 1跃变到 0时,即 CP=0,CP＝ 1。 主触发器被封锁,
输入信号 R,S不再影响主触发器的状态；从触发器工作,接收主触发器输出端的状态 。
特点,主从触发器状态的改变是在 CP由 1变 0时刻 （ CP下降沿 ）
发生的 。
CP
&&
&&
5
G
6
G
3
G G
4
3
4
5
6
& &G G
1 2
D
Q
Q
Q
Q
维持 -阻塞型 D触发器
① CP＝ 0时，与非门 G3和
G4封锁，其输出 Q3＝ Q4＝ 1
，触发器输出状态保持不变。同时,G5和 G6两个门打开，准备接受输入数据
D
3L
L 11 1
D D
L 2
边沿触发型触发器
CP
&&
&&
5
G
6
G
3
G G
4
3
4
5
6
& &G G
1 2
D
Q
Q
Q
Q
边沿触发型触发器（维持 -阻塞型 D触发器）
3L
L 1DD
D D
② CP上升沿到来时，
G3和 G4打开，触发器翻转 Q＝ D。
L 2
如 Q3＝ 0，一是使触发器置 0；二是封住 G5。同时
Q5＝ 1又会使 Q6继续为 0。
CP
&&
&&
5
G
6
G
3
G G
4
3
4
5
6
& &G G
1 2
D
Q
Q
Q
Q
边沿触发型触发器（维持 -阻塞型 D触发器）
3L
L 10 1
③ CP上升沿以后输入被封锁。
L 2
如 Q3＝ 1（ Q4＝ 0）,
一是使触发器置 1；二是封住 G3。同时,Q4＝ 0又保证 Q6＝ 1，从而在 CP＝ 1
期间维持 Q4＝ 0。
CP
&&
&&
5
G
6
G
3
G G
4
3
4
5
6
& &G G
1 2
D
Q
Q
Q
Q
边沿触发型触发器（维持 -阻塞型 D触发器）
3L
L 11 0
③ CP上升沿以后输入被封锁。
L 2
例 5.3.1 已知维持 — 阻塞 D触发器的输入波形，画出输出波形图。
解：在波形图时,应注意以下两点：
（ 1） 触发器的触发翻转发生在 CP的上升沿 。
（ 2） 判断触发器次态的依据是 CP上升沿前一瞬间输入端 D的状态 。
CP
D
1 2 3 4 5
Q
异步复位,只要 RD＝ 0，都能立即将触发器复位。
RD和 SD不受 CP和 D信号的影响,具有最高的优先级 。
特点：（ 1）有 2个 D输入 端，它们之间是与逻辑关系。
（ 2）带有异步置 0端 RD和异步置 1端 SD,都为低电平有效，不用时应接高电平。
边沿触发型触发器的动作特点输出状态的变化发生在 CP时钟信号的边沿，而且仅仅取决于时钟信号 CP的边沿到达时输入信号的状态。
6.2.6 触发器的逻辑功能分类触发器的逻辑功能和结构形式的关系触发器的逻辑功能和结构形式是两个不同的概念。所谓逻辑功能，是指触发器的次态同输入信号和现态之间的逻辑关系。
根据逻辑功能的不同，我们把触发器分成 RS,D,JK
等类型。
基本触发器门 控触发器主从结构触发器边 沿触发器
RS型
D型
JK型基本 RS
触发器 RS触发器D锁存器
RS触发器
D触发器
JK触发器
D触发器
JK触发器电路结构形式逻辑功能类型定义：在 CP操作下，根据输入信号 R,S的不同，凡是具有置 0、置 1和保持功能的电路，都叫做 RS触发器。
6.2.6 触发器的逻辑功能分类
R S Qn+1 说明
0 0 Qn 保持
0 1 1 置 1
1 0 0 置 0
1 1 不允许 不允许
RS触发器功能表一、
RS
触发器
S R Qn Qn+1
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 不允许
1 1 1 不允许
0 0 0 1 1 1 1 0
0 1
1 1 1 φ φ
S RQn
nn QRSQ 1
0RS （约束方程）
特性方程状态转换图状态转换图表示触发器从一个状态变化到另一个状态或保持原状不变时,对输入信号的要求 。
0 1
R=
S=
0
1
R=
S=
1
0
R=
S=
×
0
R=
S=
0
×箭头线表示触发器状态的转换方向，箭头线旁边标注的是输入信号取值（即转换条件）。
定义：在 CP操作下，根据输入信号 J,K的不同，凡是具有置 0、置 1、翻转和保持功能的电路，称为 JK触发器。
JK触发器功能表
J K Qn+1 说明
0 0 Qn 保持
0 1 0 置 0
1 0 1 置 1
1 1 Qn 翻转二、
JK
触发器
J K Qn Qn+1
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 0
0 0 0 1 1 1 1 0
0 1
1 1 1 1
J KQn
nnn QKQJQ 1
特性方程
JK触发器状态转换图
0 1
J=
K=
0
×
J=
K=
1
×
K=
×
J=
K= 0
×
1
J=
定义：在 CP操作下，根据输入信号 D的不同，凡是具有置 0、置 1功能的电路，称为 D触发器。
D触发器功能表
D Qn+1 说明
0 0 置 0
1 1 置 1
三,D触发器
D Qn Qn+1
0 0 0
0 1 0
1 0 1
1 1 1nnn DQQDQ 1
特性方程
D?
0D= 0 1
D= 0
D= 1
D= 1
特性方程 nnn QKQJQ 1
nn QTQT
)0(1 TQQ nn
)1(1 TQQ nn
定义：在 CP操作下，根据输入信号 T的不同，凡是具有保持、翻转功能的电路，称为 T触发器。
T触发器功能表四,T触发器
T Qn+1 说明
0 Qn 保持
1 Qn 翻转
6.1 时序逻辑电路的基本概念
一,时序逻辑电路的结构及特点
时序逻辑电路 —— 任何一个时刻的输出状态不仅取决于当时的输入信号,还与电路过去的状态有关 。
时序电路的特点,除了组合电路外,包含具有记忆功能的存储电路 （ 通常由触发器组成 ） 。
组合电路触发器电路
X 1
X i
Z
1
Z
j
Q
1
Q
m
D
1
D
m
…
…
…
…
输入信号 信号输出触发器触发器输入信号输出信号
CP
图6,1,1 时序逻辑电路框图
& 1
1
状态方程 驱动方程输出方程同步 时序电路中，各个触发器都受同一个时钟信号的控制，各个触发器状态的变化都是在同一个时钟信号作用下同时进行的。
异步时序电路中，各个触发器的时钟信号不是同一个，
因而各个触发器状态的变化并不都是同时发生的，有先有后。
已知 CP脉冲，对下列两个图示电路，设各触发器的初始状态为 1，试画出其输出波形。
逻辑电路图驱动方程状态表状态图电路的功能同步时序电路的一般分析方法触发器的特性方程状态方程输出方程依次设现态和输入计算次态一,分析时序逻辑电路的一般步骤
1,由逻辑图写出下列各逻辑函数式：
（ 1） 时序电路的输出方程 。
（ 2） 各触发器的驱动方程 。
2,将驱动方程代入相应触发器的特性方程,求得时序逻辑电路的状态方程 。
3,根据状态方程和输出方程,列出该时序电路的状态表,画出状态图 。
4,根据电路的状态表或状态图说明给定时序逻辑电路的逻辑功能 。
列状态表时，假设现态代入状态方程，计算出次态，再以得到的次态作为新的现态代入状态方程求出下一个次态，直至得到电路所有可能出现的状态的次态。
试分析图示电路的逻辑功能。写出驱动方程、状态方程和输出方程，画出状态转换图。
