第 6章
80C51的总线、时序与总线扩展总 线6.1
80C51的时序6.2
扩展并行的 I/O端口6.3
80C51与 D/A转换器的接口6.4
省电 方式6.7
80C51的复位6.6
A/D转换电路与 80C51的接口6.5
A/D转换电 路与 80C51的接口
6.1 总 线
6.1.1 引言
1．总线分类
① 片内总线。
② 片总线（又称元件级总线或局部总线）。
③ 内总线（又称微型机总线或板级总线，一般称为系统总线）。
④ 外总线（又称通信总线）。
图 6-1 微型机各级总线示意图
2．总线的类型
① 地址总线。是微机用来传送地址的信号线。地址线的数目决定了直接寻址的范围。
② 数据总线。是传送数据和代码的总线，一般为双向信号线，既可输入也可输出。数据总线也采用三态逻辑。
③ 控制总线。传送控制信号的总线，
用来实现命令、状态传送、中断、直接存储器传送的请求与控制信号传送，以及提供系统使用的时钟和复位信号等。
④ 电源和地线。它们决定了总线使用的电源种类及地线分布和用法。
⑤ 备用线。留作功能扩充和用户的特殊要求使用。
6.1.2 80C51的总线概念
1．数据总线（ DB）
DB占用了 P0端口的 8条引脚，即其宽度为 8位。
图 6-2 三总线结构
2．地址总线（ AB）
AB由 P0端口提供低 8位地址 A0～ A7，
由 P2端口提供高 8位地址 A8～ A15。
3,控制总线 （ CB）
图 6-3 并行总线接口与通用并口的关系
6.2 80C51的时序
6.2.1 机器周期
一个机器周期由 6个状态的序列组成，
编号为 S1～ S6。每个状态时间持续两个振荡器周期。因此，一个机器周期取 12个振荡器周期或若振荡器频率为 12MHz，则为
1?s。
图 6-4 80C51的机器周期与状态序列图 6-5 在 MCS-51设备中从外部程序存储器执行的总线周期
6.2.2 外扩 ROM的时序图
1．外扩 ROM的接线图图 6-6 外扩程序存储器示意图
2．外扩 ROM的信号时序图 6-7 从外部 ROM提取指令的时序
6.2.3 外扩 RAM的时序图
1,外扩 RAM的接线图图 6-8 方案一：外扩 RAM示意图图 6-9 方案二：外扩 RAM示意图
2．外扩 RAM的信号时序
（ 1）读取数据时序图 6-10 外扩 RAM的信号时序
（ 2）写入数据时序图 6-11 向外部 RAM写入数据的时序
6.3 扩展并行的 I/O端口图 6-12,译码法”并行扩展多个 8位输入端口图 6-13,译码法”并行扩展多个 8位输出端口图 6-14,线选法”并行扩展多个 8位输入 /输出端口
6.3.2 8255A可编程并行 I/O接口
1,8255A的内部编程结构图 6-15 8255A内部编程结构
2,8255A芯片引脚功能
3,8255A的 3种工作方式图 6-16 8255A的 3种工作方式示意图
（ 1）方式 0：基本输入 /输出方式
（ 2）方式 1：选通输入 /输出方式
（ 3）方式 2：双向传送
OBFB
STBB ACKB
STBA STBA
ACKAACKA
OBFA OBFA
C口的位 方式 1（ A口,B口） 方式 2（仅用于 A口）输 入 输 出 输 入 输 出
PC0 INTRB INTRB I/O I/O
PC1 IBFB I/O I/O
PC2 I/O I/O
PC3 INTRA INTRA INTRA INTRA
PC4 I/O ×
PC5 IBFA I/O IBFA ×
PC6 I/O ×
PC7 I/O ×
表 6-1 8255A的 C口联络控制信号线
4,8255A的控制字
8255A有 2个控制字：选择工作方式或对 C口控制。
（ 1）工作方式选择控制字
8255A的 3个端口工作在什么方式，是输入还是输出，都是由工作方式控制字设定的。控制字格式如图 6-17所示。
（ 2）端口 C置 1/置 0控制字
由于 C口常作为联络控制位使用，应使
C口各位可以用置 1/置 0控制字来单独设置，
以实现用户要求的控制功能，其格式如图
6-18所示。
5,8255A和 8051单片机的硬件接口
8051与 8255A的硬件接口电路如图 6-
19所示。
图 6-17 8255A的工作方式选择控制字图 6-18 C口置 1/置 0控制字图 6-19 8255A与 8051单片机接口
6.3.3 8155可编程并行 I/O接口
1,8155芯片的编程结构图 6-20 8155芯片的编程结构
2,8155的引脚功能及地址编码
P2.7… P2.0 P0.7… P0.3 P0.2 P0.1 P0.0 I/O地址 选择的 I/O口
0… 1 0… 0 0 0 0 0100H 控制寄存器
0… 1 0… 0 0 0 1 0101H A口
0… 1 0… 0 0 1 0 0102H B口
0… 1 0… 0 0 1 1 0103H C口
0… 1 0… 0 1 0 0 0104H 定时器低 8位
0… 1 0… 0 1 0 1 0105H 定时器高 8位表 6-2 8155 I/O口地址编码
3,8155工作方式
（ 1）作为 256B外部 RAM
（ 2） 8155扩展为 I/O口使用
4,8155的命令 /状态控制字图 6-21 8155工作方式控制字格式图 6-22 8155与 8051硬件接口
试设定工作方式控制字及编写程序。
解：根据要求，由图 6-21得控制字为
0000 0010B=02H。
完成要求功能的程序为：
6.4 80C51与 D/A转换器的接口
1,DAC0832 D/A转换器的性能和结构图 6-23 D/A转换器 DAC0832内部结构
（ 1） 8位输入寄存器
（ 2） 8位 DAC寄存器
（ 3） 8位 D/A转换器
2,DAC0832芯片引脚控制功能
3,DAC0832的 3种工作方式
（ 1）直通方式
（ 2）单缓冲寄存器工作方式
（ 3）双缓冲寄存器工作方式
4,DAC0832和 80C51的接口方法
（ 1） DAC0832工作在单缓冲方式硬件接口图 6-24 DAC0832单缓冲接口方式
（ 2） DAC0832双缓冲同步方式硬件接口图 6-25 DAC0832双缓冲器接口方式
6.5 A/D转换电路与 80C51的接口
6.5.1 概述图 6-26 微型机与控制系统的接口
6.5.2 8位 A/D转换器 ADC0809与 MCS-51单片机接口电路
1．主要性能
2,ADC0809芯片组成原理图 6-27 A/D转换器 ADC0809原理框图
3,ADC0809引脚功能
4,ADC0809与 80C51的硬件接口图 6-28 ADC0809所需控制信号的产生
5,ADC0809芯片 A/D转换程序图 6-29 ADC0809与 8051单片机硬件接口
6.6 80C51的复位图 6-30 复位时序
SFR名称 复 位 值
PC 0000H
ACC 00H
表 6-3 SFR的复位值
SFR名称 复 位 值
B 00H
PSW 00H
SP 07H
DPTR 0000H
P0-P3 FFH
IP（ 8051） ××× 00000B
IP（ 8052） ×× 000000B
IE（ 8051） 0×× 00000B
续表
SFR名称 复 位 值
IE（ 8052） 0× 000000B
TMOD 00H
TCON 00H
TH0 00H
TL0 00H
TH1 00H
TL1 00H
TH2（ 8052） 00H
续表
SFR名称 复 位 值
TL2（ 8052） 00H
RCAPH2（ 8052） 00H
RCAPL2（ 8052） 00H
SCON 00H
SBUF 不定
PCON（ HMOS） 0××××××× B
PCON（ CHMOS） 0××× 0000B
续表
6.6.1 上电复位图 6-31 上电复位电路
6.6.2 复位电路设计
1．应用系统中的复位
① 上电复位。
② 信号复位。
③ 系统运行监视复位。
2．上电复位电路设计
3．上电复位和开关复位组合电路图 6-32 开关复位与上电复位图 6-33 抗干扰上电复位电路
6.7 省 电 方 式
6.7.1 CHMOS电源减少方式图 6-34 空闲与电源下降硬件图 6-35 PCON：电源控制寄存器表 6-4 空闲与电源下降方式的引脚状态
6.7.2 电源下降方式
6.7.3 电源下降方式的使用实例图 6-36 电源下降方式工作期间能停止外围电路供电的电路
80C51的总线、时序与总线扩展总 线6.1
80C51的时序6.2
扩展并行的 I/O端口6.3
80C51与 D/A转换器的接口6.4
省电 方式6.7
80C51的复位6.6
A/D转换电路与 80C51的接口6.5
A/D转换电 路与 80C51的接口
6.1 总 线
6.1.1 引言
1．总线分类
① 片内总线。
② 片总线（又称元件级总线或局部总线）。
③ 内总线（又称微型机总线或板级总线，一般称为系统总线）。
④ 外总线（又称通信总线）。
图 6-1 微型机各级总线示意图
2．总线的类型
① 地址总线。是微机用来传送地址的信号线。地址线的数目决定了直接寻址的范围。
② 数据总线。是传送数据和代码的总线，一般为双向信号线，既可输入也可输出。数据总线也采用三态逻辑。
③ 控制总线。传送控制信号的总线，
用来实现命令、状态传送、中断、直接存储器传送的请求与控制信号传送，以及提供系统使用的时钟和复位信号等。
④ 电源和地线。它们决定了总线使用的电源种类及地线分布和用法。
⑤ 备用线。留作功能扩充和用户的特殊要求使用。
6.1.2 80C51的总线概念
1．数据总线（ DB）
DB占用了 P0端口的 8条引脚，即其宽度为 8位。
图 6-2 三总线结构
2．地址总线（ AB）
AB由 P0端口提供低 8位地址 A0～ A7，
由 P2端口提供高 8位地址 A8～ A15。
3,控制总线 （ CB）
图 6-3 并行总线接口与通用并口的关系
6.2 80C51的时序
6.2.1 机器周期
一个机器周期由 6个状态的序列组成，
编号为 S1～ S6。每个状态时间持续两个振荡器周期。因此，一个机器周期取 12个振荡器周期或若振荡器频率为 12MHz，则为
1?s。
图 6-4 80C51的机器周期与状态序列图 6-5 在 MCS-51设备中从外部程序存储器执行的总线周期
6.2.2 外扩 ROM的时序图
1．外扩 ROM的接线图图 6-6 外扩程序存储器示意图
2．外扩 ROM的信号时序图 6-7 从外部 ROM提取指令的时序
6.2.3 外扩 RAM的时序图
1,外扩 RAM的接线图图 6-8 方案一：外扩 RAM示意图图 6-9 方案二：外扩 RAM示意图
2．外扩 RAM的信号时序
（ 1）读取数据时序图 6-10 外扩 RAM的信号时序
（ 2）写入数据时序图 6-11 向外部 RAM写入数据的时序
6.3 扩展并行的 I/O端口图 6-12,译码法”并行扩展多个 8位输入端口图 6-13,译码法”并行扩展多个 8位输出端口图 6-14,线选法”并行扩展多个 8位输入 /输出端口
6.3.2 8255A可编程并行 I/O接口
1,8255A的内部编程结构图 6-15 8255A内部编程结构
2,8255A芯片引脚功能
3,8255A的 3种工作方式图 6-16 8255A的 3种工作方式示意图
（ 1）方式 0：基本输入 /输出方式
（ 2）方式 1：选通输入 /输出方式
（ 3）方式 2：双向传送
OBFB
STBB ACKB
STBA STBA
ACKAACKA
OBFA OBFA
C口的位 方式 1（ A口,B口） 方式 2（仅用于 A口）输 入 输 出 输 入 输 出
PC0 INTRB INTRB I/O I/O
PC1 IBFB I/O I/O
PC2 I/O I/O
PC3 INTRA INTRA INTRA INTRA
PC4 I/O ×
PC5 IBFA I/O IBFA ×
PC6 I/O ×
PC7 I/O ×
表 6-1 8255A的 C口联络控制信号线
4,8255A的控制字
8255A有 2个控制字：选择工作方式或对 C口控制。
（ 1）工作方式选择控制字
8255A的 3个端口工作在什么方式，是输入还是输出，都是由工作方式控制字设定的。控制字格式如图 6-17所示。
（ 2）端口 C置 1/置 0控制字
由于 C口常作为联络控制位使用，应使
C口各位可以用置 1/置 0控制字来单独设置，
以实现用户要求的控制功能，其格式如图
6-18所示。
5,8255A和 8051单片机的硬件接口
8051与 8255A的硬件接口电路如图 6-
19所示。
图 6-17 8255A的工作方式选择控制字图 6-18 C口置 1/置 0控制字图 6-19 8255A与 8051单片机接口
6.3.3 8155可编程并行 I/O接口
1,8155芯片的编程结构图 6-20 8155芯片的编程结构
2,8155的引脚功能及地址编码
P2.7… P2.0 P0.7… P0.3 P0.2 P0.1 P0.0 I/O地址 选择的 I/O口
0… 1 0… 0 0 0 0 0100H 控制寄存器
0… 1 0… 0 0 0 1 0101H A口
0… 1 0… 0 0 1 0 0102H B口
0… 1 0… 0 0 1 1 0103H C口
0… 1 0… 0 1 0 0 0104H 定时器低 8位
0… 1 0… 0 1 0 1 0105H 定时器高 8位表 6-2 8155 I/O口地址编码
3,8155工作方式
（ 1）作为 256B外部 RAM
（ 2） 8155扩展为 I/O口使用
4,8155的命令 /状态控制字图 6-21 8155工作方式控制字格式图 6-22 8155与 8051硬件接口
试设定工作方式控制字及编写程序。
解：根据要求，由图 6-21得控制字为
0000 0010B=02H。
完成要求功能的程序为：
6.4 80C51与 D/A转换器的接口
1,DAC0832 D/A转换器的性能和结构图 6-23 D/A转换器 DAC0832内部结构
（ 1） 8位输入寄存器
（ 2） 8位 DAC寄存器
（ 3） 8位 D/A转换器
2,DAC0832芯片引脚控制功能
3,DAC0832的 3种工作方式
（ 1）直通方式
（ 2）单缓冲寄存器工作方式
（ 3）双缓冲寄存器工作方式
4,DAC0832和 80C51的接口方法
（ 1） DAC0832工作在单缓冲方式硬件接口图 6-24 DAC0832单缓冲接口方式
（ 2） DAC0832双缓冲同步方式硬件接口图 6-25 DAC0832双缓冲器接口方式
6.5 A/D转换电路与 80C51的接口
6.5.1 概述图 6-26 微型机与控制系统的接口
6.5.2 8位 A/D转换器 ADC0809与 MCS-51单片机接口电路
1．主要性能
2,ADC0809芯片组成原理图 6-27 A/D转换器 ADC0809原理框图
3,ADC0809引脚功能
4,ADC0809与 80C51的硬件接口图 6-28 ADC0809所需控制信号的产生
5,ADC0809芯片 A/D转换程序图 6-29 ADC0809与 8051单片机硬件接口
6.6 80C51的复位图 6-30 复位时序
SFR名称 复 位 值
PC 0000H
ACC 00H
表 6-3 SFR的复位值
SFR名称 复 位 值
B 00H
PSW 00H
SP 07H
DPTR 0000H
P0-P3 FFH
IP（ 8051） ××× 00000B
IP（ 8052） ×× 000000B
IE（ 8051） 0×× 00000B
续表
SFR名称 复 位 值
IE（ 8052） 0× 000000B
TMOD 00H
TCON 00H
TH0 00H
TL0 00H
TH1 00H
TL1 00H
TH2（ 8052） 00H
续表
SFR名称 复 位 值
TL2（ 8052） 00H
RCAPH2（ 8052） 00H
RCAPL2（ 8052） 00H
SCON 00H
SBUF 不定
PCON（ HMOS） 0××××××× B
PCON（ CHMOS） 0××× 0000B
续表
6.6.1 上电复位图 6-31 上电复位电路
6.6.2 复位电路设计
1．应用系统中的复位
① 上电复位。
② 信号复位。
③ 系统运行监视复位。
2．上电复位电路设计
3．上电复位和开关复位组合电路图 6-32 开关复位与上电复位图 6-33 抗干扰上电复位电路
6.7 省 电 方 式
6.7.1 CHMOS电源减少方式图 6-34 空闲与电源下降硬件图 6-35 PCON：电源控制寄存器表 6-4 空闲与电源下降方式的引脚状态
6.7.2 电源下降方式
6.7.3 电源下降方式的使用实例图 6-36 电源下降方式工作期间能停止外围电路供电的电路
