1
第 9章 微机系统的总线技术
9.1 总线概述
9.2 从 PC总线到 EISA
9.3 PCI总线
9.4 RS-232C串行通信总线
2
9.1 总线概述
总线和总线标准
总线的负载能力
总线仲裁概述
9.1 总线概述
9.1.1 总线和总线标准一、总线定义总线是一种在多于 2个模块 (设备或系统 )间传送信息的公共通路。
总线由传输信息的物理介质以及一套管理信息传输的通信规则 (协议 )所组成。
总线的特点是“公用性”，即同时挂接多个模块或设备。 2个模块或设备之间专用的信号连接线不能称为总线。
二、三类总线片总线：元件级总线，芯片总线，是微处理器芯片内部引出的总线，它是用微处理器构成一个部件
（如 CPU插件）或是一个很小的系统时，信息传输的通路。
内总线：系统总线、板级总线、微机总线,是用于微机系统中各插件之间信息传输的通路。
外总线：通信总线,是微机系统之间，或是微机系统与其他系统（仪器、仪表、控制装置）之间信息传输的通路。
三、片总线的作用片总线包括地址总线、数据总线和控制总线，
了解这三组总线的具体组成、用途及相互关系，对于解决微机系统的应用和接口问题十分重要。三组总线的分析见教材 P363。
四、总线标准总线标准是国际公布或推荐的互连各个模块的标准。它是把各种不同模块组成计算机系统 (或计算机应用系统 )时必须遵守的规范。
总线标准为计算机 (或计算机应用系统 )中各个模块的互连接提供一个标准界面。该界面对界面两侧的模块而言都是透明的，界面的任一方只需根据总线标准的要求来实现接口的功能，而不必考虑另一方的接口方式。
采用总线标准为计算机接口的软硬件设计提供方便。
使硬件接口芯片设计相对独立，为接口软件的模块的设计带来方便。
总线标准包括 ∶
机械结构规范；
功能规范；
电气规范。
9.1.2 总线的负载能力负载能力即驱动能力，指总线上接上负载 (接口设备 )后必须不影响总线输入 /输出的逻辑电平，以流过负载的电流大小表示。
总线输出信号的情况
1,输出低电平：要 吸收 电流 (由负载流入信号源 )以
IOL表示。负载能力指：吸收规定电流后，仍保持逻辑低电平；
2,输出高电平：要流出电流 (由信号源流向负载的输出电流 )以 IOH表示。当输出电流超过规定值时，输出逻辑电平会降低。负载能力指：输出电流达规定电流后仍保持逻辑高电平 。
总线输入信号情况 ∶
1,输入低电平 ∶ 总线向插件板灌入电流以 IIL表示。
负载能力是指 ∶ 灌入规定电流后，仍保持输入低电平。
2,输入高电平 ∶ 插件板向总线输入电流以 IIH表示。
负载能力是指 ∶ 输入规定电流后，仍保持高电平。
负载能力以保持高、低电平在阈值范围内的最大电流表示之。
注意 ∶ 对总线而言，流入为,+”；流出为,-”。
当总线上所接负载超过负载能力时 (即超过规定电流
IOL/IOH /IIL/IIH)必须在总线和负载之间加接“缓冲器
(Buffer)”或“驱动器 (Driver)”。
9.1.3总线仲裁概述 (bus arbitration)
1.总线主设备 (总线主控器 ) (bus master)
具有控制总线能力的模块，通常是 CPU或以 CPU为中心的逻辑模块 ;在获得总线控制权之后能启动数据信息的传输。
所谓启动即发出地址信息以及相应的控制信息给要进行信息传输的设备，使其按主设备的要求进行信息传输。
2.总线从设备 (总线受控器 ) (bus slave)
能对总线上的数据请求 (即主设备发出的地址信息和控制信息 )作出相应，但本身不具备总线控制能力的模块。
所谓总线控制能力是指，能发出地址信息、控制信息以启动总线上的数据传输。
3.总线仲裁总线仲裁是在多处理机环境中提出来的。
多处理机中，每个处理机都可作为总线主设备。都要共享系统中的资源 (总线也是一种重要的公共资源 )。
多个主设备必须通过系统总线才能访问其他资源。
每个主设备都会随即地提出对总线控制使用的要求，这样就可能发生总线竞争现象。
为了防止主设备同时控制总线，就要在总线上设立一个处理上述总线竞争的机构，按优先级次序，合理地分配资源，此即总线仲裁问题。
4.总线仲裁器用硬件来实现总线分配的逻辑电路称为总线仲裁器 (Bus Arbiter)。
总线仲裁器的任务是：
响应总线请求；
通过分配过程的正确控制达到最佳使用总线。
在单处理机系统中，如果系统中接有 DMA控制器，
处理器就有了总线使用的竞争者，也必须有相应的总线仲裁器。由于这种系统比较简单，几乎所有的微处理器芯片中都包含有这种仲裁机构 — 一般总是将
DMAC的总线请求安排成较高的优先级。
5,总线通信协议总线通信协议主要是解决信息传输的开始和结束问题，
是实现总线仲裁和信息传送的手段。二种通信协议为：
⑴同步总线协议总线上各模块通过总线进行信息传送时，用一个公共的时钟信号进行同步，作为信息传输起止的控制信号。
各模块何时发送或接收信息都由统一的时钟规定，在通信中不需要附加时间标志或应答信号。
⑵异步总线协议允许总线上的各模块有各自的时钟，在模块之间进行通信时没有公共的时间标准，而是靠发送时同时发出该部件的时间标志信号，或由应答方式来进行。
全互锁异步通信方式发送模块将,DATA”(数据 )送到总线上；
延迟一定时间后发出,READY”信号，通知对方，数据已在总线上；
DATA
READY
ACK
接收模块以,READY”信号作为选通脉冲接收数据，并发出,ACK”(Acknowledge)信号作回答，表示数据已接收，同时在收到,READY”信号下降沿后随即结束,ACK”信号。
发送模块收到,ACK”信号后可以撤除数据，以便进行下一次传送。
15
9.2 从 PC总线到 EISA
总线概述
PC总线的特点
ISA总线的特点
EISA总线的特点
9.2.1 概述三种总线都是 I/O总线，即主板上看到的 I/O接插槽。
三种总线都是向上兼容的 -从 PC总线 (PC/XT机上的
I/O接插槽 )到 ISA总线 (PC/AT机上的 I/O接插槽 )到 EISA
总线 (386以上服务器、工作站上的 I/O接插槽 )
三种总线都 是原始的总线设计，实际上是将微处理器芯片总线经缓冲后直接映射到系统总线上而形成的。
9.2 从 PC总线到 EISA
9.2.2 PC总线的特点一,PC/XT的主板结构主板上三种总线；
＜芯片总线＞ ＜系统总线＞
系统扩充总线
PC总线是为外部 I/O适配器和扩充存储器设计的一组,I/O总线”，即,I/O接插槽”，又称为,I/O通道”。
PC总线是系统总线的简化和延伸。
总线接口部件扩充总线驱动部件二、总线信号分类地址线数据线控制线状态线定时信号线、电源
PC/XT总线为 8位总线,62芯插口
9.2.3 ISA总线的特点
Industry Standard Architecture工业标准体系结构一、由 8位的 PC总线扩展而成是用于 PC/AT机中的总线是 16
位总线。
80386以上的 32位微机系统中也大量采用 ISA总线，
又称为 PC－ AT总线。
ISA总线接插槽为 62＋ 36芯长短两个接插槽。
21
二、总线信号
ISA总线分 4大类：
数据传输总线地址总线控制总线时钟、定时与电源
1,数据传输总线
SD0~SD7 — 经数据收发器 74AL245驱动后的数据信号
SD8~SD15
— 经锁存器 74ALS573和数据收发器
74AL245驱动的总线高允许信号
（ I） — 存储器 16位芯片选择
（ I） — I/O 16位芯片选择16IOCS
16M E M C S
SBHE
23
2,地址总线
SA0~SA19 — 经 74ALS573锁存的地址信号
LA17~LA23 — 非锁定的地址信号，仅在 BALE
＝ H时有效
BALE — 地址锁存允许信号
AEN — 地址允许，使主板上 μP进入 HOLD状态以便进行 DMA传送
24
3,控制总线
、
经 74ALS7244驱动后的存储器读写信号，仅当存储器地址译码信号低于 1MB的存储空间时，才有效
IRQ3~IRQ7,IRQ9~IRQ12,IRQ14,IRQ15
中断请求信号，优先级次序为 9,10~12,14，
15,3~7
DRQ0~DRQ3,DRQ5~DRQ7
DMA请求信号
S M EM RS M EM W
25
~,~
DMA响应信号
I/O通道校验信号
I/O CHRDY
I/O通道就绪信号
T/C
计数结束刷新信号主设备信号
M A S T E R
R E F R E S H
O C H C K/I
0DACK 3DACK 5DACK 7DACK
9.2.4 EISA总线的特点
Extended Industry Standard Architecture 扩展的工业标准总线一、是 ISA总线的扩展支持多个总线主控器增加突发式传送 Burst Transfer
高性能的 32位标准总线可同时存在多个 master
由 EISA总线提供公平的循环优先的总线仲裁。
27
二,4种数据传送
1,突发式传送总线上进行 16位 /32位的成块的数据传送 (在 master与
slave之间 )
每个周期 1个 BCLK。 (数据传送周期 )
2,非突发式传送一般传送，每个周期为 2BCLK。
3,Peck-Poke和锁定交换传送
4,非匹配数据传送 (Mismatched type)
传送的源和目的数据宽度不一致，由 EISA总线自动完成数据宽度的转换。
28
三、总线扩展槽 (连接器 )
上、下分层上层 ISA总线下层 新增信号总线四、总线信号分类地址与数据总线数据传送控制总线总线仲裁信号其他功能五,82350EISA芯片组
82352 EISA Bus Buffers(EBB)
82355 Bus Master Interface Controller(BMIC)
82357 Integrate System Periphral (ISP)
82358 EISA Bus Controller (EBC)
图 8-7 EISA计算机系统框图
80386
或 80486
CPU
80387
协处理器
RAM/
控制存储器总线软硬盘控制器
82357
集成系统外设接口
82358E
ISA总线控制器
82352
数据缓冲器
82352
地址缓冲器控制总线地址总线数据总线
VGA
显示接口
EISA
扩展卡
82355
总线主接口
EISA总线这些可以是扩展卡或系统板的部分
32
9.3 PCI总线
PCI总线的由来和特征
PCI总线信号
PCI总线传输简介
PCI总线的发展
9.3 PCI总线
9.3.1 PCI总线的由来和特征一,PCI总线
ISA总线是 8位 /16位总线，最高数据传输率为 8MB/S。
EISA总线可用于 8位 /16位 /32位系统，最高数据传输率为
32MB/S
1991年下半年 Intel提出 PCI概念
PCISIG(PCI Special Interest Group) 成立 PCI专门权益组织
1992.6.22 PCI 1.0
1995.6.1 PCI 2.1 支持 64位数据通信。 (66MHz)
二,PCI总线的主要特点
1,突出的高性能
33MH/66MHz同步总线操作，传输速率 528MB/S
(66MHz,64位 )，支持 burst突发,猝发 传送。
2,良好的兼容性
PCI总线部件和插件接口相对于处理器是独立的。
支持不同结构的处理器。
3,支持 PnP — 即插即用,PCI.2.2支持热插拔
PCI设备中有存放设备具体信息的寄存器。这些信息使 BIOS和 OS层的软件可以自动配置 PCI总线部件及插件。
4.多主设备能力 — 总线仲裁能力允许 PCI主设备 -从设备间实现“点到点”对等存取。
5.适度地保证了数据的完整性，提供数据和地址奇偶校验功能。
6.优良的软件兼容性
7.定义了两种电压的信号环境
3.3V-5V的组件技术使电压平滑过渡。
8.相对的低成本
36
采用最优化的芯片，多路复用体系结构，通过地址数据复用，减少了总线信号引脚。
PCI总线为系统提供了一个高速数据传输通路。
系统内的各设备可以直接或间接地挂在总线上。
各个设备通过局部总线可以完成数据的快速传送。
从而解决了使用传统的 I/O总线 (ISA/EISA)系统中数据传输的瓶颈问题。
9.3.2 PCI总线信号
38
1,地址数据信号
AD[00] ~ AD[31],多路复用
C/BE[0]# ~ C/BE[3]#：总线命令 / 字节允许
PAR：对 AD[00] ~ AD[31]
C/BE[0]# ~ C/BE[3]#
作奇偶校验
2,接口控制信号
FRAME#,TRDY#,IRDY#,STOP#,DEVSEL#,
LPSEL#,LOCK#
3,错误报告信号
PERR#
SERR#
4,仲裁信号 (总线主设备用 )
REQ#,GNT#
5,系统信号
CLK RST#
6,64位扩展信号
AD[32]~AD[63]
C/BE[4]# ~ C/BE[7]#
PAR64
REQ64
ACK64
7,中断请求信号
INTX#
8,Cache支持
SBO#
SDONE#
9,JTAG/边界扫描测试引脚,可选接口。
124个信号线用于连接 PCI卡，
2× 62
41
9.3.3 PCI总线传输简介
42
43
9.3.4 PCI总线的发展
1992年 6月 22日发布 PCI1.0版技术规范；
1993年 4月发布 PCI2.0修订版；
l995年 l季度发布 PCI2.l修订版；
l998年 l2月完成,l999年 2月发布 PCI 2,2修订版。
几乎所有的 X86桌面操作系统 — Windows,Linux都支持 PCI总线设备。
一,PCI-X总线
2000年,PCI-SIG组织发表了新的、更快速的 PCI-X总线。
44
PCI-X可以支持的频率有 66/l00/l33MHz,在不同的工作频率下,PCI-X能控制的外设数量不同：
66MHz下,PCI-X控制器最多可支持 4个 PCI设备；
100MHz下,PCI-X控制器最多可支持 2个 PCI设备；
133MHz下,PCI-X控制器只能支持 1个 PCI设备,在 64
位总线下,拥有 1066MB/S的带宽,这对光纤接口,千兆以太网接口等对带宽要求很高的应用而言,具有很大优势 。
PCI-X和 PCI设备既能单独存在于系统中,也能共存于 — 个系统 。
PCI-X当前主要应用于服务器、工作站、嵌入式系统和信息交换环境。
45
二,PCI-Express总线由 Intel主导制订的 PCI-Express就是一种高性能的
I/O总线 。
PCI-Express被称为第三代 I/0总线技术，第一代指
ISA总线，第二代指 PCI总线，第三代即指 PCI-
Express，所以原名称为,3GIO”(Third Generation
Input/Output)。
46
PCI-Express采用串行通信模式，以及同 0SI
网络模型相类似的分层结构，该分层结构自上至下内软件层、会话层、事务处理层、数据链路层和物理层组成，其具体的信号是一对低电压、分离驱动的电脉冲，一时负责传送，一对负责接收，
并通过一个被称为 MSI(Message Signaled Interrupt，
基于通信信号的中断控制 )的轮询方法来管理中断请求、电源管理请求和复位请求等系统信息。
47
PCI-Express的设计标准是 — 完全连续的 I/0结构 (串行 I/0互联 );速度可望超过 lOGB/S；点对点的连接；低针数接口。
PCI-Express是对现有总线技术的一次突破，依照内部独立数据传输通道的数量，可以被 PCI-Express可以被配置成 x1,x2,x4,x8,xl6,x32甚至于更高，目前 PCI-
Express最高规格为 x32。
在 xl规格下的数据传输带宽为 3l2.5MB/S；
在 x32规格下的数据传输带宽为 10GB/S；
PCI-Express总线将首先在服务器领域得到应用和普及。
48
9.4 RS-232C串行通信总线
DTE与 DCE
RS-232接口信号
9.4 RS-232C串行通信总线
9.4.1DTE与 DCE
50
DTE(Data Terminal Equipment)数据终端设备由数据发送器 /接收器 /收发器组成。在串行通信系统中，
既是 2进制信号的数据源，又是 2进制信号的接收目的地。
DCE(Data Communication Equipment)
在串行通信系统中,DTE与通信线路之间的信号匹配器。
是在 DTE与通信线路之间提供通信连接的建立、维持和终止等功能的设备并执行信号变换与编码。
在串行通信中 DTE一般是 Computer
DCE一般是 MODEM
DTE与 DCE之间传输 ∶
数据信号,0”或,1”
控制应答信号“接通”或“断开”。
9.4.2 RS-232接口信号
RS-232C为“负逻辑”
规定,数据,0”为 +3~+15V space 空号数据,1”为 -3 ~ -15V mark 传号控制线接通为 +3 ~ +15V
控制线断开为 -3 ~ -15V
在计算机与 MODEM之间必须实现电平转换。发送时用集成发送器 MC1488/75150；接收时用集成接收器
MC1489/75154
实现电平转换前者由 TTL电平 RS232C电平后者由 RS232C电平 TTL电平
RS232C标准规定使用 DB-25插头座。
52
引脚号 名称 代号（ CCITT） 其它表示方法 方向
1 保护地 （ 屏蔽 ） AA(101)
2 发送数据 BA(103) TD,SD T→M
3 接收数据 BB(104) RD T←M
4 请求数据 CA(105) RS,RTS T→M
5 允许发送 CB（ 106） CS,CTS T←M
6 DCE就绪 CC（ 107） DSR,MR（ MODEM就绪 ） T←M
7 信号地（公共回路） AB（ 102）
8 接收线路信号检测器 CF（ 109） RLSD,DCD（载波检测） T←M
9 测试预留 +V（ +10VDC）
10 测试预留 -V（ -10VDC）
11 未定义
12 第二接收线路 信号检测器 SCF（ 122） T←M
53
13 第二允许发送 SCB（ 121） T←M
14 第二发送数据 SBA （ 118 ） NS（ 重新同步 ） T→M
15 发送器信号元定时 DB （ 114） SCT（ 串行时钟接收 ）DCT（ 分频时钟接收 ） T←M
16 第二接收数据 SBB （ 119 ） T←M
17 接收器信号元定时 DD （ 115） SCR（ 串行时钟接收 ）DCR（ 分频时钟接收 ） T←M
18 未定义
19 第二请求发送 SCA（ 102） T→M
20 DTE就绪 CD（ 108.2 ） DTR T→M
21 信号质量检测 CG（ 110） SQ T←M
22 振铃检测 CE（ 125） RI T←M
23 数据速率选择 CH（ 111）CI（ 112） SS（ 数据速率选择 ） T←MT→M
24 发送器信号元定时 DA（ 113） SCTE（向外提供串行发送时钟） T→M
25 未定义
25条信号线基本信号线
2 TxD 4 RTS# 请求发送
3 RxD 5 CTS# 清除发送
7 SG 6 DSR# DCE准备好
20 DTR# DTE准备好
第 9章 微机系统的总线技术
9.1 总线概述
9.2 从 PC总线到 EISA
9.3 PCI总线
9.4 RS-232C串行通信总线
2
9.1 总线概述
总线和总线标准
总线的负载能力
总线仲裁概述
9.1 总线概述
9.1.1 总线和总线标准一、总线定义总线是一种在多于 2个模块 (设备或系统 )间传送信息的公共通路。
总线由传输信息的物理介质以及一套管理信息传输的通信规则 (协议 )所组成。
总线的特点是“公用性”，即同时挂接多个模块或设备。 2个模块或设备之间专用的信号连接线不能称为总线。
二、三类总线片总线：元件级总线，芯片总线，是微处理器芯片内部引出的总线，它是用微处理器构成一个部件
（如 CPU插件）或是一个很小的系统时，信息传输的通路。
内总线：系统总线、板级总线、微机总线,是用于微机系统中各插件之间信息传输的通路。
外总线：通信总线,是微机系统之间，或是微机系统与其他系统（仪器、仪表、控制装置）之间信息传输的通路。
三、片总线的作用片总线包括地址总线、数据总线和控制总线，
了解这三组总线的具体组成、用途及相互关系，对于解决微机系统的应用和接口问题十分重要。三组总线的分析见教材 P363。
四、总线标准总线标准是国际公布或推荐的互连各个模块的标准。它是把各种不同模块组成计算机系统 (或计算机应用系统 )时必须遵守的规范。
总线标准为计算机 (或计算机应用系统 )中各个模块的互连接提供一个标准界面。该界面对界面两侧的模块而言都是透明的，界面的任一方只需根据总线标准的要求来实现接口的功能，而不必考虑另一方的接口方式。
采用总线标准为计算机接口的软硬件设计提供方便。
使硬件接口芯片设计相对独立，为接口软件的模块的设计带来方便。
总线标准包括 ∶
机械结构规范；
功能规范；
电气规范。
9.1.2 总线的负载能力负载能力即驱动能力，指总线上接上负载 (接口设备 )后必须不影响总线输入 /输出的逻辑电平，以流过负载的电流大小表示。
总线输出信号的情况
1,输出低电平：要 吸收 电流 (由负载流入信号源 )以
IOL表示。负载能力指：吸收规定电流后，仍保持逻辑低电平；
2,输出高电平：要流出电流 (由信号源流向负载的输出电流 )以 IOH表示。当输出电流超过规定值时，输出逻辑电平会降低。负载能力指：输出电流达规定电流后仍保持逻辑高电平 。
总线输入信号情况 ∶
1,输入低电平 ∶ 总线向插件板灌入电流以 IIL表示。
负载能力是指 ∶ 灌入规定电流后，仍保持输入低电平。
2,输入高电平 ∶ 插件板向总线输入电流以 IIH表示。
负载能力是指 ∶ 输入规定电流后，仍保持高电平。
负载能力以保持高、低电平在阈值范围内的最大电流表示之。
注意 ∶ 对总线而言，流入为,+”；流出为,-”。
当总线上所接负载超过负载能力时 (即超过规定电流
IOL/IOH /IIL/IIH)必须在总线和负载之间加接“缓冲器
(Buffer)”或“驱动器 (Driver)”。
9.1.3总线仲裁概述 (bus arbitration)
1.总线主设备 (总线主控器 ) (bus master)
具有控制总线能力的模块，通常是 CPU或以 CPU为中心的逻辑模块 ;在获得总线控制权之后能启动数据信息的传输。
所谓启动即发出地址信息以及相应的控制信息给要进行信息传输的设备，使其按主设备的要求进行信息传输。
2.总线从设备 (总线受控器 ) (bus slave)
能对总线上的数据请求 (即主设备发出的地址信息和控制信息 )作出相应，但本身不具备总线控制能力的模块。
所谓总线控制能力是指，能发出地址信息、控制信息以启动总线上的数据传输。
3.总线仲裁总线仲裁是在多处理机环境中提出来的。
多处理机中，每个处理机都可作为总线主设备。都要共享系统中的资源 (总线也是一种重要的公共资源 )。
多个主设备必须通过系统总线才能访问其他资源。
每个主设备都会随即地提出对总线控制使用的要求，这样就可能发生总线竞争现象。
为了防止主设备同时控制总线，就要在总线上设立一个处理上述总线竞争的机构，按优先级次序，合理地分配资源，此即总线仲裁问题。
4.总线仲裁器用硬件来实现总线分配的逻辑电路称为总线仲裁器 (Bus Arbiter)。
总线仲裁器的任务是：
响应总线请求；
通过分配过程的正确控制达到最佳使用总线。
在单处理机系统中，如果系统中接有 DMA控制器，
处理器就有了总线使用的竞争者，也必须有相应的总线仲裁器。由于这种系统比较简单，几乎所有的微处理器芯片中都包含有这种仲裁机构 — 一般总是将
DMAC的总线请求安排成较高的优先级。
5,总线通信协议总线通信协议主要是解决信息传输的开始和结束问题，
是实现总线仲裁和信息传送的手段。二种通信协议为：
⑴同步总线协议总线上各模块通过总线进行信息传送时，用一个公共的时钟信号进行同步，作为信息传输起止的控制信号。
各模块何时发送或接收信息都由统一的时钟规定，在通信中不需要附加时间标志或应答信号。
⑵异步总线协议允许总线上的各模块有各自的时钟，在模块之间进行通信时没有公共的时间标准，而是靠发送时同时发出该部件的时间标志信号，或由应答方式来进行。
全互锁异步通信方式发送模块将,DATA”(数据 )送到总线上；
延迟一定时间后发出,READY”信号，通知对方，数据已在总线上；
DATA
READY
ACK
接收模块以,READY”信号作为选通脉冲接收数据，并发出,ACK”(Acknowledge)信号作回答，表示数据已接收，同时在收到,READY”信号下降沿后随即结束,ACK”信号。
发送模块收到,ACK”信号后可以撤除数据，以便进行下一次传送。
15
9.2 从 PC总线到 EISA
总线概述
PC总线的特点
ISA总线的特点
EISA总线的特点
9.2.1 概述三种总线都是 I/O总线，即主板上看到的 I/O接插槽。
三种总线都是向上兼容的 -从 PC总线 (PC/XT机上的
I/O接插槽 )到 ISA总线 (PC/AT机上的 I/O接插槽 )到 EISA
总线 (386以上服务器、工作站上的 I/O接插槽 )
三种总线都 是原始的总线设计，实际上是将微处理器芯片总线经缓冲后直接映射到系统总线上而形成的。
9.2 从 PC总线到 EISA
9.2.2 PC总线的特点一,PC/XT的主板结构主板上三种总线；
＜芯片总线＞ ＜系统总线＞
系统扩充总线
PC总线是为外部 I/O适配器和扩充存储器设计的一组,I/O总线”，即,I/O接插槽”，又称为,I/O通道”。
PC总线是系统总线的简化和延伸。
总线接口部件扩充总线驱动部件二、总线信号分类地址线数据线控制线状态线定时信号线、电源
PC/XT总线为 8位总线,62芯插口
9.2.3 ISA总线的特点
Industry Standard Architecture工业标准体系结构一、由 8位的 PC总线扩展而成是用于 PC/AT机中的总线是 16
位总线。
80386以上的 32位微机系统中也大量采用 ISA总线，
又称为 PC－ AT总线。
ISA总线接插槽为 62＋ 36芯长短两个接插槽。
21
二、总线信号
ISA总线分 4大类：
数据传输总线地址总线控制总线时钟、定时与电源
1,数据传输总线
SD0~SD7 — 经数据收发器 74AL245驱动后的数据信号
SD8~SD15
— 经锁存器 74ALS573和数据收发器
74AL245驱动的总线高允许信号
（ I） — 存储器 16位芯片选择
（ I） — I/O 16位芯片选择16IOCS
16M E M C S
SBHE
23
2,地址总线
SA0~SA19 — 经 74ALS573锁存的地址信号
LA17~LA23 — 非锁定的地址信号，仅在 BALE
＝ H时有效
BALE — 地址锁存允许信号
AEN — 地址允许，使主板上 μP进入 HOLD状态以便进行 DMA传送
24
3,控制总线
、
经 74ALS7244驱动后的存储器读写信号，仅当存储器地址译码信号低于 1MB的存储空间时，才有效
IRQ3~IRQ7,IRQ9~IRQ12,IRQ14,IRQ15
中断请求信号，优先级次序为 9,10~12,14，
15,3~7
DRQ0~DRQ3,DRQ5~DRQ7
DMA请求信号
S M EM RS M EM W
25
~,~
DMA响应信号
I/O通道校验信号
I/O CHRDY
I/O通道就绪信号
T/C
计数结束刷新信号主设备信号
M A S T E R
R E F R E S H
O C H C K/I
0DACK 3DACK 5DACK 7DACK
9.2.4 EISA总线的特点
Extended Industry Standard Architecture 扩展的工业标准总线一、是 ISA总线的扩展支持多个总线主控器增加突发式传送 Burst Transfer
高性能的 32位标准总线可同时存在多个 master
由 EISA总线提供公平的循环优先的总线仲裁。
27
二,4种数据传送
1,突发式传送总线上进行 16位 /32位的成块的数据传送 (在 master与
slave之间 )
每个周期 1个 BCLK。 (数据传送周期 )
2,非突发式传送一般传送，每个周期为 2BCLK。
3,Peck-Poke和锁定交换传送
4,非匹配数据传送 (Mismatched type)
传送的源和目的数据宽度不一致，由 EISA总线自动完成数据宽度的转换。
28
三、总线扩展槽 (连接器 )
上、下分层上层 ISA总线下层 新增信号总线四、总线信号分类地址与数据总线数据传送控制总线总线仲裁信号其他功能五,82350EISA芯片组
82352 EISA Bus Buffers(EBB)
82355 Bus Master Interface Controller(BMIC)
82357 Integrate System Periphral (ISP)
82358 EISA Bus Controller (EBC)
图 8-7 EISA计算机系统框图
80386
或 80486
CPU
80387
协处理器
RAM/
控制存储器总线软硬盘控制器
82357
集成系统外设接口
82358E
ISA总线控制器
82352
数据缓冲器
82352
地址缓冲器控制总线地址总线数据总线
VGA
显示接口
EISA
扩展卡
82355
总线主接口
EISA总线这些可以是扩展卡或系统板的部分
32
9.3 PCI总线
PCI总线的由来和特征
PCI总线信号
PCI总线传输简介
PCI总线的发展
9.3 PCI总线
9.3.1 PCI总线的由来和特征一,PCI总线
ISA总线是 8位 /16位总线，最高数据传输率为 8MB/S。
EISA总线可用于 8位 /16位 /32位系统，最高数据传输率为
32MB/S
1991年下半年 Intel提出 PCI概念
PCISIG(PCI Special Interest Group) 成立 PCI专门权益组织
1992.6.22 PCI 1.0
1995.6.1 PCI 2.1 支持 64位数据通信。 (66MHz)
二,PCI总线的主要特点
1,突出的高性能
33MH/66MHz同步总线操作，传输速率 528MB/S
(66MHz,64位 )，支持 burst突发,猝发 传送。
2,良好的兼容性
PCI总线部件和插件接口相对于处理器是独立的。
支持不同结构的处理器。
3,支持 PnP — 即插即用,PCI.2.2支持热插拔
PCI设备中有存放设备具体信息的寄存器。这些信息使 BIOS和 OS层的软件可以自动配置 PCI总线部件及插件。
4.多主设备能力 — 总线仲裁能力允许 PCI主设备 -从设备间实现“点到点”对等存取。
5.适度地保证了数据的完整性，提供数据和地址奇偶校验功能。
6.优良的软件兼容性
7.定义了两种电压的信号环境
3.3V-5V的组件技术使电压平滑过渡。
8.相对的低成本
36
采用最优化的芯片，多路复用体系结构，通过地址数据复用，减少了总线信号引脚。
PCI总线为系统提供了一个高速数据传输通路。
系统内的各设备可以直接或间接地挂在总线上。
各个设备通过局部总线可以完成数据的快速传送。
从而解决了使用传统的 I/O总线 (ISA/EISA)系统中数据传输的瓶颈问题。
9.3.2 PCI总线信号
38
1,地址数据信号
AD[00] ~ AD[31],多路复用
C/BE[0]# ~ C/BE[3]#：总线命令 / 字节允许
PAR：对 AD[00] ~ AD[31]
C/BE[0]# ~ C/BE[3]#
作奇偶校验
2,接口控制信号
FRAME#,TRDY#,IRDY#,STOP#,DEVSEL#,
LPSEL#,LOCK#
3,错误报告信号
PERR#
SERR#
4,仲裁信号 (总线主设备用 )
REQ#,GNT#
5,系统信号
CLK RST#
6,64位扩展信号
AD[32]~AD[63]
C/BE[4]# ~ C/BE[7]#
PAR64
REQ64
ACK64
7,中断请求信号
INTX#
8,Cache支持
SBO#
SDONE#
9,JTAG/边界扫描测试引脚,可选接口。
124个信号线用于连接 PCI卡，
2× 62
41
9.3.3 PCI总线传输简介
42
43
9.3.4 PCI总线的发展
1992年 6月 22日发布 PCI1.0版技术规范；
1993年 4月发布 PCI2.0修订版；
l995年 l季度发布 PCI2.l修订版；
l998年 l2月完成,l999年 2月发布 PCI 2,2修订版。
几乎所有的 X86桌面操作系统 — Windows,Linux都支持 PCI总线设备。
一,PCI-X总线
2000年,PCI-SIG组织发表了新的、更快速的 PCI-X总线。
44
PCI-X可以支持的频率有 66/l00/l33MHz,在不同的工作频率下,PCI-X能控制的外设数量不同：
66MHz下,PCI-X控制器最多可支持 4个 PCI设备；
100MHz下,PCI-X控制器最多可支持 2个 PCI设备；
133MHz下,PCI-X控制器只能支持 1个 PCI设备,在 64
位总线下,拥有 1066MB/S的带宽,这对光纤接口,千兆以太网接口等对带宽要求很高的应用而言,具有很大优势 。
PCI-X和 PCI设备既能单独存在于系统中,也能共存于 — 个系统 。
PCI-X当前主要应用于服务器、工作站、嵌入式系统和信息交换环境。
45
二,PCI-Express总线由 Intel主导制订的 PCI-Express就是一种高性能的
I/O总线 。
PCI-Express被称为第三代 I/0总线技术，第一代指
ISA总线，第二代指 PCI总线，第三代即指 PCI-
Express，所以原名称为,3GIO”(Third Generation
Input/Output)。
46
PCI-Express采用串行通信模式，以及同 0SI
网络模型相类似的分层结构，该分层结构自上至下内软件层、会话层、事务处理层、数据链路层和物理层组成，其具体的信号是一对低电压、分离驱动的电脉冲，一时负责传送，一对负责接收，
并通过一个被称为 MSI(Message Signaled Interrupt，
基于通信信号的中断控制 )的轮询方法来管理中断请求、电源管理请求和复位请求等系统信息。
47
PCI-Express的设计标准是 — 完全连续的 I/0结构 (串行 I/0互联 );速度可望超过 lOGB/S；点对点的连接；低针数接口。
PCI-Express是对现有总线技术的一次突破，依照内部独立数据传输通道的数量，可以被 PCI-Express可以被配置成 x1,x2,x4,x8,xl6,x32甚至于更高，目前 PCI-
Express最高规格为 x32。
在 xl规格下的数据传输带宽为 3l2.5MB/S；
在 x32规格下的数据传输带宽为 10GB/S；
PCI-Express总线将首先在服务器领域得到应用和普及。
48
9.4 RS-232C串行通信总线
DTE与 DCE
RS-232接口信号
9.4 RS-232C串行通信总线
9.4.1DTE与 DCE
50
DTE(Data Terminal Equipment)数据终端设备由数据发送器 /接收器 /收发器组成。在串行通信系统中，
既是 2进制信号的数据源，又是 2进制信号的接收目的地。
DCE(Data Communication Equipment)
在串行通信系统中,DTE与通信线路之间的信号匹配器。
是在 DTE与通信线路之间提供通信连接的建立、维持和终止等功能的设备并执行信号变换与编码。
在串行通信中 DTE一般是 Computer
DCE一般是 MODEM
DTE与 DCE之间传输 ∶
数据信号,0”或,1”
控制应答信号“接通”或“断开”。
9.4.2 RS-232接口信号
RS-232C为“负逻辑”
规定,数据,0”为 +3~+15V space 空号数据,1”为 -3 ~ -15V mark 传号控制线接通为 +3 ~ +15V
控制线断开为 -3 ~ -15V
在计算机与 MODEM之间必须实现电平转换。发送时用集成发送器 MC1488/75150；接收时用集成接收器
MC1489/75154
实现电平转换前者由 TTL电平 RS232C电平后者由 RS232C电平 TTL电平
RS232C标准规定使用 DB-25插头座。
52
引脚号 名称 代号（ CCITT） 其它表示方法 方向
1 保护地 （ 屏蔽 ） AA(101)
2 发送数据 BA(103) TD,SD T→M
3 接收数据 BB(104) RD T←M
4 请求数据 CA(105) RS,RTS T→M
5 允许发送 CB（ 106） CS,CTS T←M
6 DCE就绪 CC（ 107） DSR,MR（ MODEM就绪 ） T←M
7 信号地（公共回路） AB（ 102）
8 接收线路信号检测器 CF（ 109） RLSD,DCD（载波检测） T←M
9 测试预留 +V（ +10VDC）
10 测试预留 -V（ -10VDC）
11 未定义
12 第二接收线路 信号检测器 SCF（ 122） T←M
53
13 第二允许发送 SCB（ 121） T←M
14 第二发送数据 SBA （ 118 ） NS（ 重新同步 ） T→M
15 发送器信号元定时 DB （ 114） SCT（ 串行时钟接收 ）DCT（ 分频时钟接收 ） T←M
16 第二接收数据 SBB （ 119 ） T←M
17 接收器信号元定时 DD （ 115） SCR（ 串行时钟接收 ）DCR（ 分频时钟接收 ） T←M
18 未定义
19 第二请求发送 SCA（ 102） T→M
20 DTE就绪 CD（ 108.2 ） DTR T→M
21 信号质量检测 CG（ 110） SQ T←M
22 振铃检测 CE（ 125） RI T←M
23 数据速率选择 CH（ 111）CI（ 112） SS（ 数据速率选择 ） T←MT→M
24 发送器信号元定时 DA（ 113） SCTE（向外提供串行发送时钟） T→M
25 未定义
25条信号线基本信号线
2 TxD 4 RTS# 请求发送
3 RxD 5 CTS# 清除发送
7 SG 6 DSR# DCE准备好
20 DTR# DTE准备好
