2009-8-20 1
第 8章 存储器和可编程逻辑器件简介
8.1.3 存储器的应用
1,存储器容量的扩展
8.1.1 随机存取存储器（ RAM）
8.1 半导体存储器 结束放映
2009-8-20 2
复习
A/D转换的 步骤？
取样定理？
量化误差是不可避免的吗？如何减小量化误差？
2009-8-20 3
第 8章 存储器和可编程逻辑器件简介本章内容：
随机存取存储器 RAM和只读存储器 ROM的结构、
工作原理及存储器 容量扩展 的方法；
可编程阵列逻辑 PAL,通用阵列 GAL的结构与特点；
CPLD和 FPGA的结构特点；
可编程逻辑器件的开发与应用技术。
2009-8-20 4
8.1 半导体存储器数字系统中用于存储大量二进制信息的器件是存储器。
穿孔卡片 → 纸带 → 磁芯存储器 → 半导体存储器半导体存储器的优点：容量大、体积小、功耗低、存取速度快、使用寿命长等。
半导体存储器按照内部信息的存取方式不同分为两大类：
1、只读存储器 ROM。用于存放永久性的、不变的数据。
2、随机存取存储器 RAM。用于存放一些临时性的数据或中间结果，需要经常改变存储内容。
2009-8-20 5
8.1.1 随机存取存储器（ RAM）
随机存取存储器又叫随机读 /写存储器，简称
RAM，指的是可以从任意选定的单元读出数据，或将数据写入任意选定的存储单元。
优点：读写方便，使用灵活。
缺点：掉电丢失信息。
分类,SRAM （静态随机存取存储器）
DRAM （动态随机存取存储器）
2009-8-20 6
1,RAM的结构和读写原理
（ 1） RAM 的结构框图图 8-1 RAM 的结构框图I/O端画 双箭 是因为数据即可由此端口读出，也可写入
2009-8-20 7
① 存储矩阵共有 28（＝ 256） 行 × 24（＝ 16） 列共 212（＝
4096） 个信息单元（即字）
每个信息单元有 k位二进制数（ 1或 0）
存储器中存储单元的数量称为 存储容量 （＝字数
× 位数 k）。
2009-8-20 8
② 地址译码器行 地址译码器：输入 8位行地址码，输出 256条行选择线（用 x表示）
列 地址译码器：输入 4位列地址码，输出 16条列选择线（用 Y表示）
2009-8-20 9
③ 读写控制电路当 R/W =0时，进行 写入 (Write)数据操作。
当 R/W =1时，进行 读出 (Read)数据操作。
2009-8-20 10
图 8-2 RAM存储矩阵的示意图
2564（ 256个字，每个字 4位） RAM存储矩阵的示意图。
如果 X0＝ Y0＝ 1，则选中第一个信息单元的 4个存储单元，可以对这 4个存储单元进行读出或写入。
2009-8-20 11
（ 2） RAM 的读写原理
（ 以图 8－ 1为例 ）
当 CS=０ 时,RAM被选中工作。
若
A11A10A9A8A7A6A5A4A3A2A1A0=000000000000
表示选中列地址为 A11A10A9A8=0000、行地址为
A7A6A5A4A3A2A1A0=00000000的存储单元。
此时只有 X0和 Y0为有效，则选中第一个信息单元的 k个存储单元，可以对这 k个存储单元进行读出或写入。
2009-8-20 12
若此时 R/W＝ 1,则执行 读 操作,将所选存储单元中的数据送到 I/O端上 。
若此时 R/W=0时，进行 写 入数据操作。
当 CS=1时，不能对 RAM进行读写操作，所有端均为 高阻态 。
2009-8-20 13
（ 3） RAM的存储单元按工作原理分为：
静态存储单元,利用基本 RS触发器存储信息。
保存的信息不易丢失。
动态存储单元,利用 MOS的栅极电容来存储信息。由于电容的容量很小，以及漏电流的存在，为了保持信息，必须定时给电容充电，通常称为 刷新 。
2009-8-20 14
2,静态读写存储器 （ SRAM） 集成电路 6264简介采用 CMOS工艺制成,
存储容量为 8K× 8位,典型存取时间为 100ns,电源电压
＋ 5V,工作电流 40mA,维持电压为 2V,维持电流为
2μA。
8K=213,有 13条地址线
A0~A12；
每字有 ８ 位,有 ８ 条数据线 I/O0～ I/O7；
图 8-3 6264引脚图四条控制线
2009-8-20 15
表 8-１ 6264的工作方式表
3,Intel2114A是 1 K字 × 4位 SRAM，它是双列直插
18脚封装器件，采用 5V供电，与 TTL电平完全兼容。
4,Intel 2116是 16 K× 1位动态存储器（ DRAM），
是典型的单管动态存储芯片。它是双列直插 16脚封装器件，采用 +12V和 ± 5V三组电源供电，其逻辑电平与 TTL兼容。
2009-8-20 16
8.1.3 存储器的应用
1,存储器容量的扩展存储器的容量：字数 × 位数
⑴ 位扩展 （ 即字长扩展 ）,将多片存储器经适当的连接,组成位数增多,字数不变的存储器 。
方法：用同一地址信号控制 n个相同字数的 RAM。
2009-8-20 17
例：将 256× 1的 RAM扩展为 256× 8的 RAM。
将 8块 256× 1的 RAM的所有地址线和 CS（ 片选线 ）
分别对应并接在一起,而每一片的位输出作为整个
RAM输出的一位 。
2009-8-20 18
256× 8RAM需 256× 1RAM的芯片数为：
8
1256
8256?
一片存储容量总存储容量N
图 8-10 RAM位扩展将 256× 1的 RAM扩展为 256× 8的 RAM
2009-8-20 19
⑵ 字扩展将多片存储器经适当的连接,组成字数更多,
而位数不变的存储器 。
例：由 1024× 8的 RAM扩展为 4096× 8的 RAM。
共需四片 1024× 8的 RAM芯片 。
1024× 8的 RAM有 10根地址输入线 A9～ A0。
4096× 8的 RAM有 12根地址输入线 A11～ A0。
选用 2线 -4线译码器,将输入接高位地址 A11、
A10,输出分别控制四片 RAM的片选端 。
2009-8-20 20图 8-11 RAM字扩展由 1024× 8的 RAM扩展为 4096× 8的 RAM
2009-8-20 21
(3) 字位扩展例：将 1024× 4的 RAM扩展为 2048× 8 RAM。
位扩展需 2片芯片,字扩展需 2片芯片,共需 4片芯片 。
字扩展只增加一条地址输入线 A10,可用一反相器便能实现对两片 RAM片选端的控制 。
字扩展是对存储器输入端口的扩展,
位扩展是对存储器输出端口的扩展 。
2009-8-20 22
图 8-12 RAM的字位扩展将 1024× 4的 RAM扩展为 2048× 8 RAM
2009-8-20 23
作业题
8-4
第 8章 存储器和可编程逻辑器件简介
8.1.3 存储器的应用
1,存储器容量的扩展
8.1.1 随机存取存储器（ RAM）
8.1 半导体存储器 结束放映
2009-8-20 2
复习
A/D转换的 步骤？
取样定理？
量化误差是不可避免的吗？如何减小量化误差？
2009-8-20 3
第 8章 存储器和可编程逻辑器件简介本章内容：
随机存取存储器 RAM和只读存储器 ROM的结构、
工作原理及存储器 容量扩展 的方法；
可编程阵列逻辑 PAL,通用阵列 GAL的结构与特点；
CPLD和 FPGA的结构特点；
可编程逻辑器件的开发与应用技术。
2009-8-20 4
8.1 半导体存储器数字系统中用于存储大量二进制信息的器件是存储器。
穿孔卡片 → 纸带 → 磁芯存储器 → 半导体存储器半导体存储器的优点：容量大、体积小、功耗低、存取速度快、使用寿命长等。
半导体存储器按照内部信息的存取方式不同分为两大类：
1、只读存储器 ROM。用于存放永久性的、不变的数据。
2、随机存取存储器 RAM。用于存放一些临时性的数据或中间结果，需要经常改变存储内容。
2009-8-20 5
8.1.1 随机存取存储器（ RAM）
随机存取存储器又叫随机读 /写存储器，简称
RAM，指的是可以从任意选定的单元读出数据，或将数据写入任意选定的存储单元。
优点：读写方便，使用灵活。
缺点：掉电丢失信息。
分类,SRAM （静态随机存取存储器）
DRAM （动态随机存取存储器）
2009-8-20 6
1,RAM的结构和读写原理
（ 1） RAM 的结构框图图 8-1 RAM 的结构框图I/O端画 双箭 是因为数据即可由此端口读出，也可写入
2009-8-20 7
① 存储矩阵共有 28（＝ 256） 行 × 24（＝ 16） 列共 212（＝
4096） 个信息单元（即字）
每个信息单元有 k位二进制数（ 1或 0）
存储器中存储单元的数量称为 存储容量 （＝字数
× 位数 k）。
2009-8-20 8
② 地址译码器行 地址译码器：输入 8位行地址码，输出 256条行选择线（用 x表示）
列 地址译码器：输入 4位列地址码，输出 16条列选择线（用 Y表示）
2009-8-20 9
③ 读写控制电路当 R/W =0时，进行 写入 (Write)数据操作。
当 R/W =1时，进行 读出 (Read)数据操作。
2009-8-20 10
图 8-2 RAM存储矩阵的示意图
2564（ 256个字，每个字 4位） RAM存储矩阵的示意图。
如果 X0＝ Y0＝ 1，则选中第一个信息单元的 4个存储单元，可以对这 4个存储单元进行读出或写入。
2009-8-20 11
（ 2） RAM 的读写原理
（ 以图 8－ 1为例 ）
当 CS=０ 时,RAM被选中工作。
若
A11A10A9A8A7A6A5A4A3A2A1A0=000000000000
表示选中列地址为 A11A10A9A8=0000、行地址为
A7A6A5A4A3A2A1A0=00000000的存储单元。
此时只有 X0和 Y0为有效，则选中第一个信息单元的 k个存储单元，可以对这 k个存储单元进行读出或写入。
2009-8-20 12
若此时 R/W＝ 1,则执行 读 操作,将所选存储单元中的数据送到 I/O端上 。
若此时 R/W=0时，进行 写 入数据操作。
当 CS=1时，不能对 RAM进行读写操作，所有端均为 高阻态 。
2009-8-20 13
（ 3） RAM的存储单元按工作原理分为：
静态存储单元,利用基本 RS触发器存储信息。
保存的信息不易丢失。
动态存储单元,利用 MOS的栅极电容来存储信息。由于电容的容量很小，以及漏电流的存在，为了保持信息，必须定时给电容充电，通常称为 刷新 。
2009-8-20 14
2,静态读写存储器 （ SRAM） 集成电路 6264简介采用 CMOS工艺制成,
存储容量为 8K× 8位,典型存取时间为 100ns,电源电压
＋ 5V,工作电流 40mA,维持电压为 2V,维持电流为
2μA。
8K=213,有 13条地址线
A0~A12；
每字有 ８ 位,有 ８ 条数据线 I/O0～ I/O7；
图 8-3 6264引脚图四条控制线
2009-8-20 15
表 8-１ 6264的工作方式表
3,Intel2114A是 1 K字 × 4位 SRAM，它是双列直插
18脚封装器件，采用 5V供电，与 TTL电平完全兼容。
4,Intel 2116是 16 K× 1位动态存储器（ DRAM），
是典型的单管动态存储芯片。它是双列直插 16脚封装器件，采用 +12V和 ± 5V三组电源供电，其逻辑电平与 TTL兼容。
2009-8-20 16
8.1.3 存储器的应用
1,存储器容量的扩展存储器的容量：字数 × 位数
⑴ 位扩展 （ 即字长扩展 ）,将多片存储器经适当的连接,组成位数增多,字数不变的存储器 。
方法：用同一地址信号控制 n个相同字数的 RAM。
2009-8-20 17
例：将 256× 1的 RAM扩展为 256× 8的 RAM。
将 8块 256× 1的 RAM的所有地址线和 CS（ 片选线 ）
分别对应并接在一起,而每一片的位输出作为整个
RAM输出的一位 。
2009-8-20 18
256× 8RAM需 256× 1RAM的芯片数为：
8
1256
8256?
一片存储容量总存储容量N
图 8-10 RAM位扩展将 256× 1的 RAM扩展为 256× 8的 RAM
2009-8-20 19
⑵ 字扩展将多片存储器经适当的连接,组成字数更多,
而位数不变的存储器 。
例：由 1024× 8的 RAM扩展为 4096× 8的 RAM。
共需四片 1024× 8的 RAM芯片 。
1024× 8的 RAM有 10根地址输入线 A9～ A0。
4096× 8的 RAM有 12根地址输入线 A11～ A0。
选用 2线 -4线译码器,将输入接高位地址 A11、
A10,输出分别控制四片 RAM的片选端 。
2009-8-20 20图 8-11 RAM字扩展由 1024× 8的 RAM扩展为 4096× 8的 RAM
2009-8-20 21
(3) 字位扩展例：将 1024× 4的 RAM扩展为 2048× 8 RAM。
位扩展需 2片芯片,字扩展需 2片芯片,共需 4片芯片 。
字扩展只增加一条地址输入线 A10,可用一反相器便能实现对两片 RAM片选端的控制 。
字扩展是对存储器输入端口的扩展,
位扩展是对存储器输出端口的扩展 。
2009-8-20 22
图 8-12 RAM的字位扩展将 1024× 4的 RAM扩展为 2048× 8 RAM
2009-8-20 23
作业题
8-4
