制作：张利霞
监制：张利霞
实验一认识实验
一、实验目的
1、掌握双踪示波器和方波发
生器的使用方法。
2、掌握脉冲波形的测量。
3、分析 RC微分、积分电路输
出波形与时间常数输入方波频
率关系。
要点,必须正确使用方波发生
器。
难点,利用示波器观察到正确
的微积分波形。
? 复习与重点
二、实验设备
万用表
示波器
方波发生器
RC电路板
实验原理
数字信号的特点
数字信号在时间上和数值上均是离散的 。
数字信号在电路中常表现为突变的电压或电流 。
图 1.1.1 典型的数字信号
V
t
( V )
( m s )
5
0
10 20 30 40 50
有两种逻辑体制：
正逻辑体制 规定：高电平为逻辑 1,低电平为逻辑 0。
负逻辑体制 规定：低电平为逻辑 1,高电平为逻辑 0。
如果采用正逻辑, 图 1.1.1所示的数字电压信号就成为下图所示逻
辑信号 。
正逻辑与负逻辑
数字信号是一种二值信号，用两个电平（高电平
和低电平）分别来表示两个逻辑值（逻辑 1和逻辑 0）。
逻辑0
逻辑1
逻辑0
逻辑1
逻辑0
数字信号的主要参数
一个理想的周期性数字信号, 可用以下几个参数来描绘：
Vm——信号幅度 。
T——信号的重复周期 。
tW——脉冲宽度 。
q——占空比 。 其定义为：
%1 0 0( % ) W ?? Ttq
V
t ( m s )0
V
m
wt
T
下 图所示为三个周期相同（ T=20ms），但幅度、脉冲宽度及占
空比各不相同的数字信号。
V
t
( V )
( m s )
5
0
10 20 30 40 50
V
t
( V )
( m s )0
10 20 30 40 50
V
t
( V )
( m s )0
10 20 30 40 50
3.6
10
( a )
( b)
( c )
三、实验内容及步骤
实验操作
? 按图接好线输入端接入方波信号，记录
此时的幅度和周期。用示波器观察对应
此波形下输出波形的幅度与周期。用万
用表测量可便电阻的阻值。计算 RC电路
的时间常数列表记录各物理量及波形关
系。 （积分自己完成）
观察波形填表
? 积分 微分
输入 输入
输出 输出
R R
C C
实验小结
1．数字信号在时间上和数值上均是离散的。
2．数字电路中用高电平和低电平分别来表示逻辑 1和逻辑 0，它和二
进制数中的 0和 1正好对应。因此，数字系统中常用二进制数来表
示数据。
3,常用 BCD码有 8421码, 242l码, 542l码, 余 3码等, 其中 842l码使
用最广泛 。
4,在数字电路中, 半导体二极管, 三极管一般都工作在开关状态,
即工作于导通 （ 饱和 ） 和截止两个对立的状态, 来表示逻辑 1和
逻辑 0。 影响它们开关特性的主要因素是管子内部电荷存储和消
散的时间 。
5,逻辑运算中的三种基本运算是与, 或, 非运算 。
6,描述逻辑关系的函数称为逻辑函 。 逻辑函数中的变量和函数值都
只能取 0或 1两个值 。
7,常用的逻辑函数表示方法有真值表, 函数表达式, 逻辑图等,
它们之间可以任意地相互转换 。
实验 2 集成逻辑门电路
一、实验目的
1．熟悉集成集成逻辑门电路逻辑的功能及
应用。
2,掌握集成电路的应用及测试方法 。
二、实验设备
1、逻辑教学仪
2、集成电路 74LS00,74LS86，
74S64
三、实验内容及步骤
1,74LS20引脚图
连线原理图
输入 输出
D C B A Y
0 0 0 0 1
0 0 0 1 1
0 0 1 0 1
0 1 1 0 1
1 1 1 1 0
多余输入端的处理
? 与非门多余输入端的处理 或非门多余输入端的处理
V
&
CC
B
A
&
A
B
（a ） （b ）
≥1A
B
B
A
（a ） （b ）
≥1
表二
?
输入端及其状态 输出
A B C D J K E F G H I
1 1 1 1 0 0 0 0 0 0 0
1 1 1 1 0 1 0 0 0 0 0
0 0 0 0 1 1 0 0 0 0 0
0 0 0 0 1 1 0 0 0 0 0
0 0 0 1 0 0 0 0 0 0 0
0 0 0 1 1 0 0 0 0 0 0
2,74S64引脚图
?
1
10
6
8
53 72 4
9
GND
12
Vcc
14 13 11
1A 1B 1Y 2A 2B 2Y
3Y3A3B4Y4A4B
& &
& &
74LS00引脚排列图
3,74LS00引脚图
测试电路逻辑功能
?
输入 输出
B A Z
0 0
0 1
1 0
1 1
输入 输出
B A 预习 Z Z
0 0
0 1
1 0
1 1
四、实验报告
? 1．画出实验电路，作出实测功能表。
2．整理数据，写出实验报告。
? 3。预习组合电路实验。
实验 3 组合电路实验
一、实验目的
1．熟悉集成集成电路分析方法。
2,验证半加器和全加器的逻辑功能 。
二、实验设备
? 1、逻辑教学仪
? 2、集成电路 74LS00,74LS86,74S64
三、实验内容及步骤
1,74LS00引脚图
1
10
6
8
53 72 4
9
GND
12
Vcc
14 13 11
1A 1B 1Y 2A 2B 2Y
3Y3A3B4Y4A4B
& &
& &
74LS00引脚排列图
2、完成半加器测试填表
加法器
加法器的基本概念及工作原理
加法器 ——实现两个二进制数的加法运算
1,半加器 ——只能进行本位加数, 被加数的加法运算而不考虑低位进位 。
列出半加器的真值表：
BABABAS ????
ABC ?
画出逻辑电路图。
由真值表直接写出表达式,
A
B
C
S
&
=1
如果想用与非门组成半加器，则将上式用代数法变换成与非形式：
由此画出用与非门组成的半加器。
ABBABABABBAABBAABABABABAS ?????????????? )()(
ABBABA ???? ABABC ??
&
&
&
&
&
A
B
S
C
A
B
S
C
∑
CO
2．全加器 ——能 同时进行本位数和相邻低位的进位信号的加法运算。
由真值表直接写出逻辑表达式, 再经代数法化简和转换得：
1iii1iii1iii1iiii ???? ???? CBACBACBACBAS
1iii1iii1iii )()( ??? ??????? CBACBACBA
1iii1iii1iii1iiii ???? ???? CBACBACBACBAC
1i-iiii )C( ???? BABA
根据逻辑表达式画出全加器的逻辑电路图：
∑
CO
A
B
i
i
i - 1C C i
S i
CI
=1
=1
A
B
S
Ci
i
i
iC i - 1
&
≥1
?iS 1iii ??? CBA
?iC 1i-iiii )C( ??? BABA
实验小结
1,常用的中规模组合逻辑器件包括编码器, 译码器, 数据
选择器, 数值比较器, 加法器等 。
2,上述组合逻辑器件除了具有其基本功能外, 还可用来设
计组合逻辑电路 。 应用中规模组合逻辑器件进行组合逻
辑电路设计的一般原则是：使用 MSI芯片的个数和品种型
号最少, 芯片之间的连线最少
3,用 MSI芯片设计组合逻辑电路最简单和最常用的方法是,
用数据选择器设计多输入, 单输出的逻辑函数；用二进
制译码器设计多输入, 多输出的逻辑函数 。
表 3-1
输入 输出
A B Z Y
0 0
0 1
1 0
1 1
3、完成全加器测试填表
74LS86引脚图 74S64引脚图
输入 输出
A B CI-1 S CI
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
第五章 触发器
5.1 基本触发器
一, 基本 RS触发器
1,用与非门组成的基本 RS触发器
（ 1） 电路结构,由门电路组成的, 它与组合逻辑电路的根本区别在于, 电
路中有反馈线, 即门电路的输入, 输出端交叉耦合 。
& &G G
1 2
R S
QQ
R S
QQ
触发器有两个互补的输出端，
（ 2）逻辑功能
& &G G
1 2
R S
QQ
2．用或非门组成的基本 RS触发器
这种触发器的触发信号是高电平有效, 因此在逻辑符号的输入端处没有
小圆圈 。
G G
1 2
RS
QQ
≥1 ≥1
R S
QQ
二,同步 RS触发器
给触发器加一个时钟控制端 CP,只有在 CP端上出现时钟脉冲时, 触发
器的状态才能变化 。 这种触发器称为 同步触发器 。
1,同步 RS触发器的电路结构
& &
CP
3
G G
& &G G
1 2
QQ
SR
QQ
1S1R C1
CP
2．逻辑功能
当 CP＝ 0时, 控制门 G3,G4关闭, 触发器的状态保持不变 。
当 CP＝ 1时, G3,G4打开, 其输出状态由 R,S端的输入信号决定
同步 RS触发器的状态转换分别由 R,S和 CP控制, 其中, R,S控制
状态转换的方向； CP控制状态转换的时刻 。
& &
CP
3
G G
& &G G
1 2
QQ
SR
5.4 集成触发器
一, 集成触发器举例
1,TTL主从 JK触发器 74LS72
特点：（ 1）有 3个 J端和 3个 K端，它们之间是与逻辑关系。
（ 2）带有直接置 0端 RD和直接置 1端 SD,都为低电平有效，不用时应接高电平。
（ 3）为主从型结构,CP下跳沿触发。
Q Q
1J1K
C1 SR & &
41 2 3 5 6 7
891011121314
NC
┌┌
R
D J 1 J 2 J 3 Q GND
QK 1K 2K 3CPDSV c c
74L S 72
2 1
CP
D
KR J
1
JK
3
S
2 3
JKD
2,高速 CMOS边沿 D触发器 74HC74
特点,（ 1） 单输入端的双 D触发器 。
（ 2） 它们都带有直接置 0端 RD和直接置 1端 SD,为低电平有效 。
（ 3） 为 CMOS边沿 触发器, CP上升沿触发 。
2S 2D
D 2CP D2R
1S 1D
D 1CP D1R
C1
∧1DS R
41 2 3 5 6 7
891011121314
1 GND
V c c
7 4 H C 7 4
R
D 1D 1CP D1S 1Q 1Q
2Q2Q2S D2CP2DD2R
2Q 1Q2Q 1Q
基本触发器的特点总结：
（ 1）有两个互补的输出端，有两个稳定的状态。
（ 2）有复位（ Q=0）、置位（ Q=1）、保持原状态三种功能。
（ 3） R为复位输入端,S为置位输入端，可以是低电平有效，
也可以是高电平有效，取决于触发器的结构。
（ 4）由于反馈线的存在，无论是复位还是置位，有效信号只
需要作用很短的一段时间，即, 一触即发, 。
实验小结
1,触发器有两个基本性质,（ 1） 在一定条件下, 触发器可维持在两种稳
定状态 （ 0或 1状态 ） 之一而保持不变； （ 2） 在一定的外加信号作用下,
触发器可从一个稳定状态转变到另一个稳定状态 。
2,描写触发器逻辑功能的方法主要有特性表, 特性方程, 驱动表, 状态
转换图和波形图 (又称时序图 )等 。
3,按照结构不同, 触发器可分为：
(1) 基本 RS触发器, 为电平触发方式 。
(2) 同步触发器, 为脉冲触发方式 。
(3) 主从触发器, 为脉冲触发方式 。
(4) 边沿触发器, 为边沿触发方式 。
4,根据逻辑功能的不同, 触发器可分为：
(1) RS触发器 (2) JK触发器
(3) D触发器 (4) T触发器 （ T’触发器 ）
5,同一电路结构的触发器可以做成不同的逻辑功能；同一逻辑功能的触
发器可以用不同的电路结构来实现 。
6,利用特性方程可实现不同功能触发器间逻辑功能的相互转换 。
3,集成二进制计数器举例
（ 1） 4位二进制同步加法计数器 74161
R
C1
& &
Q
∧
1J 1K
& &
≥1
3
Q
&
Q
&R
C1
∧
1J 1K
& &
≥1
2
Q
&
Q
&R
C1
∧
1J 1K
& &
≥1
1
Q
&
Q
&R
C1
∧
1J 1K
& &
≥1
0
Q
0
D
1
&
& & &
&
1
EPET
1
1
D
2
D
3
D
CP
LD RD
R C O
① 异步清零 。
? 74161具有以下功能：
③ 计数 。
② 同步并行预置数 。
RCO为进位输出端 。
④ 保持 。
41 2 3 5 6 7
1516
CP D
0
D
1
D
2
GND
Q
3
Q
2
Q
1
V c c
74161
8
910111214 13
R
D
3
D
D
L
EP
ETQ 0RC O
Q
CP
Q
0
Q
2
1
Q
3
LD
RD
D
D
0
D
2
1
D
3
EP
ET
R C O
12 13 14 15 0 1 20
清零
异步 同步
置数
加法计数 保持
三, 集成计数器的应用
（ 1） 同步级联 。
例：用两片 4位二进制加法计数器 74161采用同步级联方式构成的 8位
二进制同步加法计数器, 模为 16× 16=256。
1．计数器的级联
3
Q
2
Q
ET
CP
0D1D2D3D
RC O
1
Q
0
Q
741 61( 1)
∧
EP
R
D D
L
D
1
3 D D
3
D
CP
Q Q
0
∧
0
RC O
741 61( 2)
L
2
1
ET
Q
D
Q
R 2D
EP
1
1
1
计数脉冲
清零脉冲
013 2
Q Q Q Q
457 6
Q Q Q Q
（ 2） 异步级联
例：用两片 74191采用异步级联方式构成 8位二进制
异步可逆计数器 。
LD
3
Q
2
Q
D / U
EN
CP
0D1D2D3D
RC O
M A X / M I N
1
Q
0
Q
74191( 2)
∧
LD
3
Q
2
Q
D / U
EN
CP
0D1D2D3D
RC O
M A X / M I N
1
Q
0
Q
74191( 1)
∧
计数脉冲
D / U
EN
L
013 2
Q Q Q QQ
6
Q
7
Q
4
Q
5
D
二, 实验设备
1,示波器,cs-1022。
2,万用表 。
3,数字实验箱
1,计数器 74LS161
74LS161是功能较强的 TTL集成计数器, 具有二进制, 十进
制加／减及预置数功能 。 实验中应特别注意：输入脉冲幅度
不能高于电源电压；不用的输入端不能悬空, 必须按要求接
地或接 +5V。
三, 实验器件：
P
5
Ld
D0
14 13
Q0
D3
16
C0
3 8
Cr CP
7
VCC
2
GND
6
11
4
T
15 10
74LS161
Q1
12 9
Q2 Q3
四位二进制计数器
1
D1 D2
清零 预置 使能 时钟 预置数据输入 输出 工作模式
RD LD EP ET CP D3 D2 D1 D0 Q3 Q2 Q1 Q0
0
1
1
1
1
×
0
1
1
1
× ×
× ×
0 ×
× 0
1 1
×
↑
×
×
↑
× × × ×
d3 d2 d1 d0
× × × ×
× × × ×
× × × ×
0 0 0 0
d3 d2 d1 d0
保 持
保 持
计 数
异步清零
同步置数
数据保持
数据保持
加法计数
2,译码器 74LS47
74LS47是 BCD— 七段译码带输出驱动器的译码器,是与 七
段共阳极数码管配套使用的译码器, 管脚排列如下图 。
16
2
V CC
14
B G N D
4
13
f
12 11
e
D
B CD 码七段译码器
1
A
10
B I / RB O
b
7
9
c
6
15
3
LT
5
a
8
C
dg
R BI
7 44 7
三、实验内容与步骤：
1,二进制递增计数器
（ 1） 按右图接线 （ 注意红色
的线与器件已接好 ） 。
（ 2） 74LS161的 P,T,Cr,
Ld端接 输入, CP端接计数脉冲 。
（ 3） 输入单次脉冲, 用万用
表测量各个 Q端的电压, 对照
表检查计数器的状态转换规律 。
LD
+5V
CP 7
16
V+
74LS47
ca
Q2
3
a
B
c
Q1 Q0
6 9
f
27
8
74LS161
e
CP
1
f
gd
A
P
4
8
b e
D
T
gd
C
GND
VCC
16
VCC
10
9
GND
2
b
Q3
计数脉冲 进位输出 CO Q3 Q2 Q1 Q0 显示字码
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
1
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
0 0 0 0
2,十进制递增计数器
（ 1） 将 74LS161的 B/D端接地,
U/D端接 +5V。
（ 2） 在 CP端输入单次脉冲,
观察数码管显示 。
（ 3） 在 CP端输入 1KHz连续脉
冲, 用 示 波 器 观 察 并 记 录
CC4029各 Q端波形 。
B/DU/D
+5V
CP 5
16
V+
74LS47
ca
Q2
3
a
B
c
Q1 Q0
6 9
9
f
27
8
74LS161
e
CP
1
10
f
gd
A
PE
4
8
b e
D
CI
gd
C
GND
VCC
16
VCC
10
1
GND
15
b
Q3
用 74LS161同步四位二进制加法计数器构成的计数电路如图，试分析说
明为几进制计数。
CP RD LD P T 工作状态
? 0 ? ? ? 清零
1 0 ? ? 预置数
? 1 1 0 1 保持 (包括 C的状态 )
? 1 1 ? 0 保持
1 1 1 1 计数
74LS161功能表
1
C
P
T
CP
Q3 Q2 Q1 Q0
D3 D2 D1 D0
LD
RD
1 1
74LS161
1
1
五、实验报告
1．画出实验电路，作出计数器实测功能表。
2．绘出实测的二进制递增、十进制递增计数器的工作
波形。
六、思考题（写在实验报告中）
1．怎样用 74LS161组成十二进制或六进制计数器？
2．试画出两位十进制计数、译码、显示电路接线图 。
实验 6 555定时器的应用
一、实验目的
1．掌握用 555定时器构成的几种基本脉冲电路的
方法，并验证其功能。
2．学习脉冲形成与整形电路的调试方法。
3．进一步熟悉用示波器测量方波信号周期及脉宽
的方法。
二, 实验设备
1,示波器,cs-1022。
2．数字万用表。
3．数字实验箱
1,用 555定时器构成多谐振荡器
三, 实验内容及步骤：
（ 1） 按图接线 。 用示波器
观察 Vo及 VC端的波形及相
位关系, 并记录下来 。
Vo
+5V
220
1
2
1u
2K
1
2
1K
1
2
4 87
6
2 1
5
3555
1R
wR
2R
C
VC555
5
Vo Rd
8 67
1 2
GND
3 4
Vi1VoVcc
Vi2
' Vic
数字实验箱面板图
（ 2） 测量振荡频率的范围：调 RW测量振荡周期 Tmin,Tmax
,并计算相应的 ?min和 ?max。
2/3VCC
1/3VCC
0
vc
t
vo
0 t
T
T1 T2
将示波器扫速开关, T/cm”上的微调旋钮旋置, 校准, 位置, 此时,
,T/cm”的指示值即为屏幕上横向每格代表的时间, 再观察被测波形一个
周期在屏幕水平轴上占据的格数, 即可得信号周期 T,T=T/cm× 格数
Vo
+ 5V
2 20
1
2
1u
1K
1
2
2K
1
2
4 8
7
6
1
5
3
5 5 5
1R
wR
2R
C
V
C
理论值,
T=0.7(R1+2R2)C
2,用 555定时器构成单稳态触发器
（ 1） 按图接线 。
（ 2） 在 Vi端输入幅度
=5V,并将各点波形
按时间关系记录下来
。
Vo
+ 5V
Vi
1u
2k
1
2
1
8
55 5
3
4
7
2
6
5
R
C
V
C
（ 3） 用示波器测量出输出脉宽 TW的值 。
2
O
v
3
CC
O
t
V
O
t
C
v
O
I
t
v
T
TW
Vo
+ 5V
Vi
1u
2k
1
2
1
8
55 5
3
4
7
2
6
5
R
C
V
C
CRtW 1.1?
理论值：
方法同测周期 。
四、实验报告
1．整理实验数据及结果，绘出实测波形图。
2．将实测值与理论值比较，分析误差原因。
五、思考题（写在实验报告中）
1．怎样在单稳电路中加一窄脉冲形成电路，使其能处
理宽脉冲触发信号？
2．试改接电路，使其成为占空比可调的振荡器。
监制：张利霞
实验一认识实验
一、实验目的
1、掌握双踪示波器和方波发
生器的使用方法。
2、掌握脉冲波形的测量。
3、分析 RC微分、积分电路输
出波形与时间常数输入方波频
率关系。
要点,必须正确使用方波发生
器。
难点,利用示波器观察到正确
的微积分波形。
? 复习与重点
二、实验设备
万用表
示波器
方波发生器
RC电路板
实验原理
数字信号的特点
数字信号在时间上和数值上均是离散的 。
数字信号在电路中常表现为突变的电压或电流 。
图 1.1.1 典型的数字信号
V
t
( V )
( m s )
5
0
10 20 30 40 50
有两种逻辑体制：
正逻辑体制 规定：高电平为逻辑 1,低电平为逻辑 0。
负逻辑体制 规定：低电平为逻辑 1,高电平为逻辑 0。
如果采用正逻辑, 图 1.1.1所示的数字电压信号就成为下图所示逻
辑信号 。
正逻辑与负逻辑
数字信号是一种二值信号，用两个电平（高电平
和低电平）分别来表示两个逻辑值（逻辑 1和逻辑 0）。
逻辑0
逻辑1
逻辑0
逻辑1
逻辑0
数字信号的主要参数
一个理想的周期性数字信号, 可用以下几个参数来描绘：
Vm——信号幅度 。
T——信号的重复周期 。
tW——脉冲宽度 。
q——占空比 。 其定义为：
%1 0 0( % ) W ?? Ttq
V
t ( m s )0
V
m
wt
T
下 图所示为三个周期相同（ T=20ms），但幅度、脉冲宽度及占
空比各不相同的数字信号。
V
t
( V )
( m s )
5
0
10 20 30 40 50
V
t
( V )
( m s )0
10 20 30 40 50
V
t
( V )
( m s )0
10 20 30 40 50
3.6
10
( a )
( b)
( c )
三、实验内容及步骤
实验操作
? 按图接好线输入端接入方波信号，记录
此时的幅度和周期。用示波器观察对应
此波形下输出波形的幅度与周期。用万
用表测量可便电阻的阻值。计算 RC电路
的时间常数列表记录各物理量及波形关
系。 （积分自己完成）
观察波形填表
? 积分 微分
输入 输入
输出 输出
R R
C C
实验小结
1．数字信号在时间上和数值上均是离散的。
2．数字电路中用高电平和低电平分别来表示逻辑 1和逻辑 0，它和二
进制数中的 0和 1正好对应。因此，数字系统中常用二进制数来表
示数据。
3,常用 BCD码有 8421码, 242l码, 542l码, 余 3码等, 其中 842l码使
用最广泛 。
4,在数字电路中, 半导体二极管, 三极管一般都工作在开关状态,
即工作于导通 （ 饱和 ） 和截止两个对立的状态, 来表示逻辑 1和
逻辑 0。 影响它们开关特性的主要因素是管子内部电荷存储和消
散的时间 。
5,逻辑运算中的三种基本运算是与, 或, 非运算 。
6,描述逻辑关系的函数称为逻辑函 。 逻辑函数中的变量和函数值都
只能取 0或 1两个值 。
7,常用的逻辑函数表示方法有真值表, 函数表达式, 逻辑图等,
它们之间可以任意地相互转换 。
实验 2 集成逻辑门电路
一、实验目的
1．熟悉集成集成逻辑门电路逻辑的功能及
应用。
2,掌握集成电路的应用及测试方法 。
二、实验设备
1、逻辑教学仪
2、集成电路 74LS00,74LS86，
74S64
三、实验内容及步骤
1,74LS20引脚图
连线原理图
输入 输出
D C B A Y
0 0 0 0 1
0 0 0 1 1
0 0 1 0 1
0 1 1 0 1
1 1 1 1 0
多余输入端的处理
? 与非门多余输入端的处理 或非门多余输入端的处理
V
&
CC
B
A
&
A
B
（a ） （b ）
≥1A
B
B
A
（a ） （b ）
≥1
表二
?
输入端及其状态 输出
A B C D J K E F G H I
1 1 1 1 0 0 0 0 0 0 0
1 1 1 1 0 1 0 0 0 0 0
0 0 0 0 1 1 0 0 0 0 0
0 0 0 0 1 1 0 0 0 0 0
0 0 0 1 0 0 0 0 0 0 0
0 0 0 1 1 0 0 0 0 0 0
2,74S64引脚图
?
1
10
6
8
53 72 4
9
GND
12
Vcc
14 13 11
1A 1B 1Y 2A 2B 2Y
3Y3A3B4Y4A4B
& &
& &
74LS00引脚排列图
3,74LS00引脚图
测试电路逻辑功能
?
输入 输出
B A Z
0 0
0 1
1 0
1 1
输入 输出
B A 预习 Z Z
0 0
0 1
1 0
1 1
四、实验报告
? 1．画出实验电路，作出实测功能表。
2．整理数据，写出实验报告。
? 3。预习组合电路实验。
实验 3 组合电路实验
一、实验目的
1．熟悉集成集成电路分析方法。
2,验证半加器和全加器的逻辑功能 。
二、实验设备
? 1、逻辑教学仪
? 2、集成电路 74LS00,74LS86,74S64
三、实验内容及步骤
1,74LS00引脚图
1
10
6
8
53 72 4
9
GND
12
Vcc
14 13 11
1A 1B 1Y 2A 2B 2Y
3Y3A3B4Y4A4B
& &
& &
74LS00引脚排列图
2、完成半加器测试填表
加法器
加法器的基本概念及工作原理
加法器 ——实现两个二进制数的加法运算
1,半加器 ——只能进行本位加数, 被加数的加法运算而不考虑低位进位 。
列出半加器的真值表：
BABABAS ????
ABC ?
画出逻辑电路图。
由真值表直接写出表达式,
A
B
C
S
&
=1
如果想用与非门组成半加器，则将上式用代数法变换成与非形式：
由此画出用与非门组成的半加器。
ABBABABABBAABBAABABABABAS ?????????????? )()(
ABBABA ???? ABABC ??
&
&
&
&
&
A
B
S
C
A
B
S
C
∑
CO
2．全加器 ——能 同时进行本位数和相邻低位的进位信号的加法运算。
由真值表直接写出逻辑表达式, 再经代数法化简和转换得：
1iii1iii1iii1iiii ???? ???? CBACBACBACBAS
1iii1iii1iii )()( ??? ??????? CBACBACBA
1iii1iii1iii1iiii ???? ???? CBACBACBACBAC
1i-iiii )C( ???? BABA
根据逻辑表达式画出全加器的逻辑电路图：
∑
CO
A
B
i
i
i - 1C C i
S i
CI
=1
=1
A
B
S
Ci
i
i
iC i - 1
&
≥1
?iS 1iii ??? CBA
?iC 1i-iiii )C( ??? BABA
实验小结
1,常用的中规模组合逻辑器件包括编码器, 译码器, 数据
选择器, 数值比较器, 加法器等 。
2,上述组合逻辑器件除了具有其基本功能外, 还可用来设
计组合逻辑电路 。 应用中规模组合逻辑器件进行组合逻
辑电路设计的一般原则是：使用 MSI芯片的个数和品种型
号最少, 芯片之间的连线最少
3,用 MSI芯片设计组合逻辑电路最简单和最常用的方法是,
用数据选择器设计多输入, 单输出的逻辑函数；用二进
制译码器设计多输入, 多输出的逻辑函数 。
表 3-1
输入 输出
A B Z Y
0 0
0 1
1 0
1 1
3、完成全加器测试填表
74LS86引脚图 74S64引脚图
输入 输出
A B CI-1 S CI
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
第五章 触发器
5.1 基本触发器
一, 基本 RS触发器
1,用与非门组成的基本 RS触发器
（ 1） 电路结构,由门电路组成的, 它与组合逻辑电路的根本区别在于, 电
路中有反馈线, 即门电路的输入, 输出端交叉耦合 。
& &G G
1 2
R S
R S
触发器有两个互补的输出端，
（ 2）逻辑功能
& &G G
1 2
R S
2．用或非门组成的基本 RS触发器
这种触发器的触发信号是高电平有效, 因此在逻辑符号的输入端处没有
小圆圈 。
G G
1 2
RS
≥1 ≥1
R S
二,同步 RS触发器
给触发器加一个时钟控制端 CP,只有在 CP端上出现时钟脉冲时, 触发
器的状态才能变化 。 这种触发器称为 同步触发器 。
1,同步 RS触发器的电路结构
& &
CP
3
G G
& &G G
1 2
SR
1S1R C1
CP
2．逻辑功能
当 CP＝ 0时, 控制门 G3,G4关闭, 触发器的状态保持不变 。
当 CP＝ 1时, G3,G4打开, 其输出状态由 R,S端的输入信号决定
同步 RS触发器的状态转换分别由 R,S和 CP控制, 其中, R,S控制
状态转换的方向； CP控制状态转换的时刻 。
& &
CP
3
G G
& &G G
1 2
SR
5.4 集成触发器
一, 集成触发器举例
1,TTL主从 JK触发器 74LS72
特点：（ 1）有 3个 J端和 3个 K端，它们之间是与逻辑关系。
（ 2）带有直接置 0端 RD和直接置 1端 SD,都为低电平有效，不用时应接高电平。
（ 3）为主从型结构,CP下跳沿触发。
Q Q
1J1K
C1 SR & &
41 2 3 5 6 7
891011121314
NC
┌┌
R
D J 1 J 2 J 3 Q GND
QK 1K 2K 3CPDSV c c
74L S 72
2 1
CP
D
KR J
1
JK
3
S
2 3
JKD
2,高速 CMOS边沿 D触发器 74HC74
特点,（ 1） 单输入端的双 D触发器 。
（ 2） 它们都带有直接置 0端 RD和直接置 1端 SD,为低电平有效 。
（ 3） 为 CMOS边沿 触发器, CP上升沿触发 。
2S 2D
D 2CP D2R
1S 1D
D 1CP D1R
C1
∧1DS R
41 2 3 5 6 7
891011121314
1 GND
V c c
7 4 H C 7 4
R
D 1D 1CP D1S 1Q 1Q
2Q2Q2S D2CP2DD2R
2Q 1Q2Q 1Q
基本触发器的特点总结：
（ 1）有两个互补的输出端，有两个稳定的状态。
（ 2）有复位（ Q=0）、置位（ Q=1）、保持原状态三种功能。
（ 3） R为复位输入端,S为置位输入端，可以是低电平有效，
也可以是高电平有效，取决于触发器的结构。
（ 4）由于反馈线的存在，无论是复位还是置位，有效信号只
需要作用很短的一段时间，即, 一触即发, 。
实验小结
1,触发器有两个基本性质,（ 1） 在一定条件下, 触发器可维持在两种稳
定状态 （ 0或 1状态 ） 之一而保持不变； （ 2） 在一定的外加信号作用下,
触发器可从一个稳定状态转变到另一个稳定状态 。
2,描写触发器逻辑功能的方法主要有特性表, 特性方程, 驱动表, 状态
转换图和波形图 (又称时序图 )等 。
3,按照结构不同, 触发器可分为：
(1) 基本 RS触发器, 为电平触发方式 。
(2) 同步触发器, 为脉冲触发方式 。
(3) 主从触发器, 为脉冲触发方式 。
(4) 边沿触发器, 为边沿触发方式 。
4,根据逻辑功能的不同, 触发器可分为：
(1) RS触发器 (2) JK触发器
(3) D触发器 (4) T触发器 （ T’触发器 ）
5,同一电路结构的触发器可以做成不同的逻辑功能；同一逻辑功能的触
发器可以用不同的电路结构来实现 。
6,利用特性方程可实现不同功能触发器间逻辑功能的相互转换 。
3,集成二进制计数器举例
（ 1） 4位二进制同步加法计数器 74161
R
C1
& &
Q
∧
1J 1K
& &
≥1
3
Q
&
Q
&R
C1
∧
1J 1K
& &
≥1
2
Q
&
Q
&R
C1
∧
1J 1K
& &
≥1
1
Q
&
Q
&R
C1
∧
1J 1K
& &
≥1
0
Q
0
D
1
&
& & &
&
1
EPET
1
1
D
2
D
3
D
CP
LD RD
R C O
① 异步清零 。
? 74161具有以下功能：
③ 计数 。
② 同步并行预置数 。
RCO为进位输出端 。
④ 保持 。
41 2 3 5 6 7
1516
CP D
0
D
1
D
2
GND
Q
3
Q
2
Q
1
V c c
74161
8
910111214 13
R
D
3
D
D
L
EP
ETQ 0RC O
Q
CP
Q
0
Q
2
1
Q
3
LD
RD
D
D
0
D
2
1
D
3
EP
ET
R C O
12 13 14 15 0 1 20
清零
异步 同步
置数
加法计数 保持
三, 集成计数器的应用
（ 1） 同步级联 。
例：用两片 4位二进制加法计数器 74161采用同步级联方式构成的 8位
二进制同步加法计数器, 模为 16× 16=256。
1．计数器的级联
3
Q
2
Q
ET
CP
0D1D2D3D
RC O
1
Q
0
Q
741 61( 1)
∧
EP
R
D D
L
D
1
3 D D
3
D
CP
Q Q
0
∧
0
RC O
741 61( 2)
L
2
1
ET
Q
D
Q
R 2D
EP
1
1
1
计数脉冲
清零脉冲
013 2
Q Q Q Q
457 6
Q Q Q Q
（ 2） 异步级联
例：用两片 74191采用异步级联方式构成 8位二进制
异步可逆计数器 。
LD
3
Q
2
Q
D / U
EN
CP
0D1D2D3D
RC O
M A X / M I N
1
Q
0
Q
74191( 2)
∧
LD
3
Q
2
Q
D / U
EN
CP
0D1D2D3D
RC O
M A X / M I N
1
Q
0
Q
74191( 1)
∧
计数脉冲
D / U
EN
L
013 2
Q Q Q QQ
6
Q
7
Q
4
Q
5
D
二, 实验设备
1,示波器,cs-1022。
2,万用表 。
3,数字实验箱
1,计数器 74LS161
74LS161是功能较强的 TTL集成计数器, 具有二进制, 十进
制加／减及预置数功能 。 实验中应特别注意：输入脉冲幅度
不能高于电源电压；不用的输入端不能悬空, 必须按要求接
地或接 +5V。
三, 实验器件：
P
5
Ld
D0
14 13
Q0
D3
16
C0
3 8
Cr CP
7
VCC
2
GND
6
11
4
T
15 10
74LS161
Q1
12 9
Q2 Q3
四位二进制计数器
1
D1 D2
清零 预置 使能 时钟 预置数据输入 输出 工作模式
RD LD EP ET CP D3 D2 D1 D0 Q3 Q2 Q1 Q0
0
1
1
1
1
×
0
1
1
1
× ×
× ×
0 ×
× 0
1 1
×
↑
×
×
↑
× × × ×
d3 d2 d1 d0
× × × ×
× × × ×
× × × ×
0 0 0 0
d3 d2 d1 d0
保 持
保 持
计 数
异步清零
同步置数
数据保持
数据保持
加法计数
2,译码器 74LS47
74LS47是 BCD— 七段译码带输出驱动器的译码器,是与 七
段共阳极数码管配套使用的译码器, 管脚排列如下图 。
16
2
V CC
14
B G N D
4
13
f
12 11
e
D
B CD 码七段译码器
1
A
10
B I / RB O
b
7
9
c
6
15
3
LT
5
a
8
C
dg
R BI
7 44 7
三、实验内容与步骤：
1,二进制递增计数器
（ 1） 按右图接线 （ 注意红色
的线与器件已接好 ） 。
（ 2） 74LS161的 P,T,Cr,
Ld端接 输入, CP端接计数脉冲 。
（ 3） 输入单次脉冲, 用万用
表测量各个 Q端的电压, 对照
表检查计数器的状态转换规律 。
LD
+5V
CP 7
16
V+
74LS47
ca
Q2
3
a
B
c
Q1 Q0
6 9
f
27
8
74LS161
e
CP
1
f
gd
A
P
4
8
b e
D
T
gd
C
GND
VCC
16
VCC
10
9
GND
2
b
Q3
计数脉冲 进位输出 CO Q3 Q2 Q1 Q0 显示字码
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
1
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
0 0 0 0
2,十进制递增计数器
（ 1） 将 74LS161的 B/D端接地,
U/D端接 +5V。
（ 2） 在 CP端输入单次脉冲,
观察数码管显示 。
（ 3） 在 CP端输入 1KHz连续脉
冲, 用 示 波 器 观 察 并 记 录
CC4029各 Q端波形 。
B/DU/D
+5V
CP 5
16
V+
74LS47
ca
Q2
3
a
B
c
Q1 Q0
6 9
9
f
27
8
74LS161
e
CP
1
10
f
gd
A
PE
4
8
b e
D
CI
gd
C
GND
VCC
16
VCC
10
1
GND
15
b
Q3
用 74LS161同步四位二进制加法计数器构成的计数电路如图，试分析说
明为几进制计数。
CP RD LD P T 工作状态
? 0 ? ? ? 清零
1 0 ? ? 预置数
? 1 1 0 1 保持 (包括 C的状态 )
? 1 1 ? 0 保持
1 1 1 1 计数
74LS161功能表
1
C
P
T
CP
Q3 Q2 Q1 Q0
D3 D2 D1 D0
LD
RD
1 1
74LS161
1
1
五、实验报告
1．画出实验电路，作出计数器实测功能表。
2．绘出实测的二进制递增、十进制递增计数器的工作
波形。
六、思考题（写在实验报告中）
1．怎样用 74LS161组成十二进制或六进制计数器？
2．试画出两位十进制计数、译码、显示电路接线图 。
实验 6 555定时器的应用
一、实验目的
1．掌握用 555定时器构成的几种基本脉冲电路的
方法，并验证其功能。
2．学习脉冲形成与整形电路的调试方法。
3．进一步熟悉用示波器测量方波信号周期及脉宽
的方法。
二, 实验设备
1,示波器,cs-1022。
2．数字万用表。
3．数字实验箱
1,用 555定时器构成多谐振荡器
三, 实验内容及步骤：
（ 1） 按图接线 。 用示波器
观察 Vo及 VC端的波形及相
位关系, 并记录下来 。
Vo
+5V
220
1
2
1u
2K
1
2
1K
1
2
4 87
6
2 1
5
3555
1R
wR
2R
C
VC555
5
Vo Rd
8 67
1 2
GND
3 4
Vi1VoVcc
Vi2
' Vic
数字实验箱面板图
（ 2） 测量振荡频率的范围：调 RW测量振荡周期 Tmin,Tmax
,并计算相应的 ?min和 ?max。
2/3VCC
1/3VCC
0
vc
t
vo
0 t
T
T1 T2
将示波器扫速开关, T/cm”上的微调旋钮旋置, 校准, 位置, 此时,
,T/cm”的指示值即为屏幕上横向每格代表的时间, 再观察被测波形一个
周期在屏幕水平轴上占据的格数, 即可得信号周期 T,T=T/cm× 格数
Vo
+ 5V
2 20
1
2
1u
1K
1
2
2K
1
2
4 8
7
6
1
5
3
5 5 5
1R
wR
2R
C
V
C
理论值,
T=0.7(R1+2R2)C
2,用 555定时器构成单稳态触发器
（ 1） 按图接线 。
（ 2） 在 Vi端输入幅度
=5V,并将各点波形
按时间关系记录下来
。
Vo
+ 5V
Vi
1u
2k
1
2
1
8
55 5
3
4
7
2
6
5
R
C
V
C
（ 3） 用示波器测量出输出脉宽 TW的值 。
2
O
v
3
CC
O
t
V
O
t
C
v
O
I
t
v
T
TW
Vo
+ 5V
Vi
1u
2k
1
2
1
8
55 5
3
4
7
2
6
5
R
C
V
C
CRtW 1.1?
理论值：
方法同测周期 。
四、实验报告
1．整理实验数据及结果，绘出实测波形图。
2．将实测值与理论值比较，分析误差原因。
五、思考题（写在实验报告中）
1．怎样在单稳电路中加一窄脉冲形成电路，使其能处
理宽脉冲触发信号？
2．试改接电路，使其成为占空比可调的振荡器。
