第 2章 增强型 MCS-51单片机结构
第 2章 增强型 MCS-51单片机结构
1,芯片引脚定义, 内部结构
2,I/O口 （ P0,P1,P2,P3） 的结构与功能
3,存储器系统
4,MCS-51外部存储器连接
5,MCS-51外部存储器连接
6,复位电路, 运行方式
教学内容：
第 2章 增强型 MCS-51单片机结构
教学要求：
1、了解单片机内部结构、引脚定义、存储器、特殊功能
寄存器的功能作用,4个 I/O口内部结构
32,掌握 I/O口使用方法, 存储器的配置, 时序及电路
第 2章 增强型 MCS-51单片机结构
2.1 内部结构和引脚功能
2.2 输入 /输出 (I/O)口
2.3 存储器系统
2.4 MCS-51外部存储器的连接
2.5 操作时序
2.6 复位及复位电路
2.7 节电运行状态和掉电运行状态
第 2章 增强型 MCS-51单片机结构2.1 内部结构和引脚功能
2.1.1 内部结构
P0 口驱 动器
P 0, 0 ～ P 0, 7
P0 锁存 器R A M
R A M 地址 寄存
器
寄存 器 B 累加 器 A c c
暂存 器 1 暂存 器 2
A L U
P2 锁存 器
P2 口驱 动器
P 2, 0 ～ P 2, 7
特殊 功能 寄存 器
组
堆栈 指针 SP
片内 程序 存储 器
PSW
定时 / 计数 及控
制
指
令
寄
存
器
振荡 器
PD
R S T
P S E N
P / A L E
PP
V / EA
X T A L 1 X T A L 2
P1 口驱 动器
P 1, 0 ～ P 1, 7
P1 锁存 器 P3 锁存 器
P3 口驱 动器
P 3, 0 ～ P 3, 7
程序 地址 寄存 器
缓冲 器
PC 加＋ 1
PC
数据 指针
D P T R
8
16
8
V
CC
V
SS
IR
图
2-
1
增
强
型MCS
-
51CPU
内
部
结
构
第 2章 增强型 MCS-51单片机结构
一个 8位通用中央处理器 CPU
128B~256B片内数据存储器 RAM
4 KB~32B的片内程序只读存储器 ROM或 EPROM
27个特殊功能寄存器 SFR。
4个 8位并行输入输出 I/O接口, P0口,P1口,P2口,P3
口（共 32线）,用于并行输入或输出数据。
1个全双工串行口。
3个 16位定时器 /计数器
8XC5X组成
6个中断源,4个优先级
第 2章 增强型 MCS-51单片机结构
2.1.2 引脚功能
第 2章 增强型 MCS-51单片机结构
图 2-2 增强型 MCS-51 CPU常见封装形式引脚排列
(a) ?DIP封装； (b) ?PLCC封装； (c) ?PQFP封装
第 2章 增强型 MCS-51单片机结构
图 2-3 增强型 MCS-51 CPU引脚逻辑符号
V
CC
V
SS
RD
WR
T1
P
O
R
T
0
数据 / 地址总线
P
O
R
T
1
T2
T 2 E X
P
O
R
T
2
高 8 位地址总线
P
O
R
T
3
T0
I N T 1
I N T 0
T x D
R x D
R S T
PP
V / EA
P S E N
P R O G / A L E
X T A L 2
X T A L 1
第 2章 增强型 MCS-51单片机结构表 2-2 引脚功能
第 2章 增强型 MCS-51单片机结构
表 2-2 引脚功能
第 2章 增强型 MCS-51单片机结构
表 2-2 引脚功能
第 2章 增强型 MCS-51单片机结构
图 2-4 增强型 MCS-51振荡电路及连接
5 - 3 0 p F
C2
C1
晶体 振荡 器
X T A L 2
X T A L 1
内部 电阻
内部 电阻
接片 内时 钟电 路
与非 门 A
PD
内部 电阻
第 2章 增强型 MCS-51单片机结构
1,主电源引脚 Vcc和 Vss
VCC（ 40脚）, 接 +5 V电源正端 ;
VSS（ 20脚）, 接 +5 V电源地端。
2,外接晶体引脚 XTAL1和 XTAL2
XTAL1（ 19脚）, 接外部石英晶体的一端,在单片机内部,
它是一个反相放大器的输入端,这个放大器构成了片内
振荡器。 当采用外部时钟时,对于 HMOS单片机,该引脚
接地 ; 对于 CHMOS单片机,该引脚作为外部振荡信号的输入端。
第 2章 增强型 MCS-51单片机结构
XTAL2（ 18脚）, 接外部晶体的另一端。 在单片机内部,接
至片内振荡器的反相放大器的输出端。 当采用外部时钟时,
对于 HMOS单片机,该引脚作为外部振荡信号的输入端 ; 对于
CHMOS芯片,该引脚悬空不接。
第 2章 增强型 MCS-51单片机结构
3,控制信号或与其它电源复用引脚
控制信号或与其它电源复用引脚有
RST/VPD、, 和 等 4种形式。
（ 1） RST/VPD（ 9脚）, RST即为 RESET,VPD为备
用电源,所以该引脚为单片机的上电复位或掉电保护端。
（ 2） (30脚 ),当访问外部存储器时,ALE
（允许地址锁存信号）以每机器周期两次的信号输出,用
于锁存出现在 P0口的低 8位地址。
/.A L E P R O G P S E N/ PPEA V
/A L E P R O G
第 2章 增强型 MCS-51单片机结构
（ 3） （ 29脚）, 片外程序存储器读选通
信号输出端,低电平有效。
（ 4） （ 31脚）, 为访问外部程序
存储器控制信号,低电平有效。
PSEN
/ PPEA V EA
4,输入 /输出（ I/O）引脚 P0口,P1口,P2口及 P3口
第 2章 增强型 MCS-51单片机结构
四个双向 8位 I/O口，共 32根 I/O口线，每个 I/O线均由
锁存器，输出电路和输入缓冲器组成。每个 I/O既可作
输入又可作输出，每一条口线可独立用作输入又可用
作输出，作输出时可锁存数据，作输入时可缓冲数据。
2.2 输入 /输出（ I/O）口
第 2章 增强型 MCS-51单片机结构
一,P1口内部结构及使用
P1口的结构原理图
第 2章 增强型 MCS-51单片机结构
输出口，数据经内部总线、
锁存器反相输出端,V2管
栅极、漏极到 P1口引脚。
当 CPU执行“读 -修改 -写”操作指令（ ANL P1,A）
时,CPU不直接读引脚上的数据，而是 CPU先读 P1口
D锁存器中的数据，当读锁存器信号有效，三态缓冲器
开通,Q端数据送入内部总线和中的数据进行逻辑与操
作，结果在送回 P1端口锁存器，此时锁存器中的内容
反映到引脚上。
第 2章 增强型 MCS-51单片机结构
作为输入时，必须先执行写端口指令，将 P1口锁存器置 1，
否则引脚有可能被钳位在低电平。
输入口：读引脚脉冲把三态缓冲器打开，端口数据经缓冲器
读入到内部总线。
第 2章 增强型 MCS-51单片机结构
图 2-6 P1.X作为输入引脚的示意图
M C S ? 51
P 1, X
( 输入 )
输入 低电 平
R
C
＋ V
CC
N P N
R
b
第 2章 增强型 MCS-51单片机结构
P0口 1位结构原理图
二,P0口内部结构及使用
第 2章 增强型 MCS-51单片机结构
输出时, 写锁存器脉冲 CLK有效, 输出信号经内部总线 → 锁存器
输入端 D→ 反相输出端 → 多路开关 → V2 栅极 → V2漏极到输出端 。
由于 V1管截止, 所以作为输出口时, P0口是漏极开路输出 。
1．作为 I/O端口时
P0作为输入口时，必须先执行写端口指令，如,SETB P0.X或 MOV
P0,#0FFH将 P0口锁存器置,1”，端输出低电平，使 V2管截止，否则
P0.X引脚也有可能被钳位在低电平状态。在读引脚信号作用下，输
入信息经 P0.X引脚 → 读引脚三态门电路到内部总线。
第 2章 增强型 MCS-51单片机结构
当 CPU对片外存储器读 /写时, 由内部硬件使控制线 =1,开关
MUX指向反相器输出端, 这时 P0口作为地址 /数据总线分时使用 。
当 P0用做输出地址 /数据总线时, 上 /下两个输出驱动器处于反相
状态, 构成推拉式的输出电路, 可提高负载能力；当 P0口输入
数据时,, 读引脚, 信号有效, 打开输入缓冲器, 使数据进入
内部总线 。
2,作为地址 /数据总线时
在访问外部存储器时,P0口作为分时复用传送低 8位地址 /数据总线。
地址信号经“地址 /数据”线 → 反相器 → V2栅极 → V2 漏极输出。
第 2章 增强型 MCS-51单片机结构
通过以上分析, 可以看出当 P0口作为地址 /数据总线使用时, 在
读指令码或输入数据前, CPU自动向 P0口锁存器写入 0FFH,破
坏了 P0口原来的状态 。 因此, 不能再作为通用 I/O端口, 这点在
系统硬件设计时务必注意, 即程序中不能再含有以 P0 口作为操
作数 (包括源操作数和目的操作数 )的指令 。
第 2章 增强型 MCS-51单片机结构
1,作为 I/O端口时
控制”信号为,0”，多路开关转向锁存器同相输出端 Q，输出信
号经内部总线 → 锁存器输出端 Q→ 反相器 → V2管栅极 → V2管漏极
输出。由于 V2管漏极带有上拉电阻，可以提供一定的上拉电流，
负载能力约为 4个 TTL与非门；作为输入口前，同样需要向锁存器
写入,1”，使反相器输出低电平,V2管截止，即引脚悬空时为高
电平，防止引脚被钳位在低电平。读引脚信号有效后，输入信息
经读引脚三态门电路到内部数据总线。
三,P2口内部结构及使用
第 2章 增强型 MCS-51单片机结构
2,作为地址总线时
P2口作为地址总线时，“控制”信号为,1”，多路开关转
向“地址”线，地址信息经反相器 → V2管栅极 → 漏极输出。
由于 P2口输出高 8位地址，与 P0口不同，无需分时使用，因此
P2口上的地址信息 (程序存储器的 A15～ A8)或数据地址寄存器
高 8位 DPH保存时间长，无需锁存。
第 2章 增强型 MCS-51单片机结构
作为第二功能输出时, CPU会自动向锁存器写入, 1”,打开与非
门, 这时与非门同样等效于一个反相器, 第二功能输出信号经与
非门 → V2管的栅极 → 漏极 → P3.X引脚；作为第二功能输入时,
,第二功能输出, 控制端, 锁存器输出端均为, 1”,与非门输出
低电平, V2管截止, 输入信号经引脚 → 缓冲器 → 第二功能输入 。
四,P3口内部结构及使用
第 2章 增强型 MCS-51单片机结构
五,I/O口负载能力
图 2-8 P1～ P3口驱动三极管电路
8 X C 5 X C P U
P 1, X
R
C
V
CC
V
( a )
8 X C 5 X C P U
P 1, X
R
C
V
CC
V
( b )
8 X C 5 X C P U
P 1, X
R
e
V
CC
V
( c )
R
b
R
b
4, 3 k ?
～ 9, 1 k ?
第 2章 增强型 MCS-51单片机结构
六, 读锁存器和读引脚指令
当把 P0～ P3口作为输入引脚使用时, 以 I/O口作为源操作数
的数据传送指令, 算术及逻辑运算指令, 位测试转移指令等属
于读引脚指令, 如：
MOV C,P1.0 ; 将 P1.0引脚信号读到位累加器 C中
MOV A,P1 ; 将 P1口的 P1.0～ P1.7引脚信号读到
累加器 A中
第 2章 增强型 MCS-51单片机结构
ANL A,P1 ; 将 P1口的 P1.0～ P1.7引脚信号与累加器 A相与
ADDA,P1 ; 将 P1口的 P1.0～ P1.7引脚信号与累加器 A相加
JB P1.0,LOOP ; ?P1.0引脚信号为 1,则转移
JNB P1.0,LOOP ; ?P1.0引脚信号为 0,则转移
而所有的, 读 —改 —写, 指令均读 I/O口锁存器, 如：
JBC P1.0,LOOP ; P1.0锁存器为 1转移, 且将 P1.0锁存器
清零
DEC P1
INC P1
CPL P1.0
第 2章 增强型 MCS-51单片机结构
2.3 存储器系统
图 2-9 8XC5X/8XC5XX2系列单片机存储器结构
第 2章 增强型 MCS-51单片机结构
80C31,80C32存储器结构
第 2章 增强型 MCS-51单片机结构
外部程序存储器用 PSEN信号选通
外部数据存储器由 RD和 WR信号选通
内部数据存储器通过 MOV指令读写,WR,RD无效
外部数据存储器通过 MOVX指令读写，并由 RD和 WR信号
选通
第 2章 增强型 MCS-51单片机结构
在 8XC32/8XC52/54/58系列中, 尽管高 128字节内部 RAM地址
空间与特殊功能寄存器地址空间重叠, 但使用不同寻址方式访
问, 也不会造成混乱, 例如：
MOV R0,#90H
MOV @R0,A ; 把累加器 A内容送内部 RAM 90H单
元 。 MCS-51规定, 对于高 128; 字节内部 RAM只能用寄存器间接寻
址方式访问
MOV 90H,A ; 把累加器 A内容送地址为 90H的特殊
功能寄存器 (即 P1口 )。 MCS-51; 规定特殊功能寄存器只能用直接寻
址方式读写
第 2章 增强型 MCS-51单片机结构
对于带有片内 ROM的 MCS-51系列单片机来说, 片内程序存储
器和外部程序存储器地址空间重叠 。 如果 /VPP引脚为高电平,
且程序计数器 PC小于等于片内 ROM的地址空间时, 将从片内程
序存储器取指令；而当 PC超出片内 ROM地址空间时, 自动到外
部程序存储器取指令, 即在 P0口输出低 8位地址 (A0～ A7),在
P2口输出高 8位地址 (A15～ A8)。
EA
2.3.1 程序存储器
当 /?VPP引脚为低电平时，一律从外部程序存储器取指令。
因此对于不带 ROM或 EPROM的 80C31,80C32 CPU来说，
/?VPP引脚一律接地。
EA
EA
第 2章 增强型 MCS-51单片机结构
增强型 MCS-51系列单片机保留给系统使用的程序存储器地址
空间如下：
系统复位 0000H
外部中断 0服务程序入口地址 0003H
定时器 0中断服务程序入口地址 000BH
外部中断 1服务程序入口地址 0013H
定时器 1中断服务程序入口地址 001BH
串行口中断服务程序入口地址 0023H
定时器 2中断服务程序入口地址 002BH
第 2章 增强型 MCS-51单片机结构
复位后, 程序计数器 PC为 0000H,即从程序存储器的 0000H单
元读出第一条指令, 因此可在 0000H单元内放置一条跳转指令,
如 LJMP XXXX(XXXX表示主程序入口地址 )。 由于系统给每一
中断服务程序预留了 8个字节, 因此, 用户主程序一般存放在
0033H单元以后, 如：
ORG 0000H ；用伪指令 ORG指示随后的指令码从 0000H单元开
始存放
LJMP Main ；在 0000H单元放一条长跳转指令, 共 3个字节
ORG 0003H
LJMP INT0 ；跳到外中断服务程序的入口地址
…… ；其他中断入口地址初始化
ORG 50H ；主程序代码从 50H单元开始存放
Main,； Main是主程序入口地址标号
第 2章 增强型 MCS-51单片机结构
2.3.2 片内数据存储器
8XC51,8XC31芯片内部 RAM容量为 128字节（ 00H~7FH）
内部 RAM和特殊功能寄存器组成
8XC52/54/58芯片来说，内部 RAM的容量为 256字节（ 00H~0FFH）
第 2章 增强型 MCS-51单片机结构
1,片内 RAM
8XC51,8XC31芯片内部 RAM容量为 128字节，根据用途可
划分为工作寄存器区、位寻址区和用户数据存储器区 (可作用户
RAM和堆栈区 )，如表 2-3所示。
1） 工作寄存器区
内部 RAM块的 00H～ 1FH区,共分 4个组,每组有 8个工
作寄存器 R0～ R7,共 32个内部 RAM单元。 寄存器和 RAM地
址的对应关系如表 2―5 所示。
第 2章 增强型 MCS-51单片机结构
表 2-3 内部 RAM地址空间
字节地址
高 128字节内部 RAM FFH～ 80H
用户 RAM和堆栈区 7FH～ 30H
第 2章 增强型 MCS-51单片机结构 续表
第 2章 增强型 MCS-51单片机结构
表 2―5 工作寄存器和 RAM地址对照表
哪 1组寄存器工作由程序状态字 PSW中的 PSW.3（ RS0）
和 PSW.4（ RS1）两位来选择,其对应关系如表 2―6 所示。
第 2章 增强型 MCS-51单片机结构
表 2― 6 工作寄存器组的选择表
第 2章 增强型 MCS-51单片机结构
2） 位寻址区
20H～ 2FH单元为位寻址区,这 16个单元（共计 128
位）的每 1位都有一个 8位表示的位地址,位地址范围为
00H～ 7FH,如表 2―7 所示。 位寻址区的每 1位都可当作软
件触发器,由程序直接进行位处理。 通常可以把各种程序
状态标志,位控制变量存于位寻址区内。 同样,位寻址的
RAM单元也可以按字节操作作为一般的数据缓冲器。
第 2章 增强型 MCS-51单片机结构
表 2―7 内部 RAM中位地址表
第 2章 增强型 MCS-51单片机结构
3） 数据缓冲区
30H～ 7FH是数据缓冲区,也即用户 RAM区,共
80个单元。 MCS—52子系列片内 RAM有 256个单元,
前两个的单元数与地址都和 MCS—51子系列一致。 用
户 RAM区从 30H～ FFH,共 208个单元。
第 2章 增强型 MCS-51单片机结构
2,特殊功能寄存器
由于单片机内集成了一些常用的 I/O接口电路, 如并行 I/O端
口, 串行口, 定时器 /计数器, 中断控制器等, 因此这些 I/O接
口单元电路内的寄存器也就位于 CPU内部, 统称为特殊功能寄
存器 (SFR,即 Special Function Registers)。
MCS-51 CPU与通用微处理不同，除了给 I/O接口电路寄存
器，如定时 /计数器控制寄存器 TCON分配字节地址外,CPU内
的寄存器也有字节地址，如累加器 Acc字节为 0E0H。增强型
MCS-51系列单片机内共有 33个特殊功能寄存器，其地址分散
在 80H～ FFH之间，如表 2-4所示。
第 2章 增强型 MCS-51单片机结构
表 2-4 特殊功能寄存器地址映象
第 2章 增强型 MCS-51单片机结构
表 2-4 特殊功能寄存器地址映象
第 2章 增强型 MCS-51单片机结构表 2-4 特殊功能寄存器地址映象
第 2章 增强型 MCS-51单片机结构
CPU内部特有的寄存器, 常用于存放参加算术或逻辑运算的两个
操作数中的一个及运算结果, 即用于存放目的操作数, 例如：
ADD A,30H ;在指令中, 累加器 Acc常简写为, A”
该指令的含义是以累加器 Acc内容作为被加数, 加数存放在内部
RAM的 30H单元中, 相加后的结果, 即和再存放到累加器 Acc中 。
由于早期的 CPU没有乘法运算功能，乘法运算需要通过多次
加法运算实现,而在多次加法运算中，寄存器 Acc总是存放中间
结果，即起了累加功能,因此也就用“累加器”来称呼该寄存器。
1) 累加器 Acc
第 2章 增强型 MCS-51单片机结构
2) ?B寄存器
B寄存器也是 CPU内特有的一个寄存器, 主要用于乘法和除
法运算 。 在乘法运算中, 被乘数放在累加器 Acc中, 乘数放在
B寄存器中, 积的高 8位存放 B寄存器中, 低 8位放在累加器
Acc中, 如：
MUL AB ; BA←A × B
在除法运算中，被除数放在累加器 Acc中，除数放在 B寄
存器中。运算后，商放在累加器 Acc中，而余数放在 B寄存器
中。
第 2章 增强型 MCS-51单片机结构
3) 程序状态字寄存器 PSW
程序状态字寄存器有时也称为“标志寄存器”，由一些标
志位组成，用于存放指令运行的状态,MCS-51中 PSW寄存器
各位含义如下：
b7 b6 b5 b4 b3 b2 b1 b0
Cy AC F0 RS1 RS0 OV - P
Cy：进位标志。在进行加法运算时，当最高位即 b7位有进
位，或执行减法运算最高位有借位时,Cy为 1；反之为 0。
第 2章 增强型 MCS-51单片机结构
AC：辅助进位标志 。 在进行加法运算时, 当 b3位有进位, 或
执行减法运算 b3位有借位时, AC为 1,反之为 0。 设置辅助进位
标志 AC的目的是为了便于 BCD码加法, 减法运算的调正 。
OV,溢出标志 。 在计算机内, 带符号数一律用补码表示 。 在 8
位二进制中, 补码所能表示的范围是 -128～ +127,而当运算结果
超出这一范围时, OV 标志为 1,即溢出；反之为 0。
带符号的算术运算 OV=C6⊙ C7
P,奇偶标志。该标志位始终体现累加器 Acc中,1”的个数的
奇偶性。 如果累加器 Acc中,1”的个数为奇数，则 P位置 1；当累
加器 A中,1”的个数为偶数 (包括 0个 )时,P位为,0”，即 MCS-
51采用奇校验方式。
第 2章 增强型 MCS-51单片机结构
【 例 2.1】 分析执行如下指令后,PSW寄存器各标志位的值。
MOV A,#10101101B
ADD A,#01111101B ; 0ADH与 7DH相加, 结果存放在 A中
1 0 1 0 1 1 0 1 ; ?173(无符号数 )； -83(带符号数 )
+ 0 1 1 1 1 1 0 1 ; ?125(无符号数 )； +125(带符号数 )
───────
1 0 0 1 0 1 0 1 0 ; 作为无符号数时, 和为 12AH(由于结
果超出 FFH,前面的, 1”; 自然丢失, 寄存器 A的内容为 2AH)，
即 298；作为有符号数时,; 和为 2AH，即 42
第 2章 增强型 MCS-51单片机结构
【 例 2.2】 分析执行如下指令后, PSW寄存器各标志位的值 。
MOV A,#10101101B
ADD A,#10011101B ; ?0ADH与 9DH相加, 结果存放在 A中
1 0 1 0 1 1 0 1 ; 173(无符号数 )； -83(带符号数 )
+ 1 0 0 1 1 1 0 1 ; 157(无符号数 )； -99(带符号数 )
──────────
1 0 1 0 0 1 0 1 0 ; 作为无符号数时, 和为 14AH(由于结果超出
FFH,前面的, 1”; 自然丢失, 寄存器 A内容为 4AH),即 330；
作为有符号数时,; 和为 -182
第 2章 增强型 MCS-51单片机结构
两个同号数相加, 结果可能溢出；两个异号数相加, 结果肯定
不会溢出 。 两个同号数相减, 结果肯定不会溢出；而两个异号
数相减, 结果可能溢出 。 而当溢出标志 OV为 1时, 结果不正确 。
第 2章 增强型 MCS-51单片机结构
RS1,RS0：工作寄存器组选择位, 前面已介绍过
F0：用户标志位, 可通过位操作指令将该位置 1或 0。
PSW.1：保留位 。
第 2章 增强型 MCS-51单片机结构
4) 堆栈指针 SP
遵循, 先进后出, 的原则
SP指向内部 RAM中任一单元, 且堆栈向上生长, 即将数据压入堆
栈后, SP寄存器内容增大 。 假设 SP当前值为 2FH,则入堆指令
,PUSH B”(将寄存器 B内容压入堆栈 )的执行过程如图 2-10所示 。
数据入栈的操作过程为：先将 SP加 1(即 SP←SP+1),然后将要入栈
的数据存放在 SP指定的存储单元中。
而将数据从堆栈中弹出时，先将 SP寄存器指定的存储单元内容传
送到 POP指令给定的寄存器或内部 RAM单元中，然后 SP减 1(即
SP←SP -1)。
第 2章 增强型 MCS-51单片机结构
图 2-10,PUSH B”指令的执行过程
(a) PUSH B指令执行前； (b)SP加 1； (c) 寄存器 B存入 SP指定的单元中
32H
31H
30H
2 F H SP
( a )
32H
31H
30H
2 F H
SP
( b )
32H
31H
30H
2 F H
SP
( c )
B
第 2章 增强型 MCS-51单片机结构
图 2-11,POP B”指令的执行过程
(a) POP B指令执行前； (b) 将 SP指定单元内容传送到寄存器 B中； (SP减 1
( a ) ( b ) ( c )
32H
31H
30H
2 F H
SPB
32H
31H
30H
2 F H
SP
32H
31H
30H
2 F H SP
第 2章 增强型 MCS-51单片机结构
另外, 可以看出堆栈的底部是固定的, 而堆栈的顶部则随着
数据入栈和出栈而上下浮动 。
第 2章 增强型 MCS-51单片机结构
系统复位后, PSW的 b4,b3位为 00,即选择了工作寄存器区
中的 0区作为当前工作寄存器区, SP寄存器的初值为 07H,当有
数据进入堆栈时, 将从 08H单元开始存放, 这一般是不允许的,
因为 08H～ 1FH属于工作寄存器区, 不宜占用； 20H～ 2FH是位
地址区, 也需要部分或全部保留 。 因此, 必须通过数据传送指
令重新设置 SP的初值, 将堆栈底部设在 30H～ 7FH(对于只有 128
字节内部 RAM的 8XC31/8XC51)或 30H～ FFH(对于具有 256字节
内部 RAM的 8XC32/8XC52/54/58)之间, 如：
MOV SP,#5FH ; 将堆栈设在 60H单元之后
第 2章 增强型 MCS-51单片机结构
对于仅有低 128字节内部 RAM的 80C31,80C51来说, 当 SP超出
7FH时发生上溢, 这将出现不可预料的后果 。 因此, 在设置 SP
初值时, 必须考虑堆栈最大深度 。 子程序或中断嵌套层数越多,
所需的堆栈深度就越大 。 为了避免堆栈顶部进入用户数据存储
区而造成混乱,
一般将堆栈设在用户数据存储区之上 。 如在某一应用系统中,
需要 32个字节作为用户数据存储区 (如 30H～ 4FH),则初始化时
将堆栈底部设在 50H,即堆栈深度为 48个字节 (50H～ 7FH)。
MOV SP,#4FH ； SP初值为 4FH
第 2章 增强型 MCS-51单片机结构
对于具有高 128字节的 8XC32,8XC52/54/58等 CPU来说, 最好将
堆栈区设在 80H～ 0FFH之间的高 128字节内部 RAM中, 而将具有
直接寻址功能的低 128字节内部 RAM作为用户数据存储区, 以便
可用多种寻址方式存取用户数据 。 当然, SP也不允许超出 0FFH，
否则同样发生上溢 。 例如预计某系统所需最大堆栈深度为 32字节,
可通过如下指令将栈底设在 0E0H处 。
MOV SP,#0DFH ； SP初值为 0DFH
涉及入栈出栈操作的指令有：
PUSH direct ; 将内部 RAM单元压入堆栈中
POP direct ; 从堆栈中将数据弹入内部 RAM单元中
第 2章 增强型 MCS-51单片机结构
5) 数据指针 DPTR
数据指针 DPTR是一个 16位的专用寄存器, 由 DPH(数据指针高
8位 )和 DPL(数据指针低 8位 )组成, 用于存放 外部数据存储器 的存
储单元地址 。 由于 DPTR是 16位的寄存器, 因此通过 DPTR寄存
器间接寻址方式可以访问 0000H～ FFFFH全部 64 KB的外部数据
存储器空间 。
例如, 可用如下指令将累加器 A的内容传送到外部数据存储器
的 107FH单元中：
MOV DPTR,#107FH ; 将外部数据存储地址 107FH以立即数方式
传送到 DPTR寄存器
MOVX @DPTR,A ; 将累加器 A的内容传送到 DPTR 寄存器内容
指定的外部数据存储器; 单元中
第 2章 增强型 MCS-51单片机结构
为了方便外部 RAM之间的数据块传送, 增强型 MCS-51采用
双数据指针, 由辅助功能寄存器 1(AUXR1)控制, 该寄存器各
位含义如下：
AUXR1(字节为 0A2H)
b7 b6 b5 b4 b3 b2 b1 b0
- - - - GF2 0 - DPS
第 2章 增强型 MCS-51单片机结构
其中：
GF2——可作为用户标志位 。
DPS——数据指针切换位 。 当 DPS=0时, DPTR寄存器对应物
理指针 DPTR0；当 DPS=1时, DPTR寄存器对应物理指针 DPTR1。
b2位恒为 0,且不能写入 。 这样就可以通过 INC AUXR1指令
快速切换数据指针, 而不影响 GF2标志 (由于 b2位不能写入, 加 1
操作时, b1向 b2进位将自动丢失, 影响不到 b7～ b3位 )。
第 2章 增强型 MCS-51单片机结构
6) ?I/O端口寄存器
P0,P1,P2,P3口寄存器实际上就是 P0～ P3口对应的 I/O端
口锁存器, 用于锁存通过端口输出的数据 。
在增强型 MCS-51中, 特殊功能寄存器分别隶属于 CPU内不同
的单元电路, 具体如下：
① CPU单元包含的寄存器,Acc,B,SP,PSW,DPTR、
AUXR,AUXR1和程序计数器 PC。
PC是一个 16位的地址寄存器，用于存放当前指令码在程序
存储器中的地址，但 PC不属于特殊功能寄存器，它没有物理地
址。
第 2章 增强型 MCS-51单片机结构
对特殊寄存器操作时, 可以使用寄存器名, 直接引用这些寄存
器对应的字节地址 。 例如：
MOV A,#30H ; 将立即数 30H传送到累加器 A中, 这条指
令的目的操作数使用了寄存器; 寻址方式
MOV 0E0H,#30H ; 将立即数 30H传送到直接地址 0E0H
中, 这条指令的目的操作数使用了
直接; 寻址方式
第 2章 增强型 MCS-51单片机结构
② 定时 /计数器单元包含的寄存器,TMOD,TCON,T2CON、
T2MOD,TH0与 TL0(分别是定时器 T0的高 8位和低 8位 ), TH1与
TL1(分别是定时器 T1的高 8位和低 8位 ),TH2与 TL2(分别是定时
器 T2的高 8位和低 8位 )以及定时器 T2的重装捕捉寄存器 RCAPL2、
RCAPH2。
③ 并行 I/O端口寄存器,P0～ P3。
④ 中断单元电路内的寄存器,IE,IP,IPH。
⑤串行通讯单元电路内的寄存器,SCON,SBUF,PCON、
SADDR,SADEN。
第 2章 增强型 MCS-51单片机结构
3,内部数据存储器之间的数据传送及寻址方式
(1) 00H～ 7FH共 128字节的内部 RAM存储器, 可以通过直接寻
址方式或寄存器间接寻址方式读写, 如：
MOV 30H,#35H ；直接寻址方式
该指令将立即数 35H写入内部数据存储器地址编码为 30H的单元
中 。
MOV @R0,#35H ；寄存器间接寻址方式
该指令将立即数 35H写入由 R0寄存器内容指定的内部 RAM单
元中。如果该指令执行前,R0的内容为 30H，则上述两条指令执行
后，效果相同，均把立即数 35H写入内部 RAM的 30H单元内。
第 2章 增强型 MCS-51单片机结构
(2) 对于特殊功能寄存器只能使用直接寻址方式访问, 如：
MOV 0E0H,#35H ；直接给出累加器 Acc的地址
对于特殊功能寄存器来说, 使用直接寻址方式不够直观 。
由于每一个特殊功能寄存器均有一个与之相应的寄存器名, 因
此在指令中最好直接引用特殊功能寄存器名, 如累加器用 Acc，
P1,AUXR1等取代对应的特殊功能寄存器地址, 例如上述指令
可以写作：
MOV Acc,#35H ；指令中直接给出特殊功能寄存器名
又如,MOV 90H,#0FFH指令也可以写作：
MOV P1,#0FFH
第 2章 增强型 MCS-51单片机结构
其实, 对于特殊功能寄存器来说, 用直接地址和寄存器名寻
址没有区别, 汇编时, 汇编程序将通过查表方式将寄存器名换成
直接地址 。 但必须注意引用特殊功能寄存器名, 仅是为了提高程
序的可读性, 与寄存器寻址方式不同, 例如：
MOV Acc,#35H ; 用特殊功能寄存器名, 在本质上目的操
作数属于直接寻址, 该指令; 操作码为,75H,E0H,35H。 其中 75H是
操作码, E0H是 Acc的地址,; 35H 是立即数
MOV A,#35H ; 寄存器寻址，操作码为 74H,35H。同
样,35H也是立即数
第 2章 增强型 MCS-51单片机结构
(3) 高 128字节 (80H～ FFH)内部 RAM的访问 。 对于具有 256字节
内部 RAM的 52系列来说, 高 128字节内部 RAM地址空间与特殊功
能寄存器的地址重叠, 读写时需要通过不同的寻址方式加以区别：
规定用寄存器间接寻址方式访问高 128字节 (80H～ FFH)的内部
RAM； 用直接寻址方式访问特殊功能寄存器 。
如在 52系列中
,MOV 0E0H,#35H”指令的含义是将立即数 35H写入累加器 A中,
与, MOV A,#35H,含义相同 。
MOV R0,#0E0H ；将内部 RAM地址 E0H写入 R0寄存器中
MOV @R0,#35H ；高 128字节内部 RAM只能通过寄存器间接
寻址访问
第 2章 增强型 MCS-51单片机结构
(4) 位寻址区 。
对于位存储器 (即 20H～ 2FH单元中的 128个位 ),只能使用直接
寻址方式确定操作数所在的存储单元, 如：
第 2章 增强型 MCS-51单片机结构
MOV C,23H ; 位传送指令, 即将位地址 23H单元 (对应 20H字节
单元的 b3位 )内容传送到; 位累加器 C中
CLR 23H ; 位清零指令, 即将位地址 23H单元清零
SETB 23H ; 位置 1指令, 即将位地址 23H单元置 1
CPL 23H ; 位取反操作, 即将位地址 23H单元内容取反
ORL C,23H ; 或运算, 23H位单元与位累加器 C相或, 结果存
放在位累加器 C中
ANL C,23H ; 与运算,23H位单元与位累加器 C相与,结果存
放在位累加器 C中
第 2章 增强型 MCS-51单片机结构
对于具有位地址的特殊功能寄存器中的位, 除了使用位地址
寻址外, 还可以使用, 位定义名, 或, 寄存器名,位, 表示,
如将程序状态字寄存器 PSW中的 b3 位置 0,可以用：
CLR D3H ; 位地址方式
CLR RS0 ; 位定义名方式 （ 作为一个良好的习惯, 建议使用
位定义名方式 ）
CLR PSW.3 ;“寄存器名,位, 方式
第 2章 增强型 MCS-51单片机结构
2.4 MCS-51外部存储器的连接
① 部分型号 CPU，如 80C31,80C32没有内置 EPROM或 OTP
ROM，需要外部程序存储器；
②片内数据存储器容量小，当需要大容量的数据存储器时，就
需要扩展外部数据存储器；
③ MCS-51可用的 I/O引脚数目有限，常需要扩展 I/O口，而在
MCS-51中，扩展 I/O端口是外部数据存储器空间的一部分。
因此，在 MCS-51系列单片机控制系统中，不可避免地涉及存储
器的扩展问题。
第 2章 增强型 MCS-51单片机结构
在单片机系统中, 一般只使用 EPROM,EEPROM,Flash
ROM以及静态 RAM存储器芯片扩展系统存储器, 很少使用动态
RAM。 因此, 外存储器芯片与 CPU的接口电路较简单, 只需考
虑如下几个问题即可：
(1) CPU三总线 (地址总线、数据总线、控制总线 )的负载能力。
CPU三总线可直接驱动一个到数个 TTL门电路，或者说 CPU三总
线的负载能力为一个或数个 TTL负载门。而存储器多为 MOS器
件，直流输入阻抗大，直流负载很小，但输入电容较大。因此，
当存储器芯片与 CPU连接时，主要考虑交流负载能力。
第 2章 增强型 MCS-51单片机结构
(2) 确定存储器三总线与 CPU三总线之间的连接方式 。 即需
要确定存储器地址总线与 CPU地址总线的连接方式, 存储器数据
总线与 CPU数据总线的连接方式, 存储器控制线 (读 /写控制信号,
片选信号, 输出允许信号 )与 CPU相应控制线的连接方式 。
(3) CPU读写时序与存储器存取速度的匹配问题。存储器的读
写速度应与 CPU要求的读写速度相同或更快，否则必须降低 CPU
时钟信号频率或选用读写速度更快的存储器芯片。因为在单片机
系统中,CPU读写时序不是通过插入等待状态来存取低速的外存
储器。
第 2章 增强型 MCS-51单片机结构
2.4.1 CPU地址线与存储器地址线的连接
CPU地址总线与存储器的连接方式有两种：高
位地址译码法和线选法，在高位地址译码法中，分为
全译码法和部分译码法。
在系统中存储器的芯片不止一个时，常采用高位地址
译码法，即将 CPU地址总线的低位地址作为存储器的
片内译码信号，与存储器的地址线直接相连。而 CPU
的高位地址线经过译码器译码后产生的信号作为不同
存储器芯片的片选信号或扩展 I/O口的选通信号。
第 2章 增强型 MCS-51单片机结构
1,全译码法,CPU所有地址线参与译码，系统中任一存储器芯片的
任一存储单元将有唯一的地址编码。
A0
A1
10
9
A2
8
A3
7
A4
6
A5
5
A6
4
A7
3
A8
25
A9
24
A 1 0
21
23
2
26
22
20
27
V
PP
1
A 1 1
A 1 2
A 1 3
OE
CE
P G M
27128
I C 2
D0
D1
D2
D3
D4
D5
D6
D7
11
12
13
15
16
18
19
17
A0
A1
10
9
A2
8
A3
7
A4
6
A5
5
A6
4
A7
3
A8
25
A9
24
A 1 0
21
23
2
26
22
20
27
V
PP
1
A 1 1
A 1 2
A 1 3
OE
CE
P G M
27128
I C 1
D0
D1
D2
D3
D4
D5
D6
D7
11
12
13
15
16
18
19
17
A 1 3 ～ A0
P S E N
＋ 5 V
Y0
Y1
Y2
Y3
4
5
6
7
7 4 L S 1 3 9
1
2
3
A
B
E
A 1 4
A 1 5
D7 ～ D0
图 2-12 存储器与 CPU的连接方式一 (全译码法 )
74LS139为 2-4译码器
第 2章 增强型 MCS-51单片机结构
2,部分译码法：有些地址线不参与译码，存储器中某一存储单
元地址编码不唯一，有两个或两个以上的地址与之对应。
图 2-13 存储器与 CPU的连接方式二 (部分译码法 )
A0
A1
10
9
A2
8
A3
7
A4
6
A5
5
A6
4
A7
3
A8
25
A9
24
A 1 0
21
23
2
26
22
20
27
V
PP
1
A 1 1
A 1 2
A 1 3
OE
CE
P G M
27128
I C 2
D0
D1
D2
D3
D4
D5
D6
D7
11
12
13
15
16
18
19
17
A0
A1
10
9
A2
8
A3
7
A4
6
A5
5
A6
4
A7
3
A8
25
A9
24
A 1 0
21
23
2
26
22
20
27
V
PP
1
A 1 1
A 1 2
A 1 3
OE
CE
P G M
27128
I C 1
D0
D1
D2
D3
D4
D5
D6
D7
11
12
13
15
16
18
19
17
A 1 3 ～ A0
P S E N
＋ 5 V
A 1 4
D7 ～ D0
21
I C 3 A
7404
第 2章 增强型 MCS-51单片机结构
3,线选法：直接采用 CPU的高位地址线作为存储器芯片的片选信号
图 2-14 存储器与 CPU的连接方式三（线选法）
A0
A1
10
9
A2
8
A3
7
A4
6
A5
5
A6
4
A7
3
A8
25
A9
24
A 1 0
21
23
2
22
27
26
C S 2
20
A 1 1
A 1 2
OE
WE
C S 1
6264
I C 2
D0
D1
D2
D3
D4
D5
D6
D7
11
12
13
15
16
18
19
17
A 1 2 ～ A0
WR
A 1 3
D7 ～ D0
A0
A1
10
9
A2
8
A3
7
A4
6
A5
5
A6
4
A7
3
A8
25
A9
24
A 1 0
21
23
2
22
27
26
C S 2
20
A 1 1
A 1 2
OE
WE
C S 1
6264
I C 1
D0
D1
D2
D3
D4
D5
D6
D7
11
12
13
15
16
18
19
17
A 1 4
A 1 5
RD
第 2章 增强型 MCS-51单片机结构
2.4.2 MCS-51控制系统中程序存储器的连接
图 2-15 单片 EPROM存储器芯片与 80C31 CPU的连接
A0
A1
10
9
A2
8
A3
7
A4
6
A5
5
A6
4
A7
3
A8
25
A9
24
A 1 0
21
23
2
26
22
20
27
V
PP
1
A 1 1
A 1 2
A 1 3
OE
CE
P G M
27128
I C 3
D0
D1
D2
D3
D4
D5
D6
D7
11
12
13
15
16
18
19
17
＋ 5 V
P S E N
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A 1 0
A 1 1
A 1 2
A 1 3
19
16
15
12
9
6
5
2
I C 2
D0
D1
D2
D3
D4
D5
D6
D7
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
OE
LE
7 4 L S 3 7 3
3
4
7
8
13
14
17
18
D0
D1
D2
D3
D4
D5
D6
D7
D0
D1
D2
D3
D4
D5
D6
D7
39
38
37
36
35
34
33
32
P 1 0
P 1 1
P 1 2
P 1 3
P 1 4
P 1 5
P 1 6
P 1 7
P 0 0
P 0 1
P 0 2
P 0 3
P 0 4
P 0 5
P 0 6
P 0 7
1
2
3
4
5
6
7
8
21 A8
22
23
24
25
26
27
28
A9
A 1 0
A 1 1
A 1 2
A 1 3
P 2 0
P 2 1
P 2 2
P 2 3
P 2 4
P 2 5
P 2 6
P 2 7
13
12
I N T 1
I N T 0
T1
T0
15
14
31
X1
X2
19
18
/ VPEA
R E S E T
9
R X D
T X D
17
16
RD
WR
10
11
30
29
P S E N
P / AL E
D0
D1
D2
D3
D4
D5
D6
D7
1
11
I C 1 8 0 C 3 1
第 2章 增强型 MCS-51单片机结构
由于 MCS-51采用地址 /数据分时复用技术, 低 8位地址 A7～
A0与数据总线 D7～ D0分时使用 P0口引脚, 因此在存储器低 8位
地址 A7～ A0之间需要加 74LS373地址锁存器, 利用 ALE地址锁存
信号下降沿将低 8位地址信号 A7～ A0锁存在 74LS373中, 以便 P0
口作为数据总线使用 。
由于近年来集成电路制造技术、生产工艺的不断进步，内置
EPROM,TOP ROM以及 Flash ROM等存储器芯片的成本已大大
下降，目前市场上见到的 MCS-51兼容单片机芯片几乎都带有不
同种类、不同容量的片内存储器器，且价格低廉（如含有 OTP
ROM的 87C51,87C52,87C54,87C58，以及含有 Flash ROM的
89C51,89C52,89C54,89C58等 MCS-51兼容 CPU不仅售价低廉，
而且同系列不同品种 CPU之间的价差很小。
第 2章 增强型 MCS-51单片机结构
2.4.3 数据存储器的连接
MCS-51系列单片机与外部 RAM相连时：
CPU外部存储器读选通信号 与 SRAM芯片的输出允许端 相连。
CPU外部存储器写选通信号 与 SRAM芯片的输出允许端 相连
第 2章 增强型 MCS-51单片机结构
图 2-16 MCS-51系列单片机与 SRAM存储器的连接
A0
A1
10
9
A2
8
A3
7
A4
6
A5
5
A6
4
A7
3
A8
25
A9
24
A 1 0
21
23
2
26
20
27
22
A 1 1
A 1 2
A 1 3
OE
WE
62256
I C 3
D0
D1
D2
D3
D4
D5
D6
D7
11
12
13
15
16
18
19
17
A8
A9
A 1 0
A 1 1
A 1 2
A 1 3
19
16
15
12
9
6
5
2
I C 2
D0
D1
D2
D3
D4
D5
D6
D7
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
OE
LE
7 4 L S 3 7 3
3
4
7
8
13
14
17
18
D0
D1
D2
D3
D4
D5
D6
D7
D0
D1
D2
D3
D4
D5
D6
D7
39
38
37
36
35
34
33
32
P 1 0 /T 2
P 1 1 /T 2 E X
P 1 2
P 1 3
P 1 4
P 1 5
P 1 6
P 1 7
P 0 0
P 0 1
P 0 2
P 0 3
P 0 4
P 0 5
P 0 6
P 0 7
1
2
3
4
5
6
7
8
21 A8
22
23
24
25
26
27
28
A9
A 1 0
A 1 1
A 1 2
A 1 3
P 2 0
P 2 1
P 2 2
P 2 3
P 2 4
P 2 5
P 2 6
P 2 7
13
12
I N T 1
I N T 0
T1
T0
15
14
31
X1
X2
19
18
/ V PEA
R E S E T
9
R X D
T X D
17
16
RD
WR
10
11
30
29
P S E N
P / AL E
D0
D1
D2
D3
D4
D5
D6
D7
1
A 1 4
A 1 4
A 1 5
1
11
A 1 4
A 1 5
CS
I C 1
2, 0 k ?
V
CC
8 7 C 5 2 / 8 9 C 5 2
( a )
第 2章 增强型 MCS-51单片机结构
图 2-16 MCS-51系列单片机与 SRAM存储器的连接
A0
A1
10
9
A2
8
A3
7
A4
6
A5
5
A6
4
A7
3
A8
25
A9
24
A 1 0
21
23
2
26
20
27
A 1 1
A 1 2
OE
WE
6264
I C 3
D0
D1
D2
D3
D4
D5
D6
D7
11
12
13
15
16
18
19
17
19
16
15
12
9
6
5
2
I C 2
D0
D1
D2
D3
D4
D5
D6
D7
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
OE
LE
7 4 L S 3 7 3
3
4
7
8
13
14
17
18
D0
D1
D2
D3
D4
D5
D6
D7
D0
D1
D2
D3
D4
D5
D6
D7
39
38
37
36
35
34
33
32
P 1 0 /T 2
P 1 1 /T 2 E X
P 1 2
P 1 3
P 1 4
P 1 5
P 1 6
P 1 7
P 0 0
P 0 1
P 0 2
P 0 3
P 0 4
P 0 5
P 0 6
P 0 7
1
2
3
4
5
6
7
8
21 A8
22
23
24
25
26
27
28
A9
A 1 0
A 1 1
A 1 2
P 2 0
P 2 1
P 2 2
P 2 3
P 2 4
P 2 5
P 2 6
P 2 7
13
12
I N T 1
I N T 0
T1
T0
15
14
31
X1
X2
19
18
/ V PEA
R E S E T
9
R X D
T X D
17
16
RD
WR
10
11
30
29
P S E N
P / AL E
D0
D1
D2
D3
D4
D5
D6
D7
1
11
C S 1
I C 1
2, 0 k ?
V
CC
8 7 C 5 2 / 8 9 C 5 2
( b )
C S 2
22
第 2章 增强型 MCS-51单片机结构
A0
A1
10
9
A2
8
A3
7
A4
6
A5
5
A6
4
A7
3
A8
25
A9
24
A 1 0
21
23
2
26
20
22
27
A 1 1
A 1 2
A 1 3
OE
WE
62256
I C 3
D0
D1
D2
D3
D4
D5
D6
D7
11
12
13
15
16
18
19
17
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A 1 0
A 1 1
A 1 2
A 1 3
19
16
15
12
9
6
5
2
I C 2
D0
D1
D2
D3
D4
D5
D6
D7
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
OE
LE
7 4 L S 3 7 3
3
4
7
8
13
14
17
18
D0
D1
D2
D3
D4
D5
D6
D7
D0
D1
D2
D3
D4
D5
D6
D7
39
38
37
36
35
34
33
32
P 1 0 /T 2
P 1 1 /T 2 E X
P 1 2
P 1 3
P 1 4
P 1 5
P 1 6
P 1 7
P 0 0
P 0 1
P 0 2
P 0 3
P 0 4
P 0 5
P 0 6
P 0 7
1
2
3
4
5
6
7
8
21 A8
22
23
24
25
26
27
28
A9
A 1 0
A 1 1
A 1 2
A 1 3
P 2 0
P 2 1
P 2 2
P 2 3
P 2 4
P 2 5
P 2 6
P 2 7
13
12
I N T 1
I N T 0
T1
T0
15
14
31
X1
X2
19
18
/ V PEA
R E S E T
9
R X D
T X D
17
16
RD
WR
10
11
30
29
P S E N
P / A L E
D0
D1
D2
D3
D4
D5
D6
D7
1
A 1 4
A 1 4
A 1 5
1
11
A 1 4
A 1 5
CS
I C 1
2, 0 k ?
V
CC
8 7 C 5 2 / 8 9 C 5 2
I C 4
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
7
9
10
11
12
13
14
15
A
B
C
1
2
3
A 1 1
A 1 2
A 1 3
5
4
6A 1 5
A 1 4
7 4 L S 1 3 8
E3
E1
E2
I C 6
C L K 1Q
2Q
3Q
4Q
5Q
6Q
7Q
8Q
1D
2D
3D
4D
5D
6D
7D
8D
7 4 L S 2 7 3
C L R
1
2, 0 k ?
R
V
CC
11
3D0
D1
D2
D3
D4
D5
D6
D7
4
7
8
13
14
17
18
2
5
6
9
12
15
16
19
I C 5 A
1
2
3
7 4 L S 0 2
I C 5 B
5
6
4
I C 5 C
10
8
9
I C 5 D
13
输入 口选 通信 号
11
12
V
CC
R
2, 0 k ?
图
2-
17M
CS
-
51
系
列
单
片
机
数
据
存
储
器
、
扩
展I/O
口
片
选
信
号
通
用
电
路
第 2章 增强型 MCS-51单片机结构
8000H～ 87FFH
8800H～ 8FFFH
9000H～ 97FFH
9800H～ 9FFFH
A000H～ A7FFH
A800H～ AFFFH
B000H～ B7FFH
B800H～ BFFFH
0Y
1Y
2Y
3Y
4Y
5Y
6Y
7Y
第 2章 增强型 MCS-51单片机结构
图 2-18 MCS-51系列单片机与数据和程序存储器的连接
A0
A1
10
9
A2
8
A3
7
A4
6
A5
5
A6
4
A7
3
A8
25
A9
24
A 1 0
21
23
2
22
20
27
A 1 1
A 1 2
OE
CE
27128
I C 3
D0
D1
D2
D3
D4
D5
D6
D7
11
12
13
15
16
18
19
17
19
16
15
12
9
6
5
2
I C 2
D0
D1
D2
D3
D4
D5
D6
D7
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
OE
LE
7 4 L S 3 7 3
3
4
7
8
13
14
17
18
D0
D1
D2
D3
D4
D5
D6
D7
D0
D1
D2
D3
D4
D5
D6
D7
39
38
37
36
35
34
33
32
P 1 0 /T 2
P 1 1 /T 2 E X
P 1 2
P 1 3
P 1 4
P 1 5
P 1 6
P 1 7
P 0 0
P 0 1
P 0 2
P 0 3
P 0 4
P 0 5
P 0 6
P 0 7
1
2
3
4
5
6
7
8
21 A8
22
23
24
25
26
27
28
A9
A 1 0
A 1 1
A 1 2
P 2 0
P 2 1
P 2 2
P 2 3
P 2 4
P 2 5
P 2 6
P 2 7
13
12
I N T 1
I N T 0
T1
T0
15
14
31
X1
X2
19
18
/ V PEA
R E S E T
9
R X D
T X D
17
16
RD
WR
10
11
30
29
P S E N
P / A L E
D0
D1
D2
D3
D4
D5
D6
D7
1
11
P G M
I C 1
8 0 C 3 2
V
PP
1
A 1 3
A0
A1
A2
A3
A4
A5
A6
A7
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A 1 0
A 1 1
A 1 2
A 1 3
A 1 3
A0
A1
10
9
A2
8
A3
7
A4
6
A5
5
A6
4
A7
3
A8
25
A9
24
A 1 0
21
23
2
26
20
27
A 1 1
A 1 2
OE
WE
6264
I C 4
D0
D1
D2
D3
D4
D5
D6
D7
11
12
13
15
16
18
19
17
D0
D1
D2
D3
D4
D5
D6
D7
CS1
C S 2
22
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A 1 0
A 1 1
A 1 2
V
CC
26
I C 3 地址 范围, 0000H ～ 3 F F F H
I C 4 地址 范围, 4000H ～ 5 F F F H
或 6000H ～ 7 F F F H
第 2章 增强型 MCS-51单片机结构
2.5 操 作 时 序
在 MCS-51中, 一个状态周期由两个时钟周期组成 。
MCS-51一个机器周期由六个状态周期组成，共 12个振荡周期。
振荡周期，也就是时钟周期，它是输入时钟信号频率 fOSC的倒数。
状态周期，即 CPU从一个状态转换到另一状态所需的时间。
机器周期指的是计算机完成一次完整的、基本的操作所需要的时间。
第 2章 增强型 MCS-51单片机结构
*2.5.1 对外部程序存储器的读操作时序
图 2-19 MCS-51外部程序存储器读时序
一相 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2
S1 S2 S3 S4 S5 S6 S1
一个 机器 周期
一个 状态 周期
A L E
T L H L L
P S E N
T P L I V
P2 A 1 5 ～ A8 A 1 5 ～ A8
P0
T A V I V
指令 A7 ～ A0 指令 A7 ～ A0 指令
第 2章 增强型 MCS-51单片机结构
（ 1） ALE信号在 S1P2有效时,PSEN继续保持高电平或从低电
平变为高电平无效状态。
（ 2）在 S2P1时把 PC中高 8位地址送到 P2口引脚线上，把 PC中低
8位地址送到 P0口引脚线上,P0口地址 A7~A0在 ALE下降沿被锁
存到片外地址锁存器,P2口地址一直保持到 S4P2。
（ 3） PSEN在 S3到 S4P1期间有效，选中片外 ROM工作，并根据 P2
口和地址锁存器输出地址读出 MOVC指令码 93H，经 P0口送到 IR。
（ 4）对指令译码，产生控制信号。
第 2章 增强型 MCS-51单片机结构
（ 6） PSEN在 S6到下个周期的 S1P1期间第二次有效，并在 S6P2时
从片外 ROM中读出由 P2口和片外锁存器输出地址对应的 ROM单元
中常数，该常数经 P0口送到 CPU的 A。
（ 5）在 S4P2时,CPU先把 A中的地址偏移量和 DPTR中的地址相加，
把和高八位送到 P2口低 8位送 P0口，其中 P0口地址由 ALE第二个下
降沿锁存到片外锁存器。
第 2章 增强型 MCS-51单片机结构
(1) 存储器地址有效到数据输出有效时间 TACC必须小于等
于 CPU地址有效到采样 P0数据时间 TAVIV,即要求：
TACC≤TAVIV=5T-t
(地址有效到无效的时间为 5T,但 CPU在无效前采样 P0口
数据, t即为采样数据到无效的间隔, t的大小可从 MCS-51技术
手册中查到 。 )
第 2章 增强型 MCS-51单片机结构
(2) 存储器有效到数据输出有效时间 TOE必须小于等于有效
到 CPU采样 P0口数据时间 TPLIV,即要求：
TOE≤TPLIV=3T-t
当由单片存储器芯片组成程序存储器时, 片选信号接地,
一直处于有效状态, 不用考虑存储器片选信号有效到数据输出
有效时间 TCE；而当程序存储器由两个或两个以上的芯片组成时,
片选信号由高位地址译码产生, 片选信号有效到采样 P0口数据
的时间等于 TAVIV。 但存储器芯片技术参数中的 TCE≤TACC，
因此只要满足 TACC≤TAVIV,即满足
TCE≤TAVIV
不用考虑 TCE问题。
第 2章 增强型 MCS-51单片机结构
2.5.2 外部数据存储器读写时序
在 MCS-51系列单片机中, 通过 MOVX指令读写外部数据存储器, 包括：
MOVX A,@Ri ; 将 Ri寄存器指定的外部 RAM单元 (低 8位外部
数据存储器地址存放在; Ri寄存器中, 寻址范围为 00H～ FFH)内容
传送到累加器 A中 (读操作 )
MOVX @Ri,A ; 将累加器 A中的内容传送到由 Ri寄存器指定
的外部 RAM单元中 （ 写; 操作 ）
MOVX A,@DPTR ; 将 DPTR寄存器指定的外部 RAM单元 (16位
外部数据存储器地址存放; 在外部数据地址寄存器 DPTR中, 寻址范围
为 0000H～ FFFFH)内容传送; 到累加器 A中 (读操作 )
MOVX @DPTR,A ; 将累加器 A中的内容传送到由 DPTR寄存器
指定的外部 RAM单元中 (写 ;操作 )
第 2章 增强型 MCS-51单片机结构
1,外部数据存储器读操作时序
第 2章 增强型 MCS-51单片机结构
“MOVX A,@DATR”或, MOVX A,@Ri”指令属于单字节双
周期指令, 操作时序如图 2-20所示 。 在第一个机器周期内, 取
出指令码, 操作时序与程序存储器读时序相同, 在第一个机器
周期的 S5P1 相后, 进 入 指 令 的 执 行 阶 段, 对于 MOVX
A,@DPTR指令来说, 外部数据存储器低 8位地址存放在 DPL寄
存器中, 这时 P0口输出的信息就是 DPL寄存器内容, 高 8位地址
存放在 DPH寄存器中, P2口输出 DPH寄存器内容；对于 MOVX
A,@Ri指令来说, 外部数据存储器低 8位地址存放在 Ri寄存器中,
通过 P0口输出, 而 P2口输出内容是 P2口锁存器的内容, 保持不
变 。
第 2章 增强型 MCS-51单片机结构
因此, MCS-51与外部数据存储器连接时, 必须保证：
(1) ?TACC≤TAVDV=9T-x (地址有效到 CPU读外部 RAM数据
时间, x的大小可从 MCS-51技术手册中查到 )。
(2) ?TOE≤TRLDV=5T-x。
(3) ?TOHZ(无效到存储器芯片数据总线变为高阻态的时
间 )≤1T。
(4) 地址有效到写操作结束时间 TAW≤10T。
(5) 数据有效到写操作结束时间 TDW≤7T。
一般采用静态 RAM(即 SRAM)作为外部数据存储器，而
SRAM读写速度比 EPROM快，且读写外部 RAM时间比读外部
ROM长。因此，当时钟信号频率 ≤12 MHz时，所有静态 RAM均
满足要求。
第 2章 增强型 MCS-51单片机结构
2,外部数据存储器写操作时序
第 2章 增强型 MCS-51单片机结构
外部数据写操作时序与读操作时序相似, 外部数据存储器地址
信息锁存后, 在第一个机器周期的 S6P1结束时, 写数据就出现
在 P0口引脚上；在 S6P2结束时刻外部数据存储器写选通信号有
效 (该信号接外部数据存储器芯片的写允许信号 ),启动写操作
（ 写数据有效到有效时间 TQVWX=T-x）, 保持时间 TWLWH＝
6T。 因此, 地址有效到写操作结束时间为 10T(地址有效到有效
时间＋有效时间 )。
第 2章 增强型 MCS-51单片机结构
2.5.3 6时钟 /机器周期模式下的时序
对于 8XC3XX2,8XC5XX2芯片来说，可以选择 6时钟 /
机器周期运行模式。在这种情况下，操作时序图中各信号出
现顺序不变，但时间间隔与,12时钟 /机器周期”标准模式相
比，将减小一半。因此，在 6时钟 /机器周期模式下，扩展外
部存储器或 I/O端口时，必须注意外部存储器芯片存取速度能
否满足要求，否则必须降低时钟频率。
第 2章 增强型 MCS-51单片机结构
2.6 复位及复位电路
2.6.1 CPU内部复位电路
图 2-21 增强型 MCS-51系列单片机芯片内部复位电路
斯密 特触 发器
内部 复位 电路
R
R S T
( 内部 复位 电阻 )
8 X C 5 X
8 X C 5 X 2
C P U
R S T
≥2 个机 器周 期
第 2章 增强型 MCS-51单片机结构
2.6.2 复位电路
图 2-22 MCS-51外部复位电路
V
CC
R S T
V
SS
＋
C
22 ? F
8 X C 5 X
8 X C 5 X 2
C P U
V
CC
( a )
V
CC
R S T
V
SS
＋
C
22 ? F
8 X C 5 X
8 X C 5 X 2
C P U
V
CC
( b )
V
o
R
8, 2 k ?
V
CC
R S T
V
SS
＋
C
22 ? F
8 X C 5 X
8 X C 5 X 2
C P U
V
CC
( c )
D
R1
8, 2 K ?
K
R2
270
第 2章 增强型 MCS-51单片机结构
2.7 节电运行状态和掉电运行状态
对于采用 CHMOS工艺生产的增强型 MCS-51内核 CPU，如
8XC5X系列,8XC5XX2系列，除了正常的操作方式外，还具
有掉电运行方式和节电运行方式，且后备电源可直接加入 VCC
端，掉电数据保护容易现实。 8XC5X系列单片机工作方式由特
殊功能寄存器 PCON内的 b1,b0位控制，该寄存器各位含义如
下：
SMOD1 SMOD0 - POF GF1 GF0 PD IDL
b7 b6 b5 b4 ?b3 b2 b1 b0
b7 b6 b5 b4 ?b3 b2 b1 b0
第 2章 增强型 MCS-51单片机结构
SMOD1(即 b7位 ),SMOD0(即 b6位 )与串行通信有关, 其中
SMOD1是波特率倍增位, 当该位为１时, 设置的波特率 × ２；
SMOD0是帧错误 /模式识别选择位 。
GF1,GF0为通用标志, 由用户置位或复位 。
POF(即 b4)为上电标志位, 当电源引脚 Vcc由 0 V升到 +5 V工作
过程中, POF被硬件置 1。 只要 VCC维持在 3.0 V以上, POF位就不
变 。
PD(即 b1位 )为掉电操作方式位 。 当 PD=1时, 进入掉电操作方
式 。
IDL(即 b0位 )为节电操作方式位 。 当 IDL=1时, 进入节电运行
方式 。
当 PD和 IDL位同时有效，即 PD,IDL位均为 1时，进入掉电方
式，即掉电方式优先权高于节电方式。
第 2章 增强型 MCS-51单片机结构
复位后, PCON寄存器初值为 00XX0000B,即 PD,IDL均
为 0,处于正常操作方式 。
由于 PCON寄存器不具备位寻址功能, 因此只能通过或指
令对 PCON寄存器中的某一位进行置位操作, 如：
ORL PCON,#01H ; 和立即数 01H进行逻辑或运算,
使 b0位, 即 IDL=1,迫使机器进
入节; 电运行状态
第 2章 增强型 MCS-51单片机结构
CHMOS工艺的 MCS-51系列单片机三种工作方式下的功
耗 (振荡频率为 12 MHz)：
CPU状态 工作电流 电压 功耗
正常操作方式 16.0 mA ?5 V 80.0 mW
节电操作方式 3.7 mA ?5 V 18.5 mW
掉电操作方式 50 μA ?2 V 0.1 mW
第 2章 增强型 MCS-51单片机结构
表 2-5 掉电和节电操作期间有关引脚状态
PSEN
引脚状态
对内部 ROM取指时 对外部 ROM取指时
节电方式 掉电方式 节电方式 掉电方式
ALE 高电平 低电平 高电平 低电平
高电平 低电平 高电平 低电平
P0口 SFR数据 SFR数据 高阻态 高阻态
P2口 SFR数据 SFR数据 PCH SFR数据
P1口 SFR数据 SFR数据 SFR数据 SFR数据
P3口 SFR数据 SFR数据 SFR数据 SFR数据
第 2章 增强型 MCS-51单片机结构
1,掉电方式
当 PD位为 1时,CPU进入掉电操作方式,CPU内振荡电路停
止工作，但片内 RAM和特殊功能寄存器内容保持不变；片内所
有操作均处于停止状态。进入掉电方式后，功耗降到最低，电
源电压 VCC只要大于 2 V即可保持片内 RAM和特殊功能寄存器内
信息，此时可通过硬件复位强迫 CPU退出掉电方式或通过外中
断 INT0,INT1唤醒掉电模式。但必须注意通过复位终止掉电状
态时，特殊功能寄存器将重新定义，可见掉电前特殊功能寄存
器内的数据并不能保存，因此，对于需要保护的特殊功能寄存
器必须放在内部 RAM或有后备电池供电的外部 RAM中。
第 2章 增强型 MCS-51单片机结构
为此, 可通过 INT0,INT1中断方式退出掉电状态, 这样就保
留特殊功能寄存器和内部 RAM中的内容 。 通过外中断方式唤醒
掉电模式时, 外中断必须定义为低电平触发方式, 当 INT0或
INT1为低电平时, 震荡器启动, 延迟 10 ms待晶振电路稳定后,
INT0或 INT1恢复为高电平, 执行中断返回指令 RETI指令后,
返回正常操作模式 。
必须注意进入电源掉电状态前，电源 VCC不能下降；在电
源 VCC恢复为正常前，不能终止掉电状态。
第 2章 增强型 MCS-51单片机结构
2,节电方式
当 IDL=1时, CPU进入节电运行方式,CPU内振荡电路仍在工
作, 给中断系统, 定时 /计数器, 串行口等部件提供时钟信号,
但切断了输入 CPU内核的时钟信号, 使 CPU操作处于暂停状态 。
在节电状态下, 内部 RAM及特殊功能寄存器, 程序计数器 PC
等均保持不变, 即退出节电状态后, 完全能恢复运行, 这一点
与掉电方式不同 。 即进入节电方式时, 无须保护数据 。
进入节电方式后,ALE信号和 为高电平。
PESN
第 2章 增强型 MCS-51单片机结构
有两种方法可以退出节电方式：
·硬件中断
由于在节电方式下, 中断系统仍在工作, 因此, 任何允许
的中断请求均会引起硬件清除 IDL标志, 从而退出节电方式,
并执行相应中断服务程序, 返回后即可执行 IDL=1的指令的下
一条指令 。
·硬件复位
利用硬件复位同样可退出节电方式，但硬件复位后，各特
殊功能寄存器将重新定义,PC也为 0000H，即通过硬件复位退
出节电方式将不能恢复特殊功能寄存器的值。
第 2章 增强型 MCS-51单片机结构
1,芯片引脚定义, 内部结构
2,I/O口 （ P0,P1,P2,P3） 的结构与功能
3,存储器系统
4,MCS-51外部存储器连接
5,MCS-51外部存储器连接
6,复位电路, 运行方式
教学内容：
第 2章 增强型 MCS-51单片机结构
教学要求：
1、了解单片机内部结构、引脚定义、存储器、特殊功能
寄存器的功能作用,4个 I/O口内部结构
32,掌握 I/O口使用方法, 存储器的配置, 时序及电路
第 2章 增强型 MCS-51单片机结构
2.1 内部结构和引脚功能
2.2 输入 /输出 (I/O)口
2.3 存储器系统
2.4 MCS-51外部存储器的连接
2.5 操作时序
2.6 复位及复位电路
2.7 节电运行状态和掉电运行状态
第 2章 增强型 MCS-51单片机结构2.1 内部结构和引脚功能
2.1.1 内部结构
P0 口驱 动器
P 0, 0 ～ P 0, 7
P0 锁存 器R A M
R A M 地址 寄存
器
寄存 器 B 累加 器 A c c
暂存 器 1 暂存 器 2
A L U
P2 锁存 器
P2 口驱 动器
P 2, 0 ～ P 2, 7
特殊 功能 寄存 器
组
堆栈 指针 SP
片内 程序 存储 器
PSW
定时 / 计数 及控
制
指
令
寄
存
器
振荡 器
PD
R S T
P S E N
P / A L E
PP
V / EA
X T A L 1 X T A L 2
P1 口驱 动器
P 1, 0 ～ P 1, 7
P1 锁存 器 P3 锁存 器
P3 口驱 动器
P 3, 0 ～ P 3, 7
程序 地址 寄存 器
缓冲 器
PC 加＋ 1
PC
数据 指针
D P T R
8
16
8
V
CC
V
SS
IR
图
2-
1
增
强
型MCS
-
51CPU
内
部
结
构
第 2章 增强型 MCS-51单片机结构
一个 8位通用中央处理器 CPU
128B~256B片内数据存储器 RAM
4 KB~32B的片内程序只读存储器 ROM或 EPROM
27个特殊功能寄存器 SFR。
4个 8位并行输入输出 I/O接口, P0口,P1口,P2口,P3
口（共 32线）,用于并行输入或输出数据。
1个全双工串行口。
3个 16位定时器 /计数器
8XC5X组成
6个中断源,4个优先级
第 2章 增强型 MCS-51单片机结构
2.1.2 引脚功能
第 2章 增强型 MCS-51单片机结构
图 2-2 增强型 MCS-51 CPU常见封装形式引脚排列
(a) ?DIP封装； (b) ?PLCC封装； (c) ?PQFP封装
第 2章 增强型 MCS-51单片机结构
图 2-3 增强型 MCS-51 CPU引脚逻辑符号
V
CC
V
SS
RD
WR
T1
P
O
R
T
0
数据 / 地址总线
P
O
R
T
1
T2
T 2 E X
P
O
R
T
2
高 8 位地址总线
P
O
R
T
3
T0
I N T 1
I N T 0
T x D
R x D
R S T
PP
V / EA
P S E N
P R O G / A L E
X T A L 2
X T A L 1
第 2章 增强型 MCS-51单片机结构表 2-2 引脚功能
第 2章 增强型 MCS-51单片机结构
表 2-2 引脚功能
第 2章 增强型 MCS-51单片机结构
表 2-2 引脚功能
第 2章 增强型 MCS-51单片机结构
图 2-4 增强型 MCS-51振荡电路及连接
5 - 3 0 p F
C2
C1
晶体 振荡 器
X T A L 2
X T A L 1
内部 电阻
内部 电阻
接片 内时 钟电 路
与非 门 A
PD
内部 电阻
第 2章 增强型 MCS-51单片机结构
1,主电源引脚 Vcc和 Vss
VCC（ 40脚）, 接 +5 V电源正端 ;
VSS（ 20脚）, 接 +5 V电源地端。
2,外接晶体引脚 XTAL1和 XTAL2
XTAL1（ 19脚）, 接外部石英晶体的一端,在单片机内部,
它是一个反相放大器的输入端,这个放大器构成了片内
振荡器。 当采用外部时钟时,对于 HMOS单片机,该引脚
接地 ; 对于 CHMOS单片机,该引脚作为外部振荡信号的输入端。
第 2章 增强型 MCS-51单片机结构
XTAL2（ 18脚）, 接外部晶体的另一端。 在单片机内部,接
至片内振荡器的反相放大器的输出端。 当采用外部时钟时,
对于 HMOS单片机,该引脚作为外部振荡信号的输入端 ; 对于
CHMOS芯片,该引脚悬空不接。
第 2章 增强型 MCS-51单片机结构
3,控制信号或与其它电源复用引脚
控制信号或与其它电源复用引脚有
RST/VPD、, 和 等 4种形式。
（ 1） RST/VPD（ 9脚）, RST即为 RESET,VPD为备
用电源,所以该引脚为单片机的上电复位或掉电保护端。
（ 2） (30脚 ),当访问外部存储器时,ALE
（允许地址锁存信号）以每机器周期两次的信号输出,用
于锁存出现在 P0口的低 8位地址。
/.A L E P R O G P S E N/ PPEA V
/A L E P R O G
第 2章 增强型 MCS-51单片机结构
（ 3） （ 29脚）, 片外程序存储器读选通
信号输出端,低电平有效。
（ 4） （ 31脚）, 为访问外部程序
存储器控制信号,低电平有效。
PSEN
/ PPEA V EA
4,输入 /输出（ I/O）引脚 P0口,P1口,P2口及 P3口
第 2章 增强型 MCS-51单片机结构
四个双向 8位 I/O口，共 32根 I/O口线，每个 I/O线均由
锁存器，输出电路和输入缓冲器组成。每个 I/O既可作
输入又可作输出，每一条口线可独立用作输入又可用
作输出，作输出时可锁存数据，作输入时可缓冲数据。
2.2 输入 /输出（ I/O）口
第 2章 增强型 MCS-51单片机结构
一,P1口内部结构及使用
P1口的结构原理图
第 2章 增强型 MCS-51单片机结构
输出口，数据经内部总线、
锁存器反相输出端,V2管
栅极、漏极到 P1口引脚。
当 CPU执行“读 -修改 -写”操作指令（ ANL P1,A）
时,CPU不直接读引脚上的数据，而是 CPU先读 P1口
D锁存器中的数据，当读锁存器信号有效，三态缓冲器
开通,Q端数据送入内部总线和中的数据进行逻辑与操
作，结果在送回 P1端口锁存器，此时锁存器中的内容
反映到引脚上。
第 2章 增强型 MCS-51单片机结构
作为输入时，必须先执行写端口指令，将 P1口锁存器置 1，
否则引脚有可能被钳位在低电平。
输入口：读引脚脉冲把三态缓冲器打开，端口数据经缓冲器
读入到内部总线。
第 2章 增强型 MCS-51单片机结构
图 2-6 P1.X作为输入引脚的示意图
M C S ? 51
P 1, X
( 输入 )
输入 低电 平
R
C
＋ V
CC
N P N
R
b
第 2章 增强型 MCS-51单片机结构
P0口 1位结构原理图
二,P0口内部结构及使用
第 2章 增强型 MCS-51单片机结构
输出时, 写锁存器脉冲 CLK有效, 输出信号经内部总线 → 锁存器
输入端 D→ 反相输出端 → 多路开关 → V2 栅极 → V2漏极到输出端 。
由于 V1管截止, 所以作为输出口时, P0口是漏极开路输出 。
1．作为 I/O端口时
P0作为输入口时，必须先执行写端口指令，如,SETB P0.X或 MOV
P0,#0FFH将 P0口锁存器置,1”，端输出低电平，使 V2管截止，否则
P0.X引脚也有可能被钳位在低电平状态。在读引脚信号作用下，输
入信息经 P0.X引脚 → 读引脚三态门电路到内部总线。
第 2章 增强型 MCS-51单片机结构
当 CPU对片外存储器读 /写时, 由内部硬件使控制线 =1,开关
MUX指向反相器输出端, 这时 P0口作为地址 /数据总线分时使用 。
当 P0用做输出地址 /数据总线时, 上 /下两个输出驱动器处于反相
状态, 构成推拉式的输出电路, 可提高负载能力；当 P0口输入
数据时,, 读引脚, 信号有效, 打开输入缓冲器, 使数据进入
内部总线 。
2,作为地址 /数据总线时
在访问外部存储器时,P0口作为分时复用传送低 8位地址 /数据总线。
地址信号经“地址 /数据”线 → 反相器 → V2栅极 → V2 漏极输出。
第 2章 增强型 MCS-51单片机结构
通过以上分析, 可以看出当 P0口作为地址 /数据总线使用时, 在
读指令码或输入数据前, CPU自动向 P0口锁存器写入 0FFH,破
坏了 P0口原来的状态 。 因此, 不能再作为通用 I/O端口, 这点在
系统硬件设计时务必注意, 即程序中不能再含有以 P0 口作为操
作数 (包括源操作数和目的操作数 )的指令 。
第 2章 增强型 MCS-51单片机结构
1,作为 I/O端口时
控制”信号为,0”，多路开关转向锁存器同相输出端 Q，输出信
号经内部总线 → 锁存器输出端 Q→ 反相器 → V2管栅极 → V2管漏极
输出。由于 V2管漏极带有上拉电阻，可以提供一定的上拉电流，
负载能力约为 4个 TTL与非门；作为输入口前，同样需要向锁存器
写入,1”，使反相器输出低电平,V2管截止，即引脚悬空时为高
电平，防止引脚被钳位在低电平。读引脚信号有效后，输入信息
经读引脚三态门电路到内部数据总线。
三,P2口内部结构及使用
第 2章 增强型 MCS-51单片机结构
2,作为地址总线时
P2口作为地址总线时，“控制”信号为,1”，多路开关转
向“地址”线，地址信息经反相器 → V2管栅极 → 漏极输出。
由于 P2口输出高 8位地址，与 P0口不同，无需分时使用，因此
P2口上的地址信息 (程序存储器的 A15～ A8)或数据地址寄存器
高 8位 DPH保存时间长，无需锁存。
第 2章 增强型 MCS-51单片机结构
作为第二功能输出时, CPU会自动向锁存器写入, 1”,打开与非
门, 这时与非门同样等效于一个反相器, 第二功能输出信号经与
非门 → V2管的栅极 → 漏极 → P3.X引脚；作为第二功能输入时,
,第二功能输出, 控制端, 锁存器输出端均为, 1”,与非门输出
低电平, V2管截止, 输入信号经引脚 → 缓冲器 → 第二功能输入 。
四,P3口内部结构及使用
第 2章 增强型 MCS-51单片机结构
五,I/O口负载能力
图 2-8 P1～ P3口驱动三极管电路
8 X C 5 X C P U
P 1, X
R
C
V
CC
V
( a )
8 X C 5 X C P U
P 1, X
R
C
V
CC
V
( b )
8 X C 5 X C P U
P 1, X
R
e
V
CC
V
( c )
R
b
R
b
4, 3 k ?
～ 9, 1 k ?
第 2章 增强型 MCS-51单片机结构
六, 读锁存器和读引脚指令
当把 P0～ P3口作为输入引脚使用时, 以 I/O口作为源操作数
的数据传送指令, 算术及逻辑运算指令, 位测试转移指令等属
于读引脚指令, 如：
MOV C,P1.0 ; 将 P1.0引脚信号读到位累加器 C中
MOV A,P1 ; 将 P1口的 P1.0～ P1.7引脚信号读到
累加器 A中
第 2章 增强型 MCS-51单片机结构
ANL A,P1 ; 将 P1口的 P1.0～ P1.7引脚信号与累加器 A相与
ADDA,P1 ; 将 P1口的 P1.0～ P1.7引脚信号与累加器 A相加
JB P1.0,LOOP ; ?P1.0引脚信号为 1,则转移
JNB P1.0,LOOP ; ?P1.0引脚信号为 0,则转移
而所有的, 读 —改 —写, 指令均读 I/O口锁存器, 如：
JBC P1.0,LOOP ; P1.0锁存器为 1转移, 且将 P1.0锁存器
清零
DEC P1
INC P1
CPL P1.0
第 2章 增强型 MCS-51单片机结构
2.3 存储器系统
图 2-9 8XC5X/8XC5XX2系列单片机存储器结构
第 2章 增强型 MCS-51单片机结构
80C31,80C32存储器结构
第 2章 增强型 MCS-51单片机结构
外部程序存储器用 PSEN信号选通
外部数据存储器由 RD和 WR信号选通
内部数据存储器通过 MOV指令读写,WR,RD无效
外部数据存储器通过 MOVX指令读写，并由 RD和 WR信号
选通
第 2章 增强型 MCS-51单片机结构
在 8XC32/8XC52/54/58系列中, 尽管高 128字节内部 RAM地址
空间与特殊功能寄存器地址空间重叠, 但使用不同寻址方式访
问, 也不会造成混乱, 例如：
MOV R0,#90H
MOV @R0,A ; 把累加器 A内容送内部 RAM 90H单
元 。 MCS-51规定, 对于高 128; 字节内部 RAM只能用寄存器间接寻
址方式访问
MOV 90H,A ; 把累加器 A内容送地址为 90H的特殊
功能寄存器 (即 P1口 )。 MCS-51; 规定特殊功能寄存器只能用直接寻
址方式读写
第 2章 增强型 MCS-51单片机结构
对于带有片内 ROM的 MCS-51系列单片机来说, 片内程序存储
器和外部程序存储器地址空间重叠 。 如果 /VPP引脚为高电平,
且程序计数器 PC小于等于片内 ROM的地址空间时, 将从片内程
序存储器取指令；而当 PC超出片内 ROM地址空间时, 自动到外
部程序存储器取指令, 即在 P0口输出低 8位地址 (A0～ A7),在
P2口输出高 8位地址 (A15～ A8)。
EA
2.3.1 程序存储器
当 /?VPP引脚为低电平时，一律从外部程序存储器取指令。
因此对于不带 ROM或 EPROM的 80C31,80C32 CPU来说，
/?VPP引脚一律接地。
EA
EA
第 2章 增强型 MCS-51单片机结构
增强型 MCS-51系列单片机保留给系统使用的程序存储器地址
空间如下：
系统复位 0000H
外部中断 0服务程序入口地址 0003H
定时器 0中断服务程序入口地址 000BH
外部中断 1服务程序入口地址 0013H
定时器 1中断服务程序入口地址 001BH
串行口中断服务程序入口地址 0023H
定时器 2中断服务程序入口地址 002BH
第 2章 增强型 MCS-51单片机结构
复位后, 程序计数器 PC为 0000H,即从程序存储器的 0000H单
元读出第一条指令, 因此可在 0000H单元内放置一条跳转指令,
如 LJMP XXXX(XXXX表示主程序入口地址 )。 由于系统给每一
中断服务程序预留了 8个字节, 因此, 用户主程序一般存放在
0033H单元以后, 如：
ORG 0000H ；用伪指令 ORG指示随后的指令码从 0000H单元开
始存放
LJMP Main ；在 0000H单元放一条长跳转指令, 共 3个字节
ORG 0003H
LJMP INT0 ；跳到外中断服务程序的入口地址
…… ；其他中断入口地址初始化
ORG 50H ；主程序代码从 50H单元开始存放
Main,； Main是主程序入口地址标号
第 2章 增强型 MCS-51单片机结构
2.3.2 片内数据存储器
8XC51,8XC31芯片内部 RAM容量为 128字节（ 00H~7FH）
内部 RAM和特殊功能寄存器组成
8XC52/54/58芯片来说，内部 RAM的容量为 256字节（ 00H~0FFH）
第 2章 增强型 MCS-51单片机结构
1,片内 RAM
8XC51,8XC31芯片内部 RAM容量为 128字节，根据用途可
划分为工作寄存器区、位寻址区和用户数据存储器区 (可作用户
RAM和堆栈区 )，如表 2-3所示。
1） 工作寄存器区
内部 RAM块的 00H～ 1FH区,共分 4个组,每组有 8个工
作寄存器 R0～ R7,共 32个内部 RAM单元。 寄存器和 RAM地
址的对应关系如表 2―5 所示。
第 2章 增强型 MCS-51单片机结构
表 2-3 内部 RAM地址空间
字节地址
高 128字节内部 RAM FFH～ 80H
用户 RAM和堆栈区 7FH～ 30H
第 2章 增强型 MCS-51单片机结构 续表
第 2章 增强型 MCS-51单片机结构
表 2―5 工作寄存器和 RAM地址对照表
哪 1组寄存器工作由程序状态字 PSW中的 PSW.3（ RS0）
和 PSW.4（ RS1）两位来选择,其对应关系如表 2―6 所示。
第 2章 增强型 MCS-51单片机结构
表 2― 6 工作寄存器组的选择表
第 2章 增强型 MCS-51单片机结构
2） 位寻址区
20H～ 2FH单元为位寻址区,这 16个单元（共计 128
位）的每 1位都有一个 8位表示的位地址,位地址范围为
00H～ 7FH,如表 2―7 所示。 位寻址区的每 1位都可当作软
件触发器,由程序直接进行位处理。 通常可以把各种程序
状态标志,位控制变量存于位寻址区内。 同样,位寻址的
RAM单元也可以按字节操作作为一般的数据缓冲器。
第 2章 增强型 MCS-51单片机结构
表 2―7 内部 RAM中位地址表
第 2章 增强型 MCS-51单片机结构
3） 数据缓冲区
30H～ 7FH是数据缓冲区,也即用户 RAM区,共
80个单元。 MCS—52子系列片内 RAM有 256个单元,
前两个的单元数与地址都和 MCS—51子系列一致。 用
户 RAM区从 30H～ FFH,共 208个单元。
第 2章 增强型 MCS-51单片机结构
2,特殊功能寄存器
由于单片机内集成了一些常用的 I/O接口电路, 如并行 I/O端
口, 串行口, 定时器 /计数器, 中断控制器等, 因此这些 I/O接
口单元电路内的寄存器也就位于 CPU内部, 统称为特殊功能寄
存器 (SFR,即 Special Function Registers)。
MCS-51 CPU与通用微处理不同，除了给 I/O接口电路寄存
器，如定时 /计数器控制寄存器 TCON分配字节地址外,CPU内
的寄存器也有字节地址，如累加器 Acc字节为 0E0H。增强型
MCS-51系列单片机内共有 33个特殊功能寄存器，其地址分散
在 80H～ FFH之间，如表 2-4所示。
第 2章 增强型 MCS-51单片机结构
表 2-4 特殊功能寄存器地址映象
第 2章 增强型 MCS-51单片机结构
表 2-4 特殊功能寄存器地址映象
第 2章 增强型 MCS-51单片机结构表 2-4 特殊功能寄存器地址映象
第 2章 增强型 MCS-51单片机结构
CPU内部特有的寄存器, 常用于存放参加算术或逻辑运算的两个
操作数中的一个及运算结果, 即用于存放目的操作数, 例如：
ADD A,30H ;在指令中, 累加器 Acc常简写为, A”
该指令的含义是以累加器 Acc内容作为被加数, 加数存放在内部
RAM的 30H单元中, 相加后的结果, 即和再存放到累加器 Acc中 。
由于早期的 CPU没有乘法运算功能，乘法运算需要通过多次
加法运算实现,而在多次加法运算中，寄存器 Acc总是存放中间
结果，即起了累加功能,因此也就用“累加器”来称呼该寄存器。
1) 累加器 Acc
第 2章 增强型 MCS-51单片机结构
2) ?B寄存器
B寄存器也是 CPU内特有的一个寄存器, 主要用于乘法和除
法运算 。 在乘法运算中, 被乘数放在累加器 Acc中, 乘数放在
B寄存器中, 积的高 8位存放 B寄存器中, 低 8位放在累加器
Acc中, 如：
MUL AB ; BA←A × B
在除法运算中，被除数放在累加器 Acc中，除数放在 B寄
存器中。运算后，商放在累加器 Acc中，而余数放在 B寄存器
中。
第 2章 增强型 MCS-51单片机结构
3) 程序状态字寄存器 PSW
程序状态字寄存器有时也称为“标志寄存器”，由一些标
志位组成，用于存放指令运行的状态,MCS-51中 PSW寄存器
各位含义如下：
b7 b6 b5 b4 b3 b2 b1 b0
Cy AC F0 RS1 RS0 OV - P
Cy：进位标志。在进行加法运算时，当最高位即 b7位有进
位，或执行减法运算最高位有借位时,Cy为 1；反之为 0。
第 2章 增强型 MCS-51单片机结构
AC：辅助进位标志 。 在进行加法运算时, 当 b3位有进位, 或
执行减法运算 b3位有借位时, AC为 1,反之为 0。 设置辅助进位
标志 AC的目的是为了便于 BCD码加法, 减法运算的调正 。
OV,溢出标志 。 在计算机内, 带符号数一律用补码表示 。 在 8
位二进制中, 补码所能表示的范围是 -128～ +127,而当运算结果
超出这一范围时, OV 标志为 1,即溢出；反之为 0。
带符号的算术运算 OV=C6⊙ C7
P,奇偶标志。该标志位始终体现累加器 Acc中,1”的个数的
奇偶性。 如果累加器 Acc中,1”的个数为奇数，则 P位置 1；当累
加器 A中,1”的个数为偶数 (包括 0个 )时,P位为,0”，即 MCS-
51采用奇校验方式。
第 2章 增强型 MCS-51单片机结构
【 例 2.1】 分析执行如下指令后,PSW寄存器各标志位的值。
MOV A,#10101101B
ADD A,#01111101B ; 0ADH与 7DH相加, 结果存放在 A中
1 0 1 0 1 1 0 1 ; ?173(无符号数 )； -83(带符号数 )
+ 0 1 1 1 1 1 0 1 ; ?125(无符号数 )； +125(带符号数 )
───────
1 0 0 1 0 1 0 1 0 ; 作为无符号数时, 和为 12AH(由于结
果超出 FFH,前面的, 1”; 自然丢失, 寄存器 A的内容为 2AH)，
即 298；作为有符号数时,; 和为 2AH，即 42
第 2章 增强型 MCS-51单片机结构
【 例 2.2】 分析执行如下指令后, PSW寄存器各标志位的值 。
MOV A,#10101101B
ADD A,#10011101B ; ?0ADH与 9DH相加, 结果存放在 A中
1 0 1 0 1 1 0 1 ; 173(无符号数 )； -83(带符号数 )
+ 1 0 0 1 1 1 0 1 ; 157(无符号数 )； -99(带符号数 )
──────────
1 0 1 0 0 1 0 1 0 ; 作为无符号数时, 和为 14AH(由于结果超出
FFH,前面的, 1”; 自然丢失, 寄存器 A内容为 4AH),即 330；
作为有符号数时,; 和为 -182
第 2章 增强型 MCS-51单片机结构
两个同号数相加, 结果可能溢出；两个异号数相加, 结果肯定
不会溢出 。 两个同号数相减, 结果肯定不会溢出；而两个异号
数相减, 结果可能溢出 。 而当溢出标志 OV为 1时, 结果不正确 。
第 2章 增强型 MCS-51单片机结构
RS1,RS0：工作寄存器组选择位, 前面已介绍过
F0：用户标志位, 可通过位操作指令将该位置 1或 0。
PSW.1：保留位 。
第 2章 增强型 MCS-51单片机结构
4) 堆栈指针 SP
遵循, 先进后出, 的原则
SP指向内部 RAM中任一单元, 且堆栈向上生长, 即将数据压入堆
栈后, SP寄存器内容增大 。 假设 SP当前值为 2FH,则入堆指令
,PUSH B”(将寄存器 B内容压入堆栈 )的执行过程如图 2-10所示 。
数据入栈的操作过程为：先将 SP加 1(即 SP←SP+1),然后将要入栈
的数据存放在 SP指定的存储单元中。
而将数据从堆栈中弹出时，先将 SP寄存器指定的存储单元内容传
送到 POP指令给定的寄存器或内部 RAM单元中，然后 SP减 1(即
SP←SP -1)。
第 2章 增强型 MCS-51单片机结构
图 2-10,PUSH B”指令的执行过程
(a) PUSH B指令执行前； (b)SP加 1； (c) 寄存器 B存入 SP指定的单元中
32H
31H
30H
2 F H SP
( a )
32H
31H
30H
2 F H
SP
( b )
32H
31H
30H
2 F H
SP
( c )
B
第 2章 增强型 MCS-51单片机结构
图 2-11,POP B”指令的执行过程
(a) POP B指令执行前； (b) 将 SP指定单元内容传送到寄存器 B中； (SP减 1
( a ) ( b ) ( c )
32H
31H
30H
2 F H
SPB
32H
31H
30H
2 F H
SP
32H
31H
30H
2 F H SP
第 2章 增强型 MCS-51单片机结构
另外, 可以看出堆栈的底部是固定的, 而堆栈的顶部则随着
数据入栈和出栈而上下浮动 。
第 2章 增强型 MCS-51单片机结构
系统复位后, PSW的 b4,b3位为 00,即选择了工作寄存器区
中的 0区作为当前工作寄存器区, SP寄存器的初值为 07H,当有
数据进入堆栈时, 将从 08H单元开始存放, 这一般是不允许的,
因为 08H～ 1FH属于工作寄存器区, 不宜占用； 20H～ 2FH是位
地址区, 也需要部分或全部保留 。 因此, 必须通过数据传送指
令重新设置 SP的初值, 将堆栈底部设在 30H～ 7FH(对于只有 128
字节内部 RAM的 8XC31/8XC51)或 30H～ FFH(对于具有 256字节
内部 RAM的 8XC32/8XC52/54/58)之间, 如：
MOV SP,#5FH ; 将堆栈设在 60H单元之后
第 2章 增强型 MCS-51单片机结构
对于仅有低 128字节内部 RAM的 80C31,80C51来说, 当 SP超出
7FH时发生上溢, 这将出现不可预料的后果 。 因此, 在设置 SP
初值时, 必须考虑堆栈最大深度 。 子程序或中断嵌套层数越多,
所需的堆栈深度就越大 。 为了避免堆栈顶部进入用户数据存储
区而造成混乱,
一般将堆栈设在用户数据存储区之上 。 如在某一应用系统中,
需要 32个字节作为用户数据存储区 (如 30H～ 4FH),则初始化时
将堆栈底部设在 50H,即堆栈深度为 48个字节 (50H～ 7FH)。
MOV SP,#4FH ； SP初值为 4FH
第 2章 增强型 MCS-51单片机结构
对于具有高 128字节的 8XC32,8XC52/54/58等 CPU来说, 最好将
堆栈区设在 80H～ 0FFH之间的高 128字节内部 RAM中, 而将具有
直接寻址功能的低 128字节内部 RAM作为用户数据存储区, 以便
可用多种寻址方式存取用户数据 。 当然, SP也不允许超出 0FFH，
否则同样发生上溢 。 例如预计某系统所需最大堆栈深度为 32字节,
可通过如下指令将栈底设在 0E0H处 。
MOV SP,#0DFH ； SP初值为 0DFH
涉及入栈出栈操作的指令有：
PUSH direct ; 将内部 RAM单元压入堆栈中
POP direct ; 从堆栈中将数据弹入内部 RAM单元中
第 2章 增强型 MCS-51单片机结构
5) 数据指针 DPTR
数据指针 DPTR是一个 16位的专用寄存器, 由 DPH(数据指针高
8位 )和 DPL(数据指针低 8位 )组成, 用于存放 外部数据存储器 的存
储单元地址 。 由于 DPTR是 16位的寄存器, 因此通过 DPTR寄存
器间接寻址方式可以访问 0000H～ FFFFH全部 64 KB的外部数据
存储器空间 。
例如, 可用如下指令将累加器 A的内容传送到外部数据存储器
的 107FH单元中：
MOV DPTR,#107FH ; 将外部数据存储地址 107FH以立即数方式
传送到 DPTR寄存器
MOVX @DPTR,A ; 将累加器 A的内容传送到 DPTR 寄存器内容
指定的外部数据存储器; 单元中
第 2章 增强型 MCS-51单片机结构
为了方便外部 RAM之间的数据块传送, 增强型 MCS-51采用
双数据指针, 由辅助功能寄存器 1(AUXR1)控制, 该寄存器各
位含义如下：
AUXR1(字节为 0A2H)
b7 b6 b5 b4 b3 b2 b1 b0
- - - - GF2 0 - DPS
第 2章 增强型 MCS-51单片机结构
其中：
GF2——可作为用户标志位 。
DPS——数据指针切换位 。 当 DPS=0时, DPTR寄存器对应物
理指针 DPTR0；当 DPS=1时, DPTR寄存器对应物理指针 DPTR1。
b2位恒为 0,且不能写入 。 这样就可以通过 INC AUXR1指令
快速切换数据指针, 而不影响 GF2标志 (由于 b2位不能写入, 加 1
操作时, b1向 b2进位将自动丢失, 影响不到 b7～ b3位 )。
第 2章 增强型 MCS-51单片机结构
6) ?I/O端口寄存器
P0,P1,P2,P3口寄存器实际上就是 P0～ P3口对应的 I/O端
口锁存器, 用于锁存通过端口输出的数据 。
在增强型 MCS-51中, 特殊功能寄存器分别隶属于 CPU内不同
的单元电路, 具体如下：
① CPU单元包含的寄存器,Acc,B,SP,PSW,DPTR、
AUXR,AUXR1和程序计数器 PC。
PC是一个 16位的地址寄存器，用于存放当前指令码在程序
存储器中的地址，但 PC不属于特殊功能寄存器，它没有物理地
址。
第 2章 增强型 MCS-51单片机结构
对特殊寄存器操作时, 可以使用寄存器名, 直接引用这些寄存
器对应的字节地址 。 例如：
MOV A,#30H ; 将立即数 30H传送到累加器 A中, 这条指
令的目的操作数使用了寄存器; 寻址方式
MOV 0E0H,#30H ; 将立即数 30H传送到直接地址 0E0H
中, 这条指令的目的操作数使用了
直接; 寻址方式
第 2章 增强型 MCS-51单片机结构
② 定时 /计数器单元包含的寄存器,TMOD,TCON,T2CON、
T2MOD,TH0与 TL0(分别是定时器 T0的高 8位和低 8位 ), TH1与
TL1(分别是定时器 T1的高 8位和低 8位 ),TH2与 TL2(分别是定时
器 T2的高 8位和低 8位 )以及定时器 T2的重装捕捉寄存器 RCAPL2、
RCAPH2。
③ 并行 I/O端口寄存器,P0～ P3。
④ 中断单元电路内的寄存器,IE,IP,IPH。
⑤串行通讯单元电路内的寄存器,SCON,SBUF,PCON、
SADDR,SADEN。
第 2章 增强型 MCS-51单片机结构
3,内部数据存储器之间的数据传送及寻址方式
(1) 00H～ 7FH共 128字节的内部 RAM存储器, 可以通过直接寻
址方式或寄存器间接寻址方式读写, 如：
MOV 30H,#35H ；直接寻址方式
该指令将立即数 35H写入内部数据存储器地址编码为 30H的单元
中 。
MOV @R0,#35H ；寄存器间接寻址方式
该指令将立即数 35H写入由 R0寄存器内容指定的内部 RAM单
元中。如果该指令执行前,R0的内容为 30H，则上述两条指令执行
后，效果相同，均把立即数 35H写入内部 RAM的 30H单元内。
第 2章 增强型 MCS-51单片机结构
(2) 对于特殊功能寄存器只能使用直接寻址方式访问, 如：
MOV 0E0H,#35H ；直接给出累加器 Acc的地址
对于特殊功能寄存器来说, 使用直接寻址方式不够直观 。
由于每一个特殊功能寄存器均有一个与之相应的寄存器名, 因
此在指令中最好直接引用特殊功能寄存器名, 如累加器用 Acc，
P1,AUXR1等取代对应的特殊功能寄存器地址, 例如上述指令
可以写作：
MOV Acc,#35H ；指令中直接给出特殊功能寄存器名
又如,MOV 90H,#0FFH指令也可以写作：
MOV P1,#0FFH
第 2章 增强型 MCS-51单片机结构
其实, 对于特殊功能寄存器来说, 用直接地址和寄存器名寻
址没有区别, 汇编时, 汇编程序将通过查表方式将寄存器名换成
直接地址 。 但必须注意引用特殊功能寄存器名, 仅是为了提高程
序的可读性, 与寄存器寻址方式不同, 例如：
MOV Acc,#35H ; 用特殊功能寄存器名, 在本质上目的操
作数属于直接寻址, 该指令; 操作码为,75H,E0H,35H。 其中 75H是
操作码, E0H是 Acc的地址,; 35H 是立即数
MOV A,#35H ; 寄存器寻址，操作码为 74H,35H。同
样,35H也是立即数
第 2章 增强型 MCS-51单片机结构
(3) 高 128字节 (80H～ FFH)内部 RAM的访问 。 对于具有 256字节
内部 RAM的 52系列来说, 高 128字节内部 RAM地址空间与特殊功
能寄存器的地址重叠, 读写时需要通过不同的寻址方式加以区别：
规定用寄存器间接寻址方式访问高 128字节 (80H～ FFH)的内部
RAM； 用直接寻址方式访问特殊功能寄存器 。
如在 52系列中
,MOV 0E0H,#35H”指令的含义是将立即数 35H写入累加器 A中,
与, MOV A,#35H,含义相同 。
MOV R0,#0E0H ；将内部 RAM地址 E0H写入 R0寄存器中
MOV @R0,#35H ；高 128字节内部 RAM只能通过寄存器间接
寻址访问
第 2章 增强型 MCS-51单片机结构
(4) 位寻址区 。
对于位存储器 (即 20H～ 2FH单元中的 128个位 ),只能使用直接
寻址方式确定操作数所在的存储单元, 如：
第 2章 增强型 MCS-51单片机结构
MOV C,23H ; 位传送指令, 即将位地址 23H单元 (对应 20H字节
单元的 b3位 )内容传送到; 位累加器 C中
CLR 23H ; 位清零指令, 即将位地址 23H单元清零
SETB 23H ; 位置 1指令, 即将位地址 23H单元置 1
CPL 23H ; 位取反操作, 即将位地址 23H单元内容取反
ORL C,23H ; 或运算, 23H位单元与位累加器 C相或, 结果存
放在位累加器 C中
ANL C,23H ; 与运算,23H位单元与位累加器 C相与,结果存
放在位累加器 C中
第 2章 增强型 MCS-51单片机结构
对于具有位地址的特殊功能寄存器中的位, 除了使用位地址
寻址外, 还可以使用, 位定义名, 或, 寄存器名,位, 表示,
如将程序状态字寄存器 PSW中的 b3 位置 0,可以用：
CLR D3H ; 位地址方式
CLR RS0 ; 位定义名方式 （ 作为一个良好的习惯, 建议使用
位定义名方式 ）
CLR PSW.3 ;“寄存器名,位, 方式
第 2章 增强型 MCS-51单片机结构
2.4 MCS-51外部存储器的连接
① 部分型号 CPU，如 80C31,80C32没有内置 EPROM或 OTP
ROM，需要外部程序存储器；
②片内数据存储器容量小，当需要大容量的数据存储器时，就
需要扩展外部数据存储器；
③ MCS-51可用的 I/O引脚数目有限，常需要扩展 I/O口，而在
MCS-51中，扩展 I/O端口是外部数据存储器空间的一部分。
因此，在 MCS-51系列单片机控制系统中，不可避免地涉及存储
器的扩展问题。
第 2章 增强型 MCS-51单片机结构
在单片机系统中, 一般只使用 EPROM,EEPROM,Flash
ROM以及静态 RAM存储器芯片扩展系统存储器, 很少使用动态
RAM。 因此, 外存储器芯片与 CPU的接口电路较简单, 只需考
虑如下几个问题即可：
(1) CPU三总线 (地址总线、数据总线、控制总线 )的负载能力。
CPU三总线可直接驱动一个到数个 TTL门电路，或者说 CPU三总
线的负载能力为一个或数个 TTL负载门。而存储器多为 MOS器
件，直流输入阻抗大，直流负载很小，但输入电容较大。因此，
当存储器芯片与 CPU连接时，主要考虑交流负载能力。
第 2章 增强型 MCS-51单片机结构
(2) 确定存储器三总线与 CPU三总线之间的连接方式 。 即需
要确定存储器地址总线与 CPU地址总线的连接方式, 存储器数据
总线与 CPU数据总线的连接方式, 存储器控制线 (读 /写控制信号,
片选信号, 输出允许信号 )与 CPU相应控制线的连接方式 。
(3) CPU读写时序与存储器存取速度的匹配问题。存储器的读
写速度应与 CPU要求的读写速度相同或更快，否则必须降低 CPU
时钟信号频率或选用读写速度更快的存储器芯片。因为在单片机
系统中,CPU读写时序不是通过插入等待状态来存取低速的外存
储器。
第 2章 增强型 MCS-51单片机结构
2.4.1 CPU地址线与存储器地址线的连接
CPU地址总线与存储器的连接方式有两种：高
位地址译码法和线选法，在高位地址译码法中，分为
全译码法和部分译码法。
在系统中存储器的芯片不止一个时，常采用高位地址
译码法，即将 CPU地址总线的低位地址作为存储器的
片内译码信号，与存储器的地址线直接相连。而 CPU
的高位地址线经过译码器译码后产生的信号作为不同
存储器芯片的片选信号或扩展 I/O口的选通信号。
第 2章 增强型 MCS-51单片机结构
1,全译码法,CPU所有地址线参与译码，系统中任一存储器芯片的
任一存储单元将有唯一的地址编码。
A0
A1
10
9
A2
8
A3
7
A4
6
A5
5
A6
4
A7
3
A8
25
A9
24
A 1 0
21
23
2
26
22
20
27
V
PP
1
A 1 1
A 1 2
A 1 3
OE
CE
P G M
27128
I C 2
D0
D1
D2
D3
D4
D5
D6
D7
11
12
13
15
16
18
19
17
A0
A1
10
9
A2
8
A3
7
A4
6
A5
5
A6
4
A7
3
A8
25
A9
24
A 1 0
21
23
2
26
22
20
27
V
PP
1
A 1 1
A 1 2
A 1 3
OE
CE
P G M
27128
I C 1
D0
D1
D2
D3
D4
D5
D6
D7
11
12
13
15
16
18
19
17
A 1 3 ～ A0
P S E N
＋ 5 V
Y0
Y1
Y2
Y3
4
5
6
7
7 4 L S 1 3 9
1
2
3
A
B
E
A 1 4
A 1 5
D7 ～ D0
图 2-12 存储器与 CPU的连接方式一 (全译码法 )
74LS139为 2-4译码器
第 2章 增强型 MCS-51单片机结构
2,部分译码法：有些地址线不参与译码，存储器中某一存储单
元地址编码不唯一，有两个或两个以上的地址与之对应。
图 2-13 存储器与 CPU的连接方式二 (部分译码法 )
A0
A1
10
9
A2
8
A3
7
A4
6
A5
5
A6
4
A7
3
A8
25
A9
24
A 1 0
21
23
2
26
22
20
27
V
PP
1
A 1 1
A 1 2
A 1 3
OE
CE
P G M
27128
I C 2
D0
D1
D2
D3
D4
D5
D6
D7
11
12
13
15
16
18
19
17
A0
A1
10
9
A2
8
A3
7
A4
6
A5
5
A6
4
A7
3
A8
25
A9
24
A 1 0
21
23
2
26
22
20
27
V
PP
1
A 1 1
A 1 2
A 1 3
OE
CE
P G M
27128
I C 1
D0
D1
D2
D3
D4
D5
D6
D7
11
12
13
15
16
18
19
17
A 1 3 ～ A0
P S E N
＋ 5 V
A 1 4
D7 ～ D0
21
I C 3 A
7404
第 2章 增强型 MCS-51单片机结构
3,线选法：直接采用 CPU的高位地址线作为存储器芯片的片选信号
图 2-14 存储器与 CPU的连接方式三（线选法）
A0
A1
10
9
A2
8
A3
7
A4
6
A5
5
A6
4
A7
3
A8
25
A9
24
A 1 0
21
23
2
22
27
26
C S 2
20
A 1 1
A 1 2
OE
WE
C S 1
6264
I C 2
D0
D1
D2
D3
D4
D5
D6
D7
11
12
13
15
16
18
19
17
A 1 2 ～ A0
WR
A 1 3
D7 ～ D0
A0
A1
10
9
A2
8
A3
7
A4
6
A5
5
A6
4
A7
3
A8
25
A9
24
A 1 0
21
23
2
22
27
26
C S 2
20
A 1 1
A 1 2
OE
WE
C S 1
6264
I C 1
D0
D1
D2
D3
D4
D5
D6
D7
11
12
13
15
16
18
19
17
A 1 4
A 1 5
RD
第 2章 增强型 MCS-51单片机结构
2.4.2 MCS-51控制系统中程序存储器的连接
图 2-15 单片 EPROM存储器芯片与 80C31 CPU的连接
A0
A1
10
9
A2
8
A3
7
A4
6
A5
5
A6
4
A7
3
A8
25
A9
24
A 1 0
21
23
2
26
22
20
27
V
PP
1
A 1 1
A 1 2
A 1 3
OE
CE
P G M
27128
I C 3
D0
D1
D2
D3
D4
D5
D6
D7
11
12
13
15
16
18
19
17
＋ 5 V
P S E N
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A 1 0
A 1 1
A 1 2
A 1 3
19
16
15
12
9
6
5
2
I C 2
D0
D1
D2
D3
D4
D5
D6
D7
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
OE
LE
7 4 L S 3 7 3
3
4
7
8
13
14
17
18
D0
D1
D2
D3
D4
D5
D6
D7
D0
D1
D2
D3
D4
D5
D6
D7
39
38
37
36
35
34
33
32
P 1 0
P 1 1
P 1 2
P 1 3
P 1 4
P 1 5
P 1 6
P 1 7
P 0 0
P 0 1
P 0 2
P 0 3
P 0 4
P 0 5
P 0 6
P 0 7
1
2
3
4
5
6
7
8
21 A8
22
23
24
25
26
27
28
A9
A 1 0
A 1 1
A 1 2
A 1 3
P 2 0
P 2 1
P 2 2
P 2 3
P 2 4
P 2 5
P 2 6
P 2 7
13
12
I N T 1
I N T 0
T1
T0
15
14
31
X1
X2
19
18
/ VPEA
R E S E T
9
R X D
T X D
17
16
RD
WR
10
11
30
29
P S E N
P / AL E
D0
D1
D2
D3
D4
D5
D6
D7
1
11
I C 1 8 0 C 3 1
第 2章 增强型 MCS-51单片机结构
由于 MCS-51采用地址 /数据分时复用技术, 低 8位地址 A7～
A0与数据总线 D7～ D0分时使用 P0口引脚, 因此在存储器低 8位
地址 A7～ A0之间需要加 74LS373地址锁存器, 利用 ALE地址锁存
信号下降沿将低 8位地址信号 A7～ A0锁存在 74LS373中, 以便 P0
口作为数据总线使用 。
由于近年来集成电路制造技术、生产工艺的不断进步，内置
EPROM,TOP ROM以及 Flash ROM等存储器芯片的成本已大大
下降，目前市场上见到的 MCS-51兼容单片机芯片几乎都带有不
同种类、不同容量的片内存储器器，且价格低廉（如含有 OTP
ROM的 87C51,87C52,87C54,87C58，以及含有 Flash ROM的
89C51,89C52,89C54,89C58等 MCS-51兼容 CPU不仅售价低廉，
而且同系列不同品种 CPU之间的价差很小。
第 2章 增强型 MCS-51单片机结构
2.4.3 数据存储器的连接
MCS-51系列单片机与外部 RAM相连时：
CPU外部存储器读选通信号 与 SRAM芯片的输出允许端 相连。
CPU外部存储器写选通信号 与 SRAM芯片的输出允许端 相连
第 2章 增强型 MCS-51单片机结构
图 2-16 MCS-51系列单片机与 SRAM存储器的连接
A0
A1
10
9
A2
8
A3
7
A4
6
A5
5
A6
4
A7
3
A8
25
A9
24
A 1 0
21
23
2
26
20
27
22
A 1 1
A 1 2
A 1 3
OE
WE
62256
I C 3
D0
D1
D2
D3
D4
D5
D6
D7
11
12
13
15
16
18
19
17
A8
A9
A 1 0
A 1 1
A 1 2
A 1 3
19
16
15
12
9
6
5
2
I C 2
D0
D1
D2
D3
D4
D5
D6
D7
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
OE
LE
7 4 L S 3 7 3
3
4
7
8
13
14
17
18
D0
D1
D2
D3
D4
D5
D6
D7
D0
D1
D2
D3
D4
D5
D6
D7
39
38
37
36
35
34
33
32
P 1 0 /T 2
P 1 1 /T 2 E X
P 1 2
P 1 3
P 1 4
P 1 5
P 1 6
P 1 7
P 0 0
P 0 1
P 0 2
P 0 3
P 0 4
P 0 5
P 0 6
P 0 7
1
2
3
4
5
6
7
8
21 A8
22
23
24
25
26
27
28
A9
A 1 0
A 1 1
A 1 2
A 1 3
P 2 0
P 2 1
P 2 2
P 2 3
P 2 4
P 2 5
P 2 6
P 2 7
13
12
I N T 1
I N T 0
T1
T0
15
14
31
X1
X2
19
18
/ V PEA
R E S E T
9
R X D
T X D
17
16
RD
WR
10
11
30
29
P S E N
P / AL E
D0
D1
D2
D3
D4
D5
D6
D7
1
A 1 4
A 1 4
A 1 5
1
11
A 1 4
A 1 5
CS
I C 1
2, 0 k ?
V
CC
8 7 C 5 2 / 8 9 C 5 2
( a )
第 2章 增强型 MCS-51单片机结构
图 2-16 MCS-51系列单片机与 SRAM存储器的连接
A0
A1
10
9
A2
8
A3
7
A4
6
A5
5
A6
4
A7
3
A8
25
A9
24
A 1 0
21
23
2
26
20
27
A 1 1
A 1 2
OE
WE
6264
I C 3
D0
D1
D2
D3
D4
D5
D6
D7
11
12
13
15
16
18
19
17
19
16
15
12
9
6
5
2
I C 2
D0
D1
D2
D3
D4
D5
D6
D7
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
OE
LE
7 4 L S 3 7 3
3
4
7
8
13
14
17
18
D0
D1
D2
D3
D4
D5
D6
D7
D0
D1
D2
D3
D4
D5
D6
D7
39
38
37
36
35
34
33
32
P 1 0 /T 2
P 1 1 /T 2 E X
P 1 2
P 1 3
P 1 4
P 1 5
P 1 6
P 1 7
P 0 0
P 0 1
P 0 2
P 0 3
P 0 4
P 0 5
P 0 6
P 0 7
1
2
3
4
5
6
7
8
21 A8
22
23
24
25
26
27
28
A9
A 1 0
A 1 1
A 1 2
P 2 0
P 2 1
P 2 2
P 2 3
P 2 4
P 2 5
P 2 6
P 2 7
13
12
I N T 1
I N T 0
T1
T0
15
14
31
X1
X2
19
18
/ V PEA
R E S E T
9
R X D
T X D
17
16
RD
WR
10
11
30
29
P S E N
P / AL E
D0
D1
D2
D3
D4
D5
D6
D7
1
11
C S 1
I C 1
2, 0 k ?
V
CC
8 7 C 5 2 / 8 9 C 5 2
( b )
C S 2
22
第 2章 增强型 MCS-51单片机结构
A0
A1
10
9
A2
8
A3
7
A4
6
A5
5
A6
4
A7
3
A8
25
A9
24
A 1 0
21
23
2
26
20
22
27
A 1 1
A 1 2
A 1 3
OE
WE
62256
I C 3
D0
D1
D2
D3
D4
D5
D6
D7
11
12
13
15
16
18
19
17
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A 1 0
A 1 1
A 1 2
A 1 3
19
16
15
12
9
6
5
2
I C 2
D0
D1
D2
D3
D4
D5
D6
D7
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
OE
LE
7 4 L S 3 7 3
3
4
7
8
13
14
17
18
D0
D1
D2
D3
D4
D5
D6
D7
D0
D1
D2
D3
D4
D5
D6
D7
39
38
37
36
35
34
33
32
P 1 0 /T 2
P 1 1 /T 2 E X
P 1 2
P 1 3
P 1 4
P 1 5
P 1 6
P 1 7
P 0 0
P 0 1
P 0 2
P 0 3
P 0 4
P 0 5
P 0 6
P 0 7
1
2
3
4
5
6
7
8
21 A8
22
23
24
25
26
27
28
A9
A 1 0
A 1 1
A 1 2
A 1 3
P 2 0
P 2 1
P 2 2
P 2 3
P 2 4
P 2 5
P 2 6
P 2 7
13
12
I N T 1
I N T 0
T1
T0
15
14
31
X1
X2
19
18
/ V PEA
R E S E T
9
R X D
T X D
17
16
RD
WR
10
11
30
29
P S E N
P / A L E
D0
D1
D2
D3
D4
D5
D6
D7
1
A 1 4
A 1 4
A 1 5
1
11
A 1 4
A 1 5
CS
I C 1
2, 0 k ?
V
CC
8 7 C 5 2 / 8 9 C 5 2
I C 4
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
7
9
10
11
12
13
14
15
A
B
C
1
2
3
A 1 1
A 1 2
A 1 3
5
4
6A 1 5
A 1 4
7 4 L S 1 3 8
E3
E1
E2
I C 6
C L K 1Q
2Q
3Q
4Q
5Q
6Q
7Q
8Q
1D
2D
3D
4D
5D
6D
7D
8D
7 4 L S 2 7 3
C L R
1
2, 0 k ?
R
V
CC
11
3D0
D1
D2
D3
D4
D5
D6
D7
4
7
8
13
14
17
18
2
5
6
9
12
15
16
19
I C 5 A
1
2
3
7 4 L S 0 2
I C 5 B
5
6
4
I C 5 C
10
8
9
I C 5 D
13
输入 口选 通信 号
11
12
V
CC
R
2, 0 k ?
图
2-
17M
CS
-
51
系
列
单
片
机
数
据
存
储
器
、
扩
展I/O
口
片
选
信
号
通
用
电
路
第 2章 增强型 MCS-51单片机结构
8000H～ 87FFH
8800H～ 8FFFH
9000H～ 97FFH
9800H～ 9FFFH
A000H～ A7FFH
A800H～ AFFFH
B000H～ B7FFH
B800H～ BFFFH
0Y
1Y
2Y
3Y
4Y
5Y
6Y
7Y
第 2章 增强型 MCS-51单片机结构
图 2-18 MCS-51系列单片机与数据和程序存储器的连接
A0
A1
10
9
A2
8
A3
7
A4
6
A5
5
A6
4
A7
3
A8
25
A9
24
A 1 0
21
23
2
22
20
27
A 1 1
A 1 2
OE
CE
27128
I C 3
D0
D1
D2
D3
D4
D5
D6
D7
11
12
13
15
16
18
19
17
19
16
15
12
9
6
5
2
I C 2
D0
D1
D2
D3
D4
D5
D6
D7
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
OE
LE
7 4 L S 3 7 3
3
4
7
8
13
14
17
18
D0
D1
D2
D3
D4
D5
D6
D7
D0
D1
D2
D3
D4
D5
D6
D7
39
38
37
36
35
34
33
32
P 1 0 /T 2
P 1 1 /T 2 E X
P 1 2
P 1 3
P 1 4
P 1 5
P 1 6
P 1 7
P 0 0
P 0 1
P 0 2
P 0 3
P 0 4
P 0 5
P 0 6
P 0 7
1
2
3
4
5
6
7
8
21 A8
22
23
24
25
26
27
28
A9
A 1 0
A 1 1
A 1 2
P 2 0
P 2 1
P 2 2
P 2 3
P 2 4
P 2 5
P 2 6
P 2 7
13
12
I N T 1
I N T 0
T1
T0
15
14
31
X1
X2
19
18
/ V PEA
R E S E T
9
R X D
T X D
17
16
RD
WR
10
11
30
29
P S E N
P / A L E
D0
D1
D2
D3
D4
D5
D6
D7
1
11
P G M
I C 1
8 0 C 3 2
V
PP
1
A 1 3
A0
A1
A2
A3
A4
A5
A6
A7
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A 1 0
A 1 1
A 1 2
A 1 3
A 1 3
A0
A1
10
9
A2
8
A3
7
A4
6
A5
5
A6
4
A7
3
A8
25
A9
24
A 1 0
21
23
2
26
20
27
A 1 1
A 1 2
OE
WE
6264
I C 4
D0
D1
D2
D3
D4
D5
D6
D7
11
12
13
15
16
18
19
17
D0
D1
D2
D3
D4
D5
D6
D7
CS1
C S 2
22
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A 1 0
A 1 1
A 1 2
V
CC
26
I C 3 地址 范围, 0000H ～ 3 F F F H
I C 4 地址 范围, 4000H ～ 5 F F F H
或 6000H ～ 7 F F F H
第 2章 增强型 MCS-51单片机结构
2.5 操 作 时 序
在 MCS-51中, 一个状态周期由两个时钟周期组成 。
MCS-51一个机器周期由六个状态周期组成，共 12个振荡周期。
振荡周期，也就是时钟周期，它是输入时钟信号频率 fOSC的倒数。
状态周期，即 CPU从一个状态转换到另一状态所需的时间。
机器周期指的是计算机完成一次完整的、基本的操作所需要的时间。
第 2章 增强型 MCS-51单片机结构
*2.5.1 对外部程序存储器的读操作时序
图 2-19 MCS-51外部程序存储器读时序
一相 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2
S1 S2 S3 S4 S5 S6 S1
一个 机器 周期
一个 状态 周期
A L E
T L H L L
P S E N
T P L I V
P2 A 1 5 ～ A8 A 1 5 ～ A8
P0
T A V I V
指令 A7 ～ A0 指令 A7 ～ A0 指令
第 2章 增强型 MCS-51单片机结构
（ 1） ALE信号在 S1P2有效时,PSEN继续保持高电平或从低电
平变为高电平无效状态。
（ 2）在 S2P1时把 PC中高 8位地址送到 P2口引脚线上，把 PC中低
8位地址送到 P0口引脚线上,P0口地址 A7~A0在 ALE下降沿被锁
存到片外地址锁存器,P2口地址一直保持到 S4P2。
（ 3） PSEN在 S3到 S4P1期间有效，选中片外 ROM工作，并根据 P2
口和地址锁存器输出地址读出 MOVC指令码 93H，经 P0口送到 IR。
（ 4）对指令译码，产生控制信号。
第 2章 增强型 MCS-51单片机结构
（ 6） PSEN在 S6到下个周期的 S1P1期间第二次有效，并在 S6P2时
从片外 ROM中读出由 P2口和片外锁存器输出地址对应的 ROM单元
中常数，该常数经 P0口送到 CPU的 A。
（ 5）在 S4P2时,CPU先把 A中的地址偏移量和 DPTR中的地址相加，
把和高八位送到 P2口低 8位送 P0口，其中 P0口地址由 ALE第二个下
降沿锁存到片外锁存器。
第 2章 增强型 MCS-51单片机结构
(1) 存储器地址有效到数据输出有效时间 TACC必须小于等
于 CPU地址有效到采样 P0数据时间 TAVIV,即要求：
TACC≤TAVIV=5T-t
(地址有效到无效的时间为 5T,但 CPU在无效前采样 P0口
数据, t即为采样数据到无效的间隔, t的大小可从 MCS-51技术
手册中查到 。 )
第 2章 增强型 MCS-51单片机结构
(2) 存储器有效到数据输出有效时间 TOE必须小于等于有效
到 CPU采样 P0口数据时间 TPLIV,即要求：
TOE≤TPLIV=3T-t
当由单片存储器芯片组成程序存储器时, 片选信号接地,
一直处于有效状态, 不用考虑存储器片选信号有效到数据输出
有效时间 TCE；而当程序存储器由两个或两个以上的芯片组成时,
片选信号由高位地址译码产生, 片选信号有效到采样 P0口数据
的时间等于 TAVIV。 但存储器芯片技术参数中的 TCE≤TACC，
因此只要满足 TACC≤TAVIV,即满足
TCE≤TAVIV
不用考虑 TCE问题。
第 2章 增强型 MCS-51单片机结构
2.5.2 外部数据存储器读写时序
在 MCS-51系列单片机中, 通过 MOVX指令读写外部数据存储器, 包括：
MOVX A,@Ri ; 将 Ri寄存器指定的外部 RAM单元 (低 8位外部
数据存储器地址存放在; Ri寄存器中, 寻址范围为 00H～ FFH)内容
传送到累加器 A中 (读操作 )
MOVX @Ri,A ; 将累加器 A中的内容传送到由 Ri寄存器指定
的外部 RAM单元中 （ 写; 操作 ）
MOVX A,@DPTR ; 将 DPTR寄存器指定的外部 RAM单元 (16位
外部数据存储器地址存放; 在外部数据地址寄存器 DPTR中, 寻址范围
为 0000H～ FFFFH)内容传送; 到累加器 A中 (读操作 )
MOVX @DPTR,A ; 将累加器 A中的内容传送到由 DPTR寄存器
指定的外部 RAM单元中 (写 ;操作 )
第 2章 增强型 MCS-51单片机结构
1,外部数据存储器读操作时序
第 2章 增强型 MCS-51单片机结构
“MOVX A,@DATR”或, MOVX A,@Ri”指令属于单字节双
周期指令, 操作时序如图 2-20所示 。 在第一个机器周期内, 取
出指令码, 操作时序与程序存储器读时序相同, 在第一个机器
周期的 S5P1 相后, 进 入 指 令 的 执 行 阶 段, 对于 MOVX
A,@DPTR指令来说, 外部数据存储器低 8位地址存放在 DPL寄
存器中, 这时 P0口输出的信息就是 DPL寄存器内容, 高 8位地址
存放在 DPH寄存器中, P2口输出 DPH寄存器内容；对于 MOVX
A,@Ri指令来说, 外部数据存储器低 8位地址存放在 Ri寄存器中,
通过 P0口输出, 而 P2口输出内容是 P2口锁存器的内容, 保持不
变 。
第 2章 增强型 MCS-51单片机结构
因此, MCS-51与外部数据存储器连接时, 必须保证：
(1) ?TACC≤TAVDV=9T-x (地址有效到 CPU读外部 RAM数据
时间, x的大小可从 MCS-51技术手册中查到 )。
(2) ?TOE≤TRLDV=5T-x。
(3) ?TOHZ(无效到存储器芯片数据总线变为高阻态的时
间 )≤1T。
(4) 地址有效到写操作结束时间 TAW≤10T。
(5) 数据有效到写操作结束时间 TDW≤7T。
一般采用静态 RAM(即 SRAM)作为外部数据存储器，而
SRAM读写速度比 EPROM快，且读写外部 RAM时间比读外部
ROM长。因此，当时钟信号频率 ≤12 MHz时，所有静态 RAM均
满足要求。
第 2章 增强型 MCS-51单片机结构
2,外部数据存储器写操作时序
第 2章 增强型 MCS-51单片机结构
外部数据写操作时序与读操作时序相似, 外部数据存储器地址
信息锁存后, 在第一个机器周期的 S6P1结束时, 写数据就出现
在 P0口引脚上；在 S6P2结束时刻外部数据存储器写选通信号有
效 (该信号接外部数据存储器芯片的写允许信号 ),启动写操作
（ 写数据有效到有效时间 TQVWX=T-x）, 保持时间 TWLWH＝
6T。 因此, 地址有效到写操作结束时间为 10T(地址有效到有效
时间＋有效时间 )。
第 2章 增强型 MCS-51单片机结构
2.5.3 6时钟 /机器周期模式下的时序
对于 8XC3XX2,8XC5XX2芯片来说，可以选择 6时钟 /
机器周期运行模式。在这种情况下，操作时序图中各信号出
现顺序不变，但时间间隔与,12时钟 /机器周期”标准模式相
比，将减小一半。因此，在 6时钟 /机器周期模式下，扩展外
部存储器或 I/O端口时，必须注意外部存储器芯片存取速度能
否满足要求，否则必须降低时钟频率。
第 2章 增强型 MCS-51单片机结构
2.6 复位及复位电路
2.6.1 CPU内部复位电路
图 2-21 增强型 MCS-51系列单片机芯片内部复位电路
斯密 特触 发器
内部 复位 电路
R
R S T
( 内部 复位 电阻 )
8 X C 5 X
8 X C 5 X 2
C P U
R S T
≥2 个机 器周 期
第 2章 增强型 MCS-51单片机结构
2.6.2 复位电路
图 2-22 MCS-51外部复位电路
V
CC
R S T
V
SS
＋
C
22 ? F
8 X C 5 X
8 X C 5 X 2
C P U
V
CC
( a )
V
CC
R S T
V
SS
＋
C
22 ? F
8 X C 5 X
8 X C 5 X 2
C P U
V
CC
( b )
V
o
R
8, 2 k ?
V
CC
R S T
V
SS
＋
C
22 ? F
8 X C 5 X
8 X C 5 X 2
C P U
V
CC
( c )
D
R1
8, 2 K ?
K
R2
270
第 2章 增强型 MCS-51单片机结构
2.7 节电运行状态和掉电运行状态
对于采用 CHMOS工艺生产的增强型 MCS-51内核 CPU，如
8XC5X系列,8XC5XX2系列，除了正常的操作方式外，还具
有掉电运行方式和节电运行方式，且后备电源可直接加入 VCC
端，掉电数据保护容易现实。 8XC5X系列单片机工作方式由特
殊功能寄存器 PCON内的 b1,b0位控制，该寄存器各位含义如
下：
SMOD1 SMOD0 - POF GF1 GF0 PD IDL
b7 b6 b5 b4 ?b3 b2 b1 b0
b7 b6 b5 b4 ?b3 b2 b1 b0
第 2章 增强型 MCS-51单片机结构
SMOD1(即 b7位 ),SMOD0(即 b6位 )与串行通信有关, 其中
SMOD1是波特率倍增位, 当该位为１时, 设置的波特率 × ２；
SMOD0是帧错误 /模式识别选择位 。
GF1,GF0为通用标志, 由用户置位或复位 。
POF(即 b4)为上电标志位, 当电源引脚 Vcc由 0 V升到 +5 V工作
过程中, POF被硬件置 1。 只要 VCC维持在 3.0 V以上, POF位就不
变 。
PD(即 b1位 )为掉电操作方式位 。 当 PD=1时, 进入掉电操作方
式 。
IDL(即 b0位 )为节电操作方式位 。 当 IDL=1时, 进入节电运行
方式 。
当 PD和 IDL位同时有效，即 PD,IDL位均为 1时，进入掉电方
式，即掉电方式优先权高于节电方式。
第 2章 增强型 MCS-51单片机结构
复位后, PCON寄存器初值为 00XX0000B,即 PD,IDL均
为 0,处于正常操作方式 。
由于 PCON寄存器不具备位寻址功能, 因此只能通过或指
令对 PCON寄存器中的某一位进行置位操作, 如：
ORL PCON,#01H ; 和立即数 01H进行逻辑或运算,
使 b0位, 即 IDL=1,迫使机器进
入节; 电运行状态
第 2章 增强型 MCS-51单片机结构
CHMOS工艺的 MCS-51系列单片机三种工作方式下的功
耗 (振荡频率为 12 MHz)：
CPU状态 工作电流 电压 功耗
正常操作方式 16.0 mA ?5 V 80.0 mW
节电操作方式 3.7 mA ?5 V 18.5 mW
掉电操作方式 50 μA ?2 V 0.1 mW
第 2章 增强型 MCS-51单片机结构
表 2-5 掉电和节电操作期间有关引脚状态
PSEN
引脚状态
对内部 ROM取指时 对外部 ROM取指时
节电方式 掉电方式 节电方式 掉电方式
ALE 高电平 低电平 高电平 低电平
高电平 低电平 高电平 低电平
P0口 SFR数据 SFR数据 高阻态 高阻态
P2口 SFR数据 SFR数据 PCH SFR数据
P1口 SFR数据 SFR数据 SFR数据 SFR数据
P3口 SFR数据 SFR数据 SFR数据 SFR数据
第 2章 增强型 MCS-51单片机结构
1,掉电方式
当 PD位为 1时,CPU进入掉电操作方式,CPU内振荡电路停
止工作，但片内 RAM和特殊功能寄存器内容保持不变；片内所
有操作均处于停止状态。进入掉电方式后，功耗降到最低，电
源电压 VCC只要大于 2 V即可保持片内 RAM和特殊功能寄存器内
信息，此时可通过硬件复位强迫 CPU退出掉电方式或通过外中
断 INT0,INT1唤醒掉电模式。但必须注意通过复位终止掉电状
态时，特殊功能寄存器将重新定义，可见掉电前特殊功能寄存
器内的数据并不能保存，因此，对于需要保护的特殊功能寄存
器必须放在内部 RAM或有后备电池供电的外部 RAM中。
第 2章 增强型 MCS-51单片机结构
为此, 可通过 INT0,INT1中断方式退出掉电状态, 这样就保
留特殊功能寄存器和内部 RAM中的内容 。 通过外中断方式唤醒
掉电模式时, 外中断必须定义为低电平触发方式, 当 INT0或
INT1为低电平时, 震荡器启动, 延迟 10 ms待晶振电路稳定后,
INT0或 INT1恢复为高电平, 执行中断返回指令 RETI指令后,
返回正常操作模式 。
必须注意进入电源掉电状态前，电源 VCC不能下降；在电
源 VCC恢复为正常前，不能终止掉电状态。
第 2章 增强型 MCS-51单片机结构
2,节电方式
当 IDL=1时, CPU进入节电运行方式,CPU内振荡电路仍在工
作, 给中断系统, 定时 /计数器, 串行口等部件提供时钟信号,
但切断了输入 CPU内核的时钟信号, 使 CPU操作处于暂停状态 。
在节电状态下, 内部 RAM及特殊功能寄存器, 程序计数器 PC
等均保持不变, 即退出节电状态后, 完全能恢复运行, 这一点
与掉电方式不同 。 即进入节电方式时, 无须保护数据 。
进入节电方式后,ALE信号和 为高电平。
PESN
第 2章 增强型 MCS-51单片机结构
有两种方法可以退出节电方式：
·硬件中断
由于在节电方式下, 中断系统仍在工作, 因此, 任何允许
的中断请求均会引起硬件清除 IDL标志, 从而退出节电方式,
并执行相应中断服务程序, 返回后即可执行 IDL=1的指令的下
一条指令 。
·硬件复位
利用硬件复位同样可退出节电方式，但硬件复位后，各特
殊功能寄存器将重新定义,PC也为 0000H，即通过硬件复位退
出节电方式将不能恢复特殊功能寄存器的值。
