第 21章
门电路和组合逻辑电路
哈尔滨工业大学
电工学教研室
返回
目 录
21.1 数字电路概述
21.2 晶体管的开关特性
21.3 分立元件门电路
21.4 TTL门电路
21.5 MOS门电路
21.6 逻辑代数
21.7 组合逻辑电路的分析与综合
21.8 加法器
21.9 编码器
21.10 译码器及显示电路
21.11 数据分配器及数据选择器
21.1 数字电路概述
21.1.1 电子电路中的信号
模拟信号 数字信号（脉冲信号）
时间上连续变化的 时间和幅度都是跳变的
处理此类信号的
电路
模拟电路
处理此类信号的
电路
数字电路
特点, 注重电路的输入、
输出大小、相位关系
特点, 注重电路的输入、输
出的逻辑关系
返回目录
21.1.2 脉冲信号的波形及参数
脉冲是一种 跃变 信号,并且 持续时间短暂
矩形波
尖顶波
返回目录
实际矩形波的特征
A
脉冲幅度
信号变化的最大值
0.9A
0.1A
tf
脉冲上升沿
tr
0.5A t
p
脉冲下降沿
脉冲宽度 返回目录
正脉冲 负脉冲
脉冲信号变化后的电
平值比初始电平值高
脉冲信号变化后的电
平值比初始电平值低
V0
V0V5?
V5? V0
V0V5?
V5?
返回目录
21.1.3 脉冲信号的逻辑状态
脉冲信号的状态
高电平 用 1 表示
V0
V0V5?
V5? V0
V0V5?
V5?
低电平 用 0 表示
返回目录
21.2 晶体管的开关特性
Ui
Uo
K
Ucc
R
K开,1o ?U
输出高电平
K闭,0o ?U
输出低电平
输入
信号
控制
开关
状态
可用三极管代替
返回目录
晶体管的三种工作状态
三极管是数字电路中最基本的开关元件，通常不是
工作在 饱和区 就是工作在 截止区 。放大区只是出现在三极
由饱和变为截止、由截止变为饱和的过渡过程中。
3 6 9 12
1
3
2
4
Q
1
Q
2
Q
3
mA/
C
I
A 40
B
μI ?
V/
CE
U
A 80 μ
A 120 μ
A 160 μ
饱和区
截止区
放大区
C E( sat)U
返回目录
晶体管结电压的典型数据
管型
工 作 状 态
饱 和 放 大 截 止
开始截止 可靠 截 止
硅管 (NPN)
锗管 (PNP)
3.0
1.0?
V/C E (s at )U V/BEUV/B E (s at )U V/BEU
7.0
3.0?
7.0~6.0
3.0~2.0 ?? 1.0
5.0 0?
1.0
返回目录
例,如图所示电路中，
V,6cc ?U,k3C ??R
,k10B ??R 25,?? IU
V,3 V,1 V1 ?
当输入电压
分别为 和 时,试问晶体管
处于何种工作状态？
U
I
T
R
B
R
C
+ U
CC
返回目录
解,2m AA102A
103
6 3
3
C
CC
C ( s a t ) ??????
?
R
UI
A800,08 m AmA
25
2' C ( s a t )
B ?? ????
I
I
B
6
3
B
BEI
B 'A10230A1010
7.03 I
R
UUI ???
?
???? ?
当 V3
I ?U
时，
晶体管已处于深度放大状态。
晶体管临界饱和时的基极电流
B
6
3
B
BEI
B 'A1030A1010
7.01 I
R
UUI ???
?
???? ?
当 V1I ? 时，
晶体管处于放大状态
晶体管可靠截止。
当 V1
I ??U
时，
返回目录
21.3 分立元件门电路
21.3.1 门电路的基本概念
不 满 足 条 件
的
电信号
能够通过,门”不能够通过,门”
满足条件的
电信号
就是一
种
开关
用电路做成这
种开关
称为, 门电路,
结论,
门电路输入信号与输出信号之间存在一定的逻辑关系
返回目录
门电路
门电路的输入和输出信号都是用 电位 （或叫 电平 ）高低表示
负逻辑正逻辑
高电平用, 1” 表示
低电平用, 0” 表示
高电平用, 0” 表示
低电平用, 1” 表示
输入
信号
输出
信号
返回目录
1。“与”门（,与”逻
辑） A,B,C 都满足一定条件时，事件 Y 才发生。
E Y
A B C
Y＝ A?B?C
灯 Y亮的条件,
A,与” B,与” C 同时接
通 A＝ 1,B＝ 1,C＝ 1
Y＝ 1
A,B,C有一个为 0
Y＝ 0
逻辑乘 逻辑与
返回目录
&
与门的逻辑符号
A
B
C
Y
返回目录
2。“或”门（,或”逻辑）
A,B,C 只要有一个满足条件时,事件 Y就发生,
A
E Y
B
C
灯 Y亮的条件,
A,或” B,或” C只要有一个接
通 A＝ 1“或” B＝ 1“或” C
＝ 1
Y＝ 1
A,B,C 都为 0
Y＝ 0
Y=A+B+C
逻辑加 逻辑或
返回目录
1?AB
C
Y
或门的逻辑符号
返回目录
3。“非”门（,非”逻
辑） A 满足条件时，事件 Y 不发生
A 不满足条件时，事件 Y 发生
AE Y
R
AY ?
灯 Y亮的条件,A 不接通
A＝ 0 Y＝ 1
A＝ 1 Y＝ 0
灯 Y不亮的条件,A 接通
逻辑非
返回目录
A Y
非门的逻辑符号
1
返回目录
21.3.2 二极管, 与, 门电路
YDA
DB
A
B
+U +12V
C
DC
0 0 0 0.3
0 0 3 0.3
0 3 0 0.3
0 3 3 0.3
3 0 0 0.3
3 0 3 0.3
3 3 0 0.3
3 3 3 3
Au Bu Cu Yu
输入端
输出端
二极管
返回目录
,与, 逻辑状态表（真值表）
A B C Y
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1
Y＝ A?B?C
0 表
示
低
电
平1 表示
高
电
平
返回目录
21.3.3 二极管, 或, 门电路
YDA
DB
A
B
-12V
DCC
R
0 0 0 0
0 0 3 3.3
0 3 0 3.3
0 3 3 3.3
3 0 0 3.3
3 0 3 3.3
3 3 0 3.3
3 3 3 3.3
Au Bu Cu Fu
输入端
输出端
返回目录
,或, 逻辑状态表（真值表）
A B C Y
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 1
Y=A+B+C
返回目录
21.3.4 晶体管, 非, 门电
路
RKA Y
+UCC
RB
RC
-UBB
工作状态, 饱和 截止
uA uY
3V 0.3
0V 3.3
加负电源为了可靠截止
A Y
0 1
1 0
,非, 逻辑状态表（真值表）
返回目录
基
本
门
电
路, 非, 门电路
,或, 门电路
,与, 门电路
不同组合 组合电路
D
Y
+12V +3V
DA
DB
A
B
+12V
DC
C
RK
RB
R
RC与
门
非门
与非门
CBAY ???
返回目录
“与 非, 逻辑状态表（真值表）
A B C Y
0 0 0 1
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 0
全, 1” 出, 0”,有, 0”
出, 1” 返回目录
思考题：
用二极管, 或, 门和晶体管, 非,
门联接成, 或非, 门电路，并列出它的
逻辑状态表。
返回目录
21.4 TTL门电路
TTL是一种集成门电路
21.4.1 TTL,与非, 门电路
+5V
Y
R4R2
R1
3k?
T2
R5R3
T3
T4T
1
T5
A
B
C
750?
3k?360?
100?
返回目录
1.输入端不全为, 1” 的情况
Y
R4R2
R1
3k?
T2
R5R3
T3
T4T
1
T5
A
B
750?
3k?360?
100?
C
0.3V
1V
电位接近电源电压使
T3, T4导通
输出端电位 3, 6 VV7.07.05Y ????V
截止
负载
拉电流
该电压不足以
使 T2,T5导通
2,输入端全为, 1” 的情况
Y
R4R2
R1
3k?
T2
R5R3
T3
T4T
1
T5
A
B
C
750?
3k?360?
100?
全接高电
平, 3V”
导通
钳位在 2.1V
约 1V
都截止
负载门
灌电流
输出端电位
3V.0Y ?V
3V
3V
3V
两种实际的 TTL” 与非, 门芯片
21 3 4 5 6 7
891011121314
＆
＆
CT74LS20(4输入 2门 )
21 3 4 5 6 7
891011121314
＆
＆＆
＆
CT74LS00(2输入 4门 )
返回目录
TTL,与非, 门的特性及技术参数
1,TTL,与非, 门的电压传输特性
)( Io UfU ?
B
C
A
1 2 3
V/OU
V/IU1
2
3
4
返回目录
2,输出高电平电压 UOH和输出低电平电压 UOL
1 2 3
/VOU
V/IU
1
2
3
4
B
D
A
C
E
输出高电平电压 UOH
对应于 AB 段输出电压
输出低电平电压 UOL对
应于 DE 段输出电压
0,4 V 2,4 V OLOH ?? UU通用 TTL,与非, 门
典型值 0, 3 V 3, 4 V OLOH ?? UU 返回目录
ILU
NLU
OFFU
B
C
A
V/IU
1 2 3
V/OU
1
2
3
4
3.噪声容限电压
低电平噪声容限电压 UNL
在保证输出的高电平电压不低于额定值 90％的条件下所
容许叠加在输入低电平上的最大噪声（或干扰）电压。
ILO F FNL UUU ??
是在保证条件下所容许
的最大输入低电平电压
返回目录
NHU
ONU IHU
B
C
A
3.噪声容限电压
高电平噪声容限电压 UNH
在保证输出的低电平电压的条件下所容许叠加在输入高
电平（极性和输入信号相反）的最大噪声（干扰）电压
ONIHNH UUU ??
1 2 3
V/OU
V/IU1
2
3
4
在上述保证条件下所容
的最小输入高电平电压
返回目录
例如,设 TTL,与非, 门的数据为
V;6.1 V,9.0 V,4.0 V,7.2 ONOF FILIH ???? UUUU
则：
V5.04.09.0NL ???U
V1.16.17.2NH ???U
返回目录
5。扇出系数 NO
指一个, 与非, 门能带同类门的最大数目，表示带负载能
力
＆
＆
＆
＆
＆
G
2
G
3
G
N
G
1
8O ?N
对 TTL,与非,
门
ON
如何计算 NO 返回目录
前后级之间的电流关系
&
前级
&
后级
前级输出高电平
前级流出电流
IOH（ 拉电流）
输入高电平电流 IiH
返回目录
前后级之间的电流关系
&
前级
&
后级
前级输出低电平
流入前级电流
IOL（ 灌电流）
输入低电平电流
IiL
返回目录
名称及符号 含义
输入低电平电流 I
iL
输入为低电平时流入输
入端的电流 - 1,4mA 。
输入高电平电流 I
iH
输入为高电平时流入输
入端的电流 几十 μ A 。
I
OL
及其极限 I
OL （ max ）
当 I
OL
> I
O L(ma x)
时，输入
不再是低电平。
I
OH
及其极限 I
O H (max )
当 I
OH
> I
O H (max )
时，输出
不再是高电平。
关于电流的技术参数
返回目录
＆
＆
＆
＆
＆
G
2
G
1
G
3
G
N
前级输出为高电平时
IOH IiH1
IiH3
IiH2
IiHN
输出高电平时，流出前
级的电流（拉电流）：
i HNi H2i H1OH IIII ???? ?
前级输出
高电平
返回目录
＆
＆
＆
＆
＆
G
2
G
1
G
3
G
N
前级输出为低电平时
IOL IiL1
IiL3
IiL2
IiLN
输出低电平时，流入前
级的电流（灌电流）：
i L Ni L 2i L 1OL IIII ???? ?
前级输出
低电平
返回目录
6,平均传输延迟时间
t
ui
o
t
uo
o
50%
50%
tpd1 tpd2
平均传输延迟时间
)(
2
1
2pd1pdpd ttt ??
注意, 此值愈小愈好
上升延迟时间 下降延迟时间 返回目录
21.4.2 三态输出, 与非, 门电路
Y
R4R2
R1
T2
R5R3
T3
T4T
1
T5
A
B
＋ UCC
D
E
输入端
使能
端 输出端图形符号
&A
B Y
E
返回目录
R4R2
R1
T2
R5R3
T3
T4T
1
T5
D
A
B
E＝ 1
Y
＋ UCC
截止
决定于 A,B
的状态，实
现, 与非,
逻辑关系
工作原理
返回目录
R4R2
R1
T2
R5R3
T3
T4T
1
T5
D
A
B
E ＝ 0
Y
＋ UCC
1V
截止
1V 截止
输出端处于高
阻状态，相当
于开路状态
工作原理
E
高电
平时
高阻
状态
返回目录
E1
E2
E3
总
线
（
母
线
）
０
１
０
三态门主要作为 TTL电路
与 总线 间的 接口电路
用途：
此时接受 G2的
输出。 G1, G3
呈高阻状态
返回目录
控制端 E 输入端 输出端 YA B
1
0
0
1
1
0
1
0
1
1
1
1
0
0 X X 高阻
三态输出, 与非, 门的逻辑状态表
返回目录
+5V
Y
R4R2
R1
3k?
T2
R5R3
T3
T4T
1
T5
A
B
C
750?
3k?
100?
+5V
Y
R2
R1
3k?
T2
R3
T1
T5
A
B
C
750?
RL
U
21.4.3 集电极开路, 与非, 门电路 (OC
门 )
返回目录
&
OC门电路的符号
注意与 普通
与非门的区别
返回目录
&
&
&
Y1
Y2
Y3
Y
OC门可以实现“线与”功能
Y=Y1Y2Y3
UCC
RL
“线与”
输出端直接相连
返回目录
21.5 MOS 门电路
21.5.1 NMOS 门电路
1,NMOS,非, 门电路
A
Y
UDD
T1
T2
驱动管
负载管
A
Y
UDD
等效电路
返回目录
A
Y
UDD
T1
T2B
T3
2,NMOS,与非” 门电路
两个驱动管
串联
A,B 一个或全接低电平时，
驱动管截止
输出端输出高电平
A,B 接高电平时，
T1 与 T2 导通
输出端输出低电平 BAY ??
返回目录
3.NMOS,或非” 门电路
Y
UDD
T1 T2
A B
T3
两个驱动管
并联
A,B 接低电平时，
T1 与 T2 截止
输出端输出高电平
A,B 一个或全接高电平时，
相应驱动管导通
输出端输出低电平
BAY ?? 返回目录
21.5.2 CMOS 门电路
1。 CMOS,非, 门电路
＋ UDD
S
T2
D
T1
A Y
S
D
N 沟道
P 沟道 互
补
对
称
结
构
CMOS 电路
返回目录
工作原理
A＝ 0
＋ UDD
S
T2
D
T1
Y
S
D
截止
导通
输出 Y＝ 1
返回目录
工作原理
A＝ 1
＋ UDD
S
T2
D
T1
Y
S
D
导通
截止
输出 Y＝ 0
返回目录
2,CMOS,与非, 门电路
＋ UDD
T3
T2
A
Y
T1
B
T4
N 沟道增强型管
两管串联
驱动管
P 沟道增强型管
两管并联
负载管
返回目录
A＝ 1
＋ UDD
T3
T2 Y
T1
T4
B＝ 1 导通
电阻很低
截止
电阻很高
＝ 1
2,CMOS,与非, 门电路
返回目录
A＝ 0
＋ UDD
T3
T2 Y
T1
T4
B＝ 1 截止
电阻很高
导通
电阻很低
＝ 0
2,CMOS,与非, 门电路
返回目录
3,CMOS,或非, 门电路
＋ UDD
T3
T2
A
T1
T4B
N 沟道增强型管
两管并联
驱动管
P 沟道增强型管
两管串联
负载管
返回目录
＋ UDD
T3
T2T1
T4
A＝ 0
B＝ 0
截止
导通
Y＝ 1
3,CMOS,或非, 门电路
返回目录
＋ UDD
T3
T2T1
T4
A＝ 0
B＝ 1
截止
导通
Y＝ 0
3,CMOS,或非, 门电路
返回目录
4,CMOS 传输门电路
UDD
T1
T2
uI uO
C
C
S
S
D
D
控制极
控制极
＝ 1
＝ 0
传输门导通 uO＝ uI
返回目录
4,CMOS 传输门电路
UDD
T1
T2
uI uO
C
C
S
S
D
D
控制极
控制极
＝ 0
＝ 1
传输门不导通 uO＝ uI 关系不存在
返回目录
uI uO
C
C
TG
1
与, 非, 门组成
的
开关电路
uI uO
C
C
TG
CMOS 传输门电路
图形符号
返回目录
2.5.３ CMOS电路 的优点
１,静态功耗小（只有 0。 01mW) 。
２,允许电源电压范围宽（ 3?18V）。
3,扇出系数大，抗噪容限大。
CMOS电路 的缺点
2,集成度较低
１,制造工艺复杂。
返回目录
21.6 逻辑代数
21.6.1 逻辑代数运算法则
在逻辑代数中，用, 1”,, 0” 表示两种状
态
普通代数表示 数量关系
逻辑代数表示 逻辑关系
逻辑代数中基本运算
逻辑乘（, 与, 运算）
逻辑加（, 或, 运算）
求 反（, 非, 运算）
返回目录
0? 0=0 ? 1=1 ? 0=0 1 ? 1=1
0+0=0
0+1=1+0=1+1=1
10
01
?
?
由三种基本的逻辑运算关系
得以下运算结论
返回目录
1.基本运算法则
1,A ? 0 =0 ? A=0
2,A ? 1=1? A=A
0 A
3,A ? A=A
1 A
AA
4,0?? AA AA
5,A+0=A
0
A
返回目录
1
A
7,A+ A = A
6,A+1=1
8,1?? AA A
A
A
A
AA ?9.
返回目录
普通代数能否写成这种形式？
交换律
结合律
分配律
10,A+B=B+A
11,A? B=B ? A
13,A+B+C=A+ ( B+C ) =(A+B)+C
12,ABC=(AB) C =A (BC)
14,A(B+C)=AB+AC
15,A+BC=(A+B)(A+C)
2.运算规律
返回目录
16,A（ A+B） =A
证明,A（ A+B） =AA＋ AB＝ A＋ AB
＝ A（ 1＋ B） ＝ A
吸收律
17,ABBAA ?? )(
18,AABA ??
19,BABAA ???
证明,BABAAABAA ?????? ))((
20,ABAAB ??
21,ABABA ??? ))(( 返回目录
吸收律（摩根定律）
21,ABABA ??? ))((
BAAB ??22.
证明：
AAABBAA
BBBAABAABABA
??????
??????
)(
))((
23,ABBA ??
返回目录
21.6.2 逻辑函数
逻辑函数 Y＝（ A,B,C ········ ）
A,B,C 是 输入变量, Y 是 输出变量 。
字母上无反号的叫 原变量,有反号的叫 反变量 。
任何一件具体事物的因果关系都可以用一个逻辑函数描述
逻辑函数常用
等方法描述
逻辑状态表
逻辑式
逻辑图
卡诺图
返回目录
举重裁判电路 B
CA
? Y
主裁判控
制按钮
副裁判控
制按钮
只有当主裁判按下按钮 A, 同时至少有一名副裁判
按下按钮 B 或 C 时，指示灯 Y 才会亮。
指示灯 Y 的状态是按钮 A,B,C 状态的函数
A＝ 1,B＝ 1,C＝ 1 表示三个按钮按下的状态，
A＝ 0,B＝ 0,C＝ 0 表示三个按钮没有按下的状态，
Y＝ 1 指示灯亮,Y＝ 0 表示指示灯不亮。
Y＝（ A,B,C） 返回目录
21.6.2 逻辑函数的表示方法
一、逻辑真值表
以表格的形式表示输入、输出变量的逻辑状态关系
举重裁判电路的逻辑状态表
输入 输出
YA B C
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0
0
0
0
0
1
1
1
二、逻辑函数式
用,与”,,或”,,非” 等逻辑运算的组合式，
表示逻辑函数的输入与输出的关系的逻辑状态关系。
B
CA
? Y
举重裁判电路的逻辑函数式
Y＝ A（ B +C）
返回目录
三、逻辑图
用, 与,,, 或,,, 非, 等相应的逻辑符号表示函
数关系
Y＝ A（ B +C）
或门，实现 Y1 ＝ B +C
&
1?
A
B
C
YY
1
与门，实现 Y＝ Y1 ? A
返回目录
四、卡诺图
在 n 变量逻辑函数中，若 m 为包含 n
个因子的乘积项，而且这 n 个变量均
以原变量或反变量的形式在 m 中出现
一次，称 m 为该组变量的最小项。
例如,A,B,C三变量的最小项有
CBA CBA CBA CBA CBA CABBCA ABC
共 8个最小项（ 23个）
n 个 变量 共有 个最小项n2
最小项
返回目录
CBA CBA CBA CBA CBA CABBCA ABC
若两个最小项只有一个变量以原、反区别，
称它们 逻辑相邻 。
如 CBA BCA
只有 C 变量以原、反区别，具有相邻性
BA??
逻辑相邻的项
可以合并，消
去一个因子。
最小项有如下重要性质,
1,在输入变量的任何取值下,必有一个最小项,而且仅
有一个最小项的值为 1
2,任意两个最小项的乘积为 0
3,全体最小项之和为 1
4,具有相邻性的两个最小项之和可以合并成一项并
消去一个因子 返回目录
卡诺图
卡诺图
卡诺图的每一个方块（最小项）
代表一种输入组合，并且把对应的输
入组合注明在阵列图的左方和上方。
是与变量的最小项对应的按一定规则排列的
方格图，每一个小方格填入一个最小,项。
BA BA
ABBA
0 1
0
1
B
A
CBA CBA BCA CBA
CABABCCBACBA
0
1
00 01 11 10A
BC
返回目录
单元
编号
0010
填入
ABCD
＝ 0100
函数 值
DCBA DCBA CDBA DCBA
DBCA
ABCD
BCDADCBADCBA
DCAB DCAB
10m
1m 3m 2m
6m7m5m4m
12m 13m 15m 14m
0m
8m 9m 11m
DCBA DCBA CDBA DCBA
DABC
AB
CD
00
01
11
10
00 01 11 10
四变量卡诺图
只有
一项
不同
返回目录
输入 输出
YA B C
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0
0
0
0
0
1
1
1
0
1
00 01 11 10
1 110
0 0 0 0
A
BC
举重裁判电路
卡诺图
?????? )7,6,5(),,( A B CCABCBACBAFY
返回目录
用卡诺图表示逻辑函数
逻辑函数 最小项之和 对应位置写 1
其余写 0
写成
在卡诺
图上
结论,任何一个逻辑函数都等于它的卡诺图
中填 1的那些最小项之和。
返回目录
例, 用卡诺图表示逻辑函数
BAA C DDBADCBAY ????
解, 首先把 Y化成最小项之和的形式
)()()( CCBACDBBADCCBADCBAY ???????
)()( DDCBADDCBA
CDBAA B C DDCBADBCADCBA
????
?????
DCBADCBADCBACDBA
CDBAA B C DDCBADBCADCBA
????
?????
15111098641 mmmmmmmm ????????
返回目录
1111
0100
1001
001000
01
11
10
00 01
11
10
CD
AB
画出四变量的卡诺图，在对应于函数
式中各最小 的位置上填入 1,其余位
置上填入 0,就得到如下 Y 的卡诺图
返回目录
21.6.3 逻辑函数的化简
1,应用逻辑代数运算法则化简
(1) 并项法
应用 ABAAB ??和1?? AA
例, 试用并项法下列逻辑函数：
CDBACDBAY ??1
CDABAA C DBAY ????2
CBCACBAY ???3
B C DDCBDBCDCBY ????4
返回目录
ACDBCDBACDBACDBAY ????? )(1
解：
CDBCDBACDBA
CDABAA C DBAY
??????
????
)()(
2
CCBACBACBACBA
CBACBACBCACBAY
??????
??????
)()()()(
)(3
BDCBDCB
CDDCBDCDCB
B C DDCBDBCDCBY
?????
????
????
)()(
)()(
4
返回目录
(2) 配项法
应用 ),( AABB ??
将 AA? 与某乘积项相乘，后展开，合并化简
如,
CAABBCACAB
CBACABCAAB
AACBCAABCBCAABY
??????
????
???????
)1()1(
)(
返回目录
（ 3）吸收法
利用 AABA ?? 可将 AB项消去。
如,
? ? ADADADBCBA
ADA B DCBAY
????
???
)(
)(1
? ? ABDCDCABAB
DCABA B DCABABY
??????
?????
)(
)(2
返回目录
（ 4）消项法
利用 CAABBCCAAB ???? 将 BC项消去
如：
EBADCBA
EDCEBADCBA
EDCEBADCBAY
??
???
????
)()()(
)(
返回目录
（ 5）消因子法
利用 BABAA ??? 将 BA 中的因子 A 消去。
如：
ACBA B CBY ????1
CBCDA
CBCDAA
CBACDAAY
???
???
???
)(
2
返回目录
（ 6） 加项法
利用 AAA ?? 加入相同项后，合并化简。
如：
ACBC
BBACAABC
A B CCBABCAA B C
CBABCAA B CY
??
????
????
???
)()(
返回目录
2,应用卡诺图化简
用卡诺图化简的思想就是利用基本定律
ABAAB ??
把互反的变量消去,使两个乘积项合并为一个乘积项。
利用卡诺图化简的规则：
① 将取值为, 1”的相邻小方格圈成矩形，相邻小方格包括最上
行与最下行及最左列与最右列同列或同行两端的两个小方格。
③ 圈的个数应最少，圈内小方格个数应尽可能多。
② 所圈取值为, 1”的相邻小方格的个数应为 2n 个
④ 每圈一个新的圈时，必须包含至少一个从未圈过的最小项。
⑤ 每一个取值为, 1” 的小方格可被圈多次。
⑥ 相邻的两项可合并为一项，并消去一个因子；
⑦ 化简后的逻辑式是各化简项的逻辑和。 返回目录
00
CD
AB
01
10
11
10110100
0 0 0
0
0
000
0
BD
DC
CBA
例,用卡诺图化简逻辑函数
?? )15,13,9,7,5,4,1(mY
画出四变量的卡诺图
11
1
把函数 Ｙ 所具有的最小项为１的填入相应的小方格中
1 1
1
1 1
将函数式中没有出现最小项的位置填０圈取值为 1的小方格,个数为２ n,小方格尽可能地多取。消去取值不同的变量将得到的三个最小项相加，得
CBADCBDY ???
不能采用的圈小方格的方法：
AB
CD00 01 11 10
00
01
0 0 0 0
0 1 0 0
1 1 0 0
1 0 0 0
11
10
返回目录
例,化简
Y(A,B,C,D)=?(0,2,3,5,6,8,9,10,11,12,13,14,15)
AB
CD00 01 11 10
00
01
11
10
DCBDBCBDCAF ?????
1 1 1
1 1
1 1 1 1
1 1 1 1
0
0 0
DCB
DB
CB
DC
A
返回目录
思考题：
试用卡诺图表示式 A B CCBACBACBAF ????
从图上能否看出这已是最简式？
返回目录
21.7 组合逻辑电路的分析及综合
21.7.1 组合逻辑电路的分析
组合逻辑电路的分析所要完成的工作
是通过分析找出电路的逻辑功能来。
分析组合逻辑电路的步骤,
逻辑图 逻辑式
运用逻辑
代数化简 真值表
分析
功能
返回目录
BABAABBABAYYY ????? 21
ABBBXY ??2
ABAAXY ??1
例,分析下面的逻辑图
&
&
&&
B
A
Y
Y2
Y1
X
G1
G2
G3
G4
ABX ?
返回目录
输入 输出
YA B C
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0
0
0
0
0
1
1
1
逻辑状态表
逻辑功能,当输入端 A和 B不是同为 1或 0时，输出为 1；
否则，输出为 0。
BABABAY ????
1?
异或门
21.7.2 组合逻辑电路的综合
组合电路的 综合（或称为设计）的工作
是要求设计者按照给定的具体逻辑要求设计出最简单的逻辑电路。
综合组合电路的步骤：
逻辑
要求
逻辑
状态表
逻辑式 运用逻辑代数化简 逻辑图
返回目录
例,旅客列车分特快、直快和普快，并依此为优先
通行次序。某站在同一时间只能有一趟列车从车站
开出，即只能给出一个开车信号，试画出满足上述
要求的逻辑电路。
设 A,B,C 分别代表特快、直快、普快
开车信号分别为 YA,YB, YC
返回目录
CBAY ?C BCACBAY ??B A B CCABCBACBAY ????A
解,由题中给出的逻辑要求，列逻辑状态表
0
1
0
0
0
0
0
0
0
0
1
1
0
0
0
0
YC
0
0
0
0
1
1
1
1
0
1
0
1
0
1
0
1
0
0
1
1
0
0
1
1
0
0
0
0
1
1
1
1
YBYACBA
返回目录
对已写出的函数式化简
AABBA
A B CCABCBACBAY
???
????
A
BABCACBAY ???B
CBAY ?C
&
&
&
&A
C CY
BY
AY
B
返回目录
例,有三个输入变量 A,B,C,当输入端有偶数个
1时，给出一个指示信号，试用与非门实现。
解,根据要求写出逻辑状态表
A B C Y
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
0
0
1
0
1
1
0
返回目录规定：输入有偶数个 1时，输出用高电平表示
CABCBABCAY ???
题中要求用与非门实现
将上式进行变换成 与非式
根据直值表，可写出如下的函数式
CABCBABCA
CABCBABCA
CABCBABCAY
???
???
???
返回目录
CABCBABCAY ???
根据上面的逻辑函数式，画出逻辑图。
&
&
B Y
&
&
&
&
& BCA
C
CBA
CAB
A
返回目录
21.8 加法器
21.8.1 数制
1,二进制
二进制数可用 i
iKB 2???
表示；
N进制数可用 ii NKN ??? 表示；
第 位系数i 基数 权
十进制数可用 iiKD 10??? 表示；
如：
21012
2
2121212021
)11.1 01(
?? ??????????
2,八进制
iiKO 8???
2101O 81848783)41.37( ?? ????????
3,十六进制 iiKH 16???
十六进制记数码：
1,2,3,4,5,6,7,8,9、
A(10),B(11),C(12),D(13)、
E(14),F(15)
(4E6)H= 4?162+14 ?161+6 ?160
=(1254)D 返回目录
二进制与十进制间的转换
D
01234
B
)27(2121202121
)11011(
???????????
二进制 十进制
十进制 二进制
0
0
1
1
2
2
3
3
4
4
D
22222
)27(
?????????? ddddd
如何来确定 04 ~ dd
返回目录
0
0
1
1
2
2
3
3
4
4
D
22222
)27(
?????????? ddddd
27
13
2 余 )( 1 0d
6
2 余 )( 1 1d
3
2 余 )( 0 2d
1
2 余 )( 1 3d
2
0
余 )( 1
4d
确定 的方法d
BB01234D )11 01 1()( )27( ?? ddddd返回目录
请思考：
二进制八进制
十六进制 二进制
如何转换？
返回目录
21.8.2 半加器
,半加, 就是求本位和，不考虑低位进来的进位数。
BA ? 半加和
0 0 0
1 0 1
0 1 1
1 1 0 1
进位 返回目录
半加器逻辑状态表
A B C S
0
0
1
1
0
1
0
1
0
0
0
1
0
1
1
0
逻辑式 BABABAS ????
ABABC ??
S
C
A
B
?
CO
半加器符号&
＝ 1A
B
S
C逻辑图
返回目录
21.8.3 全加器
在多位数相加时，两个待加数 和 还要
考虑来自低位的进位数,由此得出本位和数
（全加和数） 和进位数
iA iB
1?iC
iS iC
0
1
1
0
1
0
0
1
0
0
0
1
0
1
1
1
0
1
0
1
0
1
0
1
0
0
1
1
0
0
1
1
0
0
0
0
1
1
1
1
iA iB 1?iC iC iS
全加器逻辑状态表
1)()( ????? iiiiiiiiiii CBABACBABAS
iiiiiiii BACBABAC ??? ? 1)(
iiiiii BABABAS ????
iiii BABAS ??
11 ?? ?? iii CSCSS
iiii BASCC ?? ? 1
半加和：
所以：
根据逻辑状态表，写出逻辑函数式
返回目录
逻辑图
?1
iA
iB
1?iC
iC
iS
CO
CO
?
?
逻辑符号
iA
iB
1?iC
iS
iCCO
?
CI
返回目录
思考题,
试说明
211 ??
1011 ??
111 ??
各式的含义
返回目录
21.9 编码器
编码,用数字或某种文字和符号来
表示某一对象或信号的过程。
1.二进制编码器
二进制编码器是将某种信号编成二进制代码的电路
例,将 76543210,,,,,,,IIIIIIII 八个输入信号
编成对应的二进制代码输出。
返回目录
① 确定二进制代码的位数
因为输入有八个信号，所以输出的是三位二进制代码
3,82 ?? nn
② 列编码表
编码表
是把待编码的八个信号和的二进制代码列成的表格
编码表见下页
返回目录
三位二进制编码表
输入 输 出
Y2 Y1 Y0
I0
I1
I2
I3
I4
I5
I6
I7
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
返回目录
3,由编码表写出逻辑式
7654
7654
76542
IIII
IIII
IIIIY
????
????
????
7531
7531
75310
IIII
IIII
IIIIY
????
????
????
7632
7632
76321
IIII
IIII
IIIIY
????
????
????
返回目录
4,由逻辑式画出逻辑图
1
1 1 0
6I7I 5I 4I 3I 2I 1I
2Y 1Y 0Y
1 1 1 1111
& & &
返回目录
21.9.2 二－十进制编码器
二－十进制编码器是将十进制的十个数码 0,1,2、
3,4,5,6,7,8,9 编成二进制制代码的电路，
这种代码又称为 BCD码。
１,确定二进制代码的位数
输入有十个数码，输出应是四位二进制代码。
输入,I0 ? I9
输出,Y4? Y1
2.列编码表
返回目录
输入 Y3 Y2 Y1 Y0
I0 0 0 0 0
I1 0 0 0 1
I2 0 0 1 0
I3 0 0 1 1
I4 0 1 0 0
I5 0 1 0 1
I6 0 1 1 0
I7 0 1 1 1
I8 1 0 0 0
I9 1 0 0 1
8421码编码表
返回目录
3,由编码表写出逻辑式
9898983 IIIIIIY ??????
97531
97531
975310
IIIII
IIIII
IIIIIY
?????
?????
?????
7654
76542
IIII
IIIIY
????
????
7632
76321
IIII
IIIIY
????
????
返回目录
＆
＆
＆
＆
S
0
S
1
S
2
S
3
S
4
S
5
S
6
S
7
S
8
S
9
0
I
1
I
2
I
3
I
4
I
5
I
6
I
7
I
8
I
9
I
0
Y
1
Y
2
Y
3
Y
V5?
4,画逻辑图
返回目录
21.9.3 优先编码器
优先编码器是考虑输入信号的优先级别的编码器
常用的优先编码器为 CT74LS147,其编码表如下,
1 1 1 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1 1 1 1 1 1
0 x x x x x x x x
1 0 x x x x x x x
1 1 0 x x x x x x
1 1 1 0 x x x x x
1 1 1 1 0 x x x x
1 1 1 1 1 0 x x x
1 1 1 1 1 1 0 x x
1 1 1 1 1 1 1 0 x
1 1 1 1 1 1 1 1 0
123456 789 I I I I I II I I 0123 YYYY
21.10 译码器和数字显示
21.10.1 二进制译码器
译码是将二进制代码按其编码时的愿意
译成对应的信号或十进制数码。
如,三位二进制代码 八个对应信号
（ 1）列出译码器的状态表
输出是一组高、低电平信号。
二进制译码器
输入是一组二进制代码，
返回目录
0 1 1 1 1 1 1 1
1 0 1 1 1 1 1 1
1 1 0 1 1 1 1 1
1 1 1 0 1 1 1 1
1 1 1 1 0 1 1 1
1 1 1 1 1 0 1 1
1 1 1 1 1 1 0 1
1 1 1 1 1 1 1 0
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
A B C
输 出输入
76543210 YYYYYYYY
三位二进制译码器的状态表
返回目录
（ 2）由状态表写出逻辑式
CBAY ?1
CBAY ?4
CBAY ?2 BCAY ?3
CBAY ?0
CBAY ?5
CABY ?6 A B CY ?7
（ 3）由逻辑式画出逻辑图
返回目录
＆ ＆ ＆＆ ＆ ＆ ＆＆
1Y0Y 2Y 3Y 4Y 5Y 6Y 7Y
A B C
1 1 1
101
1 1 1 1 1 1 10
三位二进制译码器逻辑图 3线－ 8线译码器
返回目录
常用的 3线－ 8线 译码器是 CT74LS138
为扩大使用功能,CT74LS138 除了三个输入端外，
增加了使能端 S1, S2, S3 。
当 S1＝ 1 且 S2 ＋ S3 ＝ 0 时译码器进行译码工作，
不满足此条件，输出端输出高电平。
返回目录
21.10.2 二－十进制显示译码器
为直观地显示出数字系统的运行状态及工作数据，
需要用到 数码显示器件 （数码管）
数
码
显
示
器
件
半导体数码管
荧光数码管
辉光数码管
液晶显示器
返回目录
1,半导体数码管 (LED 数码管 )
a
b
c
d
e
f g
a b
cde
gf
a
b
d
g
a b
de
内部是一个 ＰＮ 结外加电压
返回目录
2,七段显示译码器
功能,把 8421二－十进制代码译成对应于数码管的十
个字段信号，驱动数码管，显示出相应的十进制数码
常用的器件为 CT74LS247
1
A
b c d ef gCCU? a
2
A LT BI R B I
3
A
4
A GND
C T 7 4 L S 2 4 7
返回目录
1
A
b c d ef gCCU? a
2
A LT BI R B I
3
A
4
A GND
C T 7 4 L S 2 4 7
控制端输入端
输出端
试灯输入
端
1?BI
0?LT 0~ ?ga
灭灯输入端
0?BI 1~ ?ga灭 0 输入端
返回目录
1
A
2
A
LT
0
A
V5?
RBI BI
3
A
a
b
c
d
e
f
g
CT74LS
247
七段译码器和数码管的联接图
返回目录
21.11 数据分配器和数据选择器
21.11.1 数据分配器
功能,将一个输入数据分时分送到多个输出端
输出，也就是一路输入，多路输出。
S
0Y
3Y
1Y
2Y
4Y
5Y
6Y
7Y
返回目录
＆
＆
＆
＆
1
1
1
Y
4
Y
3
Y
1
Y
0
D
A
1
A
0
4
路
输
出
分
配
器
逻
辑
图
数
据
输
入
端
控制端
输出端
DAAY 012 ?
DAAY 011 ?
DAAY 013 ?
DAAY 010 ?
逻辑式
返回目录
4路输出分配器功能表
控 制 输 出
A1 A0 Y3 Y2 Y1 Y0
0 0
0 1
1 0
1 1
0 0 0 D
0 0 D 0
0 D 0 0
D 0 0 0
返回目录
21.11.2 数据选择器
功能,从多个输入数据中选择一个作为输出。
0
D
1
D
2
D
3
D
Y
数据选择器的选择功能
输
入
端
输
出
端
返回目录
＆
＆
＆
＆
1
1
1 1
1
1
A
1
A
2
D
0
D
3
D
1
D
2
Y
1
S
1?
CT74LS153 数据选择器逻辑图
选择端
数据
输入端
选通端
输出端
返回目录
逻辑式
SAADSAADSAADSAADY 013012011010 ????
选择器的功能表
0
D0
D1
D2
D3
1
0
0
0
0
X X
0 0
0 1
1 0
1 0
YA1 A0
输 出选 通选 择
S
返回目录
结 束
第 21 章
返回目录
门电路和组合逻辑电路
哈尔滨工业大学
电工学教研室
返回
目 录
21.1 数字电路概述
21.2 晶体管的开关特性
21.3 分立元件门电路
21.4 TTL门电路
21.5 MOS门电路
21.6 逻辑代数
21.7 组合逻辑电路的分析与综合
21.8 加法器
21.9 编码器
21.10 译码器及显示电路
21.11 数据分配器及数据选择器
21.1 数字电路概述
21.1.1 电子电路中的信号
模拟信号 数字信号（脉冲信号）
时间上连续变化的 时间和幅度都是跳变的
处理此类信号的
电路
模拟电路
处理此类信号的
电路
数字电路
特点, 注重电路的输入、
输出大小、相位关系
特点, 注重电路的输入、输
出的逻辑关系
返回目录
21.1.2 脉冲信号的波形及参数
脉冲是一种 跃变 信号,并且 持续时间短暂
矩形波
尖顶波
返回目录
实际矩形波的特征
A
脉冲幅度
信号变化的最大值
0.9A
0.1A
tf
脉冲上升沿
tr
0.5A t
p
脉冲下降沿
脉冲宽度 返回目录
正脉冲 负脉冲
脉冲信号变化后的电
平值比初始电平值高
脉冲信号变化后的电
平值比初始电平值低
V0
V0V5?
V5? V0
V0V5?
V5?
返回目录
21.1.3 脉冲信号的逻辑状态
脉冲信号的状态
高电平 用 1 表示
V0
V0V5?
V5? V0
V0V5?
V5?
低电平 用 0 表示
返回目录
21.2 晶体管的开关特性
Ui
Uo
K
Ucc
R
K开,1o ?U
输出高电平
K闭,0o ?U
输出低电平
输入
信号
控制
开关
状态
可用三极管代替
返回目录
晶体管的三种工作状态
三极管是数字电路中最基本的开关元件，通常不是
工作在 饱和区 就是工作在 截止区 。放大区只是出现在三极
由饱和变为截止、由截止变为饱和的过渡过程中。
3 6 9 12
1
3
2
4
Q
1
Q
2
Q
3
mA/
C
I
A 40
B
μI ?
V/
CE
U
A 80 μ
A 120 μ
A 160 μ
饱和区
截止区
放大区
C E( sat)U
返回目录
晶体管结电压的典型数据
管型
工 作 状 态
饱 和 放 大 截 止
开始截止 可靠 截 止
硅管 (NPN)
锗管 (PNP)
3.0
1.0?
V/C E (s at )U V/BEUV/B E (s at )U V/BEU
7.0
3.0?
7.0~6.0
3.0~2.0 ?? 1.0
5.0 0?
1.0
返回目录
例,如图所示电路中，
V,6cc ?U,k3C ??R
,k10B ??R 25,?? IU
V,3 V,1 V1 ?
当输入电压
分别为 和 时,试问晶体管
处于何种工作状态？
U
I
T
R
B
R
C
+ U
CC
返回目录
解,2m AA102A
103
6 3
3
C
CC
C ( s a t ) ??????
?
R
UI
A800,08 m AmA
25
2' C ( s a t )
B ?? ????
I
I
B
6
3
B
BEI
B 'A10230A1010
7.03 I
R
UUI ???
?
???? ?
当 V3
I ?U
时，
晶体管已处于深度放大状态。
晶体管临界饱和时的基极电流
B
6
3
B
BEI
B 'A1030A1010
7.01 I
R
UUI ???
?
???? ?
当 V1I ? 时，
晶体管处于放大状态
晶体管可靠截止。
当 V1
I ??U
时，
返回目录
21.3 分立元件门电路
21.3.1 门电路的基本概念
不 满 足 条 件
的
电信号
能够通过,门”不能够通过,门”
满足条件的
电信号
就是一
种
开关
用电路做成这
种开关
称为, 门电路,
结论,
门电路输入信号与输出信号之间存在一定的逻辑关系
返回目录
门电路
门电路的输入和输出信号都是用 电位 （或叫 电平 ）高低表示
负逻辑正逻辑
高电平用, 1” 表示
低电平用, 0” 表示
高电平用, 0” 表示
低电平用, 1” 表示
输入
信号
输出
信号
返回目录
1。“与”门（,与”逻
辑） A,B,C 都满足一定条件时，事件 Y 才发生。
E Y
A B C
Y＝ A?B?C
灯 Y亮的条件,
A,与” B,与” C 同时接
通 A＝ 1,B＝ 1,C＝ 1
Y＝ 1
A,B,C有一个为 0
Y＝ 0
逻辑乘 逻辑与
返回目录
&
与门的逻辑符号
A
B
C
Y
返回目录
2。“或”门（,或”逻辑）
A,B,C 只要有一个满足条件时,事件 Y就发生,
A
E Y
B
C
灯 Y亮的条件,
A,或” B,或” C只要有一个接
通 A＝ 1“或” B＝ 1“或” C
＝ 1
Y＝ 1
A,B,C 都为 0
Y＝ 0
Y=A+B+C
逻辑加 逻辑或
返回目录
1?AB
C
Y
或门的逻辑符号
返回目录
3。“非”门（,非”逻
辑） A 满足条件时，事件 Y 不发生
A 不满足条件时，事件 Y 发生
AE Y
R
AY ?
灯 Y亮的条件,A 不接通
A＝ 0 Y＝ 1
A＝ 1 Y＝ 0
灯 Y不亮的条件,A 接通
逻辑非
返回目录
A Y
非门的逻辑符号
1
返回目录
21.3.2 二极管, 与, 门电路
YDA
DB
A
B
+U +12V
C
DC
0 0 0 0.3
0 0 3 0.3
0 3 0 0.3
0 3 3 0.3
3 0 0 0.3
3 0 3 0.3
3 3 0 0.3
3 3 3 3
Au Bu Cu Yu
输入端
输出端
二极管
返回目录
,与, 逻辑状态表（真值表）
A B C Y
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1
Y＝ A?B?C
0 表
示
低
电
平1 表示
高
电
平
返回目录
21.3.3 二极管, 或, 门电路
YDA
DB
A
B
-12V
DCC
R
0 0 0 0
0 0 3 3.3
0 3 0 3.3
0 3 3 3.3
3 0 0 3.3
3 0 3 3.3
3 3 0 3.3
3 3 3 3.3
Au Bu Cu Fu
输入端
输出端
返回目录
,或, 逻辑状态表（真值表）
A B C Y
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 1
Y=A+B+C
返回目录
21.3.4 晶体管, 非, 门电
路
RKA Y
+UCC
RB
RC
-UBB
工作状态, 饱和 截止
uA uY
3V 0.3
0V 3.3
加负电源为了可靠截止
A Y
0 1
1 0
,非, 逻辑状态表（真值表）
返回目录
基
本
门
电
路, 非, 门电路
,或, 门电路
,与, 门电路
不同组合 组合电路
D
Y
+12V +3V
DA
DB
A
B
+12V
DC
C
RK
RB
R
RC与
门
非门
与非门
CBAY ???
返回目录
“与 非, 逻辑状态表（真值表）
A B C Y
0 0 0 1
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 0
全, 1” 出, 0”,有, 0”
出, 1” 返回目录
思考题：
用二极管, 或, 门和晶体管, 非,
门联接成, 或非, 门电路，并列出它的
逻辑状态表。
返回目录
21.4 TTL门电路
TTL是一种集成门电路
21.4.1 TTL,与非, 门电路
+5V
Y
R4R2
R1
3k?
T2
R5R3
T3
T4T
1
T5
A
B
C
750?
3k?360?
100?
返回目录
1.输入端不全为, 1” 的情况
Y
R4R2
R1
3k?
T2
R5R3
T3
T4T
1
T5
A
B
750?
3k?360?
100?
C
0.3V
1V
电位接近电源电压使
T3, T4导通
输出端电位 3, 6 VV7.07.05Y ????V
截止
负载
拉电流
该电压不足以
使 T2,T5导通
2,输入端全为, 1” 的情况
Y
R4R2
R1
3k?
T2
R5R3
T3
T4T
1
T5
A
B
C
750?
3k?360?
100?
全接高电
平, 3V”
导通
钳位在 2.1V
约 1V
都截止
负载门
灌电流
输出端电位
3V.0Y ?V
3V
3V
3V
两种实际的 TTL” 与非, 门芯片
21 3 4 5 6 7
891011121314
＆
＆
CT74LS20(4输入 2门 )
21 3 4 5 6 7
891011121314
＆
＆＆
＆
CT74LS00(2输入 4门 )
返回目录
TTL,与非, 门的特性及技术参数
1,TTL,与非, 门的电压传输特性
)( Io UfU ?
B
C
A
1 2 3
V/OU
V/IU1
2
3
4
返回目录
2,输出高电平电压 UOH和输出低电平电压 UOL
1 2 3
/VOU
V/IU
1
2
3
4
B
D
A
C
E
输出高电平电压 UOH
对应于 AB 段输出电压
输出低电平电压 UOL对
应于 DE 段输出电压
0,4 V 2,4 V OLOH ?? UU通用 TTL,与非, 门
典型值 0, 3 V 3, 4 V OLOH ?? UU 返回目录
ILU
NLU
OFFU
B
C
A
V/IU
1 2 3
V/OU
1
2
3
4
3.噪声容限电压
低电平噪声容限电压 UNL
在保证输出的高电平电压不低于额定值 90％的条件下所
容许叠加在输入低电平上的最大噪声（或干扰）电压。
ILO F FNL UUU ??
是在保证条件下所容许
的最大输入低电平电压
返回目录
NHU
ONU IHU
B
C
A
3.噪声容限电压
高电平噪声容限电压 UNH
在保证输出的低电平电压的条件下所容许叠加在输入高
电平（极性和输入信号相反）的最大噪声（干扰）电压
ONIHNH UUU ??
1 2 3
V/OU
V/IU1
2
3
4
在上述保证条件下所容
的最小输入高电平电压
返回目录
例如,设 TTL,与非, 门的数据为
V;6.1 V,9.0 V,4.0 V,7.2 ONOF FILIH ???? UUUU
则：
V5.04.09.0NL ???U
V1.16.17.2NH ???U
返回目录
5。扇出系数 NO
指一个, 与非, 门能带同类门的最大数目，表示带负载能
力
＆
＆
＆
＆
＆
G
2
G
3
G
N
G
1
8O ?N
对 TTL,与非,
门
ON
如何计算 NO 返回目录
前后级之间的电流关系
&
前级
&
后级
前级输出高电平
前级流出电流
IOH（ 拉电流）
输入高电平电流 IiH
返回目录
前后级之间的电流关系
&
前级
&
后级
前级输出低电平
流入前级电流
IOL（ 灌电流）
输入低电平电流
IiL
返回目录
名称及符号 含义
输入低电平电流 I
iL
输入为低电平时流入输
入端的电流 - 1,4mA 。
输入高电平电流 I
iH
输入为高电平时流入输
入端的电流 几十 μ A 。
I
OL
及其极限 I
OL （ max ）
当 I
OL
> I
O L(ma x)
时，输入
不再是低电平。
I
OH
及其极限 I
O H (max )
当 I
OH
> I
O H (max )
时，输出
不再是高电平。
关于电流的技术参数
返回目录
＆
＆
＆
＆
＆
G
2
G
1
G
3
G
N
前级输出为高电平时
IOH IiH1
IiH3
IiH2
IiHN
输出高电平时，流出前
级的电流（拉电流）：
i HNi H2i H1OH IIII ???? ?
前级输出
高电平
返回目录
＆
＆
＆
＆
＆
G
2
G
1
G
3
G
N
前级输出为低电平时
IOL IiL1
IiL3
IiL2
IiLN
输出低电平时，流入前
级的电流（灌电流）：
i L Ni L 2i L 1OL IIII ???? ?
前级输出
低电平
返回目录
6,平均传输延迟时间
t
ui
o
t
uo
o
50%
50%
tpd1 tpd2
平均传输延迟时间
)(
2
1
2pd1pdpd ttt ??
注意, 此值愈小愈好
上升延迟时间 下降延迟时间 返回目录
21.4.2 三态输出, 与非, 门电路
Y
R4R2
R1
T2
R5R3
T3
T4T
1
T5
A
B
＋ UCC
D
E
输入端
使能
端 输出端图形符号
&A
B Y
E
返回目录
R4R2
R1
T2
R5R3
T3
T4T
1
T5
D
A
B
E＝ 1
Y
＋ UCC
截止
决定于 A,B
的状态，实
现, 与非,
逻辑关系
工作原理
返回目录
R4R2
R1
T2
R5R3
T3
T4T
1
T5
D
A
B
E ＝ 0
Y
＋ UCC
1V
截止
1V 截止
输出端处于高
阻状态，相当
于开路状态
工作原理
E
高电
平时
高阻
状态
返回目录
E1
E2
E3
总
线
（
母
线
）
０
１
０
三态门主要作为 TTL电路
与 总线 间的 接口电路
用途：
此时接受 G2的
输出。 G1, G3
呈高阻状态
返回目录
控制端 E 输入端 输出端 YA B
1
0
0
1
1
0
1
0
1
1
1
1
0
0 X X 高阻
三态输出, 与非, 门的逻辑状态表
返回目录
+5V
Y
R4R2
R1
3k?
T2
R5R3
T3
T4T
1
T5
A
B
C
750?
3k?
100?
+5V
Y
R2
R1
3k?
T2
R3
T1
T5
A
B
C
750?
RL
U
21.4.3 集电极开路, 与非, 门电路 (OC
门 )
返回目录
&
OC门电路的符号
注意与 普通
与非门的区别
返回目录
&
&
&
Y1
Y2
Y3
Y
OC门可以实现“线与”功能
Y=Y1Y2Y3
UCC
RL
“线与”
输出端直接相连
返回目录
21.5 MOS 门电路
21.5.1 NMOS 门电路
1,NMOS,非, 门电路
A
Y
UDD
T1
T2
驱动管
负载管
A
Y
UDD
等效电路
返回目录
A
Y
UDD
T1
T2B
T3
2,NMOS,与非” 门电路
两个驱动管
串联
A,B 一个或全接低电平时，
驱动管截止
输出端输出高电平
A,B 接高电平时，
T1 与 T2 导通
输出端输出低电平 BAY ??
返回目录
3.NMOS,或非” 门电路
Y
UDD
T1 T2
A B
T3
两个驱动管
并联
A,B 接低电平时，
T1 与 T2 截止
输出端输出高电平
A,B 一个或全接高电平时，
相应驱动管导通
输出端输出低电平
BAY ?? 返回目录
21.5.2 CMOS 门电路
1。 CMOS,非, 门电路
＋ UDD
S
T2
D
T1
A Y
S
D
N 沟道
P 沟道 互
补
对
称
结
构
CMOS 电路
返回目录
工作原理
A＝ 0
＋ UDD
S
T2
D
T1
Y
S
D
截止
导通
输出 Y＝ 1
返回目录
工作原理
A＝ 1
＋ UDD
S
T2
D
T1
Y
S
D
导通
截止
输出 Y＝ 0
返回目录
2,CMOS,与非, 门电路
＋ UDD
T3
T2
A
Y
T1
B
T4
N 沟道增强型管
两管串联
驱动管
P 沟道增强型管
两管并联
负载管
返回目录
A＝ 1
＋ UDD
T3
T2 Y
T1
T4
B＝ 1 导通
电阻很低
截止
电阻很高
＝ 1
2,CMOS,与非, 门电路
返回目录
A＝ 0
＋ UDD
T3
T2 Y
T1
T4
B＝ 1 截止
电阻很高
导通
电阻很低
＝ 0
2,CMOS,与非, 门电路
返回目录
3,CMOS,或非, 门电路
＋ UDD
T3
T2
A
T1
T4B
N 沟道增强型管
两管并联
驱动管
P 沟道增强型管
两管串联
负载管
返回目录
＋ UDD
T3
T2T1
T4
A＝ 0
B＝ 0
截止
导通
Y＝ 1
3,CMOS,或非, 门电路
返回目录
＋ UDD
T3
T2T1
T4
A＝ 0
B＝ 1
截止
导通
Y＝ 0
3,CMOS,或非, 门电路
返回目录
4,CMOS 传输门电路
UDD
T1
T2
uI uO
C
C
S
S
D
D
控制极
控制极
＝ 1
＝ 0
传输门导通 uO＝ uI
返回目录
4,CMOS 传输门电路
UDD
T1
T2
uI uO
C
C
S
S
D
D
控制极
控制极
＝ 0
＝ 1
传输门不导通 uO＝ uI 关系不存在
返回目录
uI uO
C
C
TG
1
与, 非, 门组成
的
开关电路
uI uO
C
C
TG
CMOS 传输门电路
图形符号
返回目录
2.5.３ CMOS电路 的优点
１,静态功耗小（只有 0。 01mW) 。
２,允许电源电压范围宽（ 3?18V）。
3,扇出系数大，抗噪容限大。
CMOS电路 的缺点
2,集成度较低
１,制造工艺复杂。
返回目录
21.6 逻辑代数
21.6.1 逻辑代数运算法则
在逻辑代数中，用, 1”,, 0” 表示两种状
态
普通代数表示 数量关系
逻辑代数表示 逻辑关系
逻辑代数中基本运算
逻辑乘（, 与, 运算）
逻辑加（, 或, 运算）
求 反（, 非, 运算）
返回目录
0? 0=0 ? 1=1 ? 0=0 1 ? 1=1
0+0=0
0+1=1+0=1+1=1
10
01
?
?
由三种基本的逻辑运算关系
得以下运算结论
返回目录
1.基本运算法则
1,A ? 0 =0 ? A=0
2,A ? 1=1? A=A
0 A
3,A ? A=A
1 A
AA
4,0?? AA AA
5,A+0=A
0
A
返回目录
1
A
7,A+ A = A
6,A+1=1
8,1?? AA A
A
A
A
AA ?9.
返回目录
普通代数能否写成这种形式？
交换律
结合律
分配律
10,A+B=B+A
11,A? B=B ? A
13,A+B+C=A+ ( B+C ) =(A+B)+C
12,ABC=(AB) C =A (BC)
14,A(B+C)=AB+AC
15,A+BC=(A+B)(A+C)
2.运算规律
返回目录
16,A（ A+B） =A
证明,A（ A+B） =AA＋ AB＝ A＋ AB
＝ A（ 1＋ B） ＝ A
吸收律
17,ABBAA ?? )(
18,AABA ??
19,BABAA ???
证明,BABAAABAA ?????? ))((
20,ABAAB ??
21,ABABA ??? ))(( 返回目录
吸收律（摩根定律）
21,ABABA ??? ))((
BAAB ??22.
证明：
AAABBAA
BBBAABAABABA
??????
??????
)(
))((
23,ABBA ??
返回目录
21.6.2 逻辑函数
逻辑函数 Y＝（ A,B,C ········ ）
A,B,C 是 输入变量, Y 是 输出变量 。
字母上无反号的叫 原变量,有反号的叫 反变量 。
任何一件具体事物的因果关系都可以用一个逻辑函数描述
逻辑函数常用
等方法描述
逻辑状态表
逻辑式
逻辑图
卡诺图
返回目录
举重裁判电路 B
CA
? Y
主裁判控
制按钮
副裁判控
制按钮
只有当主裁判按下按钮 A, 同时至少有一名副裁判
按下按钮 B 或 C 时，指示灯 Y 才会亮。
指示灯 Y 的状态是按钮 A,B,C 状态的函数
A＝ 1,B＝ 1,C＝ 1 表示三个按钮按下的状态，
A＝ 0,B＝ 0,C＝ 0 表示三个按钮没有按下的状态，
Y＝ 1 指示灯亮,Y＝ 0 表示指示灯不亮。
Y＝（ A,B,C） 返回目录
21.6.2 逻辑函数的表示方法
一、逻辑真值表
以表格的形式表示输入、输出变量的逻辑状态关系
举重裁判电路的逻辑状态表
输入 输出
YA B C
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0
0
0
0
0
1
1
1
二、逻辑函数式
用,与”,,或”,,非” 等逻辑运算的组合式，
表示逻辑函数的输入与输出的关系的逻辑状态关系。
B
CA
? Y
举重裁判电路的逻辑函数式
Y＝ A（ B +C）
返回目录
三、逻辑图
用, 与,,, 或,,, 非, 等相应的逻辑符号表示函
数关系
Y＝ A（ B +C）
或门，实现 Y1 ＝ B +C
&
1?
A
B
C
YY
1
与门，实现 Y＝ Y1 ? A
返回目录
四、卡诺图
在 n 变量逻辑函数中，若 m 为包含 n
个因子的乘积项，而且这 n 个变量均
以原变量或反变量的形式在 m 中出现
一次，称 m 为该组变量的最小项。
例如,A,B,C三变量的最小项有
CBA CBA CBA CBA CBA CABBCA ABC
共 8个最小项（ 23个）
n 个 变量 共有 个最小项n2
最小项
返回目录
CBA CBA CBA CBA CBA CABBCA ABC
若两个最小项只有一个变量以原、反区别，
称它们 逻辑相邻 。
如 CBA BCA
只有 C 变量以原、反区别，具有相邻性
BA??
逻辑相邻的项
可以合并，消
去一个因子。
最小项有如下重要性质,
1,在输入变量的任何取值下,必有一个最小项,而且仅
有一个最小项的值为 1
2,任意两个最小项的乘积为 0
3,全体最小项之和为 1
4,具有相邻性的两个最小项之和可以合并成一项并
消去一个因子 返回目录
卡诺图
卡诺图
卡诺图的每一个方块（最小项）
代表一种输入组合，并且把对应的输
入组合注明在阵列图的左方和上方。
是与变量的最小项对应的按一定规则排列的
方格图，每一个小方格填入一个最小,项。
BA BA
ABBA
0 1
0
1
B
A
CBA CBA BCA CBA
CABABCCBACBA
0
1
00 01 11 10A
BC
返回目录
单元
编号
0010
填入
ABCD
＝ 0100
函数 值
DCBA DCBA CDBA DCBA
DBCA
ABCD
BCDADCBADCBA
DCAB DCAB
10m
1m 3m 2m
6m7m5m4m
12m 13m 15m 14m
0m
8m 9m 11m
DCBA DCBA CDBA DCBA
DABC
AB
CD
00
01
11
10
00 01 11 10
四变量卡诺图
只有
一项
不同
返回目录
输入 输出
YA B C
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0
0
0
0
0
1
1
1
0
1
00 01 11 10
1 110
0 0 0 0
A
BC
举重裁判电路
卡诺图
?????? )7,6,5(),,( A B CCABCBACBAFY
返回目录
用卡诺图表示逻辑函数
逻辑函数 最小项之和 对应位置写 1
其余写 0
写成
在卡诺
图上
结论,任何一个逻辑函数都等于它的卡诺图
中填 1的那些最小项之和。
返回目录
例, 用卡诺图表示逻辑函数
BAA C DDBADCBAY ????
解, 首先把 Y化成最小项之和的形式
)()()( CCBACDBBADCCBADCBAY ???????
)()( DDCBADDCBA
CDBAA B C DDCBADBCADCBA
????
?????
DCBADCBADCBACDBA
CDBAA B C DDCBADBCADCBA
????
?????
15111098641 mmmmmmmm ????????
返回目录
1111
0100
1001
001000
01
11
10
00 01
11
10
CD
AB
画出四变量的卡诺图，在对应于函数
式中各最小 的位置上填入 1,其余位
置上填入 0,就得到如下 Y 的卡诺图
返回目录
21.6.3 逻辑函数的化简
1,应用逻辑代数运算法则化简
(1) 并项法
应用 ABAAB ??和1?? AA
例, 试用并项法下列逻辑函数：
CDBACDBAY ??1
CDABAA C DBAY ????2
CBCACBAY ???3
B C DDCBDBCDCBY ????4
返回目录
ACDBCDBACDBACDBAY ????? )(1
解：
CDBCDBACDBA
CDABAA C DBAY
??????
????
)()(
2
CCBACBACBACBA
CBACBACBCACBAY
??????
??????
)()()()(
)(3
BDCBDCB
CDDCBDCDCB
B C DDCBDBCDCBY
?????
????
????
)()(
)()(
4
返回目录
(2) 配项法
应用 ),( AABB ??
将 AA? 与某乘积项相乘，后展开，合并化简
如,
CAABBCACAB
CBACABCAAB
AACBCAABCBCAABY
??????
????
???????
)1()1(
)(
返回目录
（ 3）吸收法
利用 AABA ?? 可将 AB项消去。
如,
? ? ADADADBCBA
ADA B DCBAY
????
???
)(
)(1
? ? ABDCDCABAB
DCABA B DCABABY
??????
?????
)(
)(2
返回目录
（ 4）消项法
利用 CAABBCCAAB ???? 将 BC项消去
如：
EBADCBA
EDCEBADCBA
EDCEBADCBAY
??
???
????
)()()(
)(
返回目录
（ 5）消因子法
利用 BABAA ??? 将 BA 中的因子 A 消去。
如：
ACBA B CBY ????1
CBCDA
CBCDAA
CBACDAAY
???
???
???
)(
2
返回目录
（ 6） 加项法
利用 AAA ?? 加入相同项后，合并化简。
如：
ACBC
BBACAABC
A B CCBABCAA B C
CBABCAA B CY
??
????
????
???
)()(
返回目录
2,应用卡诺图化简
用卡诺图化简的思想就是利用基本定律
ABAAB ??
把互反的变量消去,使两个乘积项合并为一个乘积项。
利用卡诺图化简的规则：
① 将取值为, 1”的相邻小方格圈成矩形，相邻小方格包括最上
行与最下行及最左列与最右列同列或同行两端的两个小方格。
③ 圈的个数应最少，圈内小方格个数应尽可能多。
② 所圈取值为, 1”的相邻小方格的个数应为 2n 个
④ 每圈一个新的圈时，必须包含至少一个从未圈过的最小项。
⑤ 每一个取值为, 1” 的小方格可被圈多次。
⑥ 相邻的两项可合并为一项，并消去一个因子；
⑦ 化简后的逻辑式是各化简项的逻辑和。 返回目录
00
CD
AB
01
10
11
10110100
0 0 0
0
0
000
0
BD
DC
CBA
例,用卡诺图化简逻辑函数
?? )15,13,9,7,5,4,1(mY
画出四变量的卡诺图
11
1
把函数 Ｙ 所具有的最小项为１的填入相应的小方格中
1 1
1
1 1
将函数式中没有出现最小项的位置填０圈取值为 1的小方格,个数为２ n,小方格尽可能地多取。消去取值不同的变量将得到的三个最小项相加，得
CBADCBDY ???
不能采用的圈小方格的方法：
AB
CD00 01 11 10
00
01
0 0 0 0
0 1 0 0
1 1 0 0
1 0 0 0
11
10
返回目录
例,化简
Y(A,B,C,D)=?(0,2,3,5,6,8,9,10,11,12,13,14,15)
AB
CD00 01 11 10
00
01
11
10
DCBDBCBDCAF ?????
1 1 1
1 1
1 1 1 1
1 1 1 1
0
0 0
DCB
DB
CB
DC
A
返回目录
思考题：
试用卡诺图表示式 A B CCBACBACBAF ????
从图上能否看出这已是最简式？
返回目录
21.7 组合逻辑电路的分析及综合
21.7.1 组合逻辑电路的分析
组合逻辑电路的分析所要完成的工作
是通过分析找出电路的逻辑功能来。
分析组合逻辑电路的步骤,
逻辑图 逻辑式
运用逻辑
代数化简 真值表
分析
功能
返回目录
BABAABBABAYYY ????? 21
ABBBXY ??2
ABAAXY ??1
例,分析下面的逻辑图
&
&
&&
B
A
Y
Y2
Y1
X
G1
G2
G3
G4
ABX ?
返回目录
输入 输出
YA B C
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0
0
0
0
0
1
1
1
逻辑状态表
逻辑功能,当输入端 A和 B不是同为 1或 0时，输出为 1；
否则，输出为 0。
BABABAY ????
1?
异或门
21.7.2 组合逻辑电路的综合
组合电路的 综合（或称为设计）的工作
是要求设计者按照给定的具体逻辑要求设计出最简单的逻辑电路。
综合组合电路的步骤：
逻辑
要求
逻辑
状态表
逻辑式 运用逻辑代数化简 逻辑图
返回目录
例,旅客列车分特快、直快和普快，并依此为优先
通行次序。某站在同一时间只能有一趟列车从车站
开出，即只能给出一个开车信号，试画出满足上述
要求的逻辑电路。
设 A,B,C 分别代表特快、直快、普快
开车信号分别为 YA,YB, YC
返回目录
CBAY ?C BCACBAY ??B A B CCABCBACBAY ????A
解,由题中给出的逻辑要求，列逻辑状态表
0
1
0
0
0
0
0
0
0
0
1
1
0
0
0
0
YC
0
0
0
0
1
1
1
1
0
1
0
1
0
1
0
1
0
0
1
1
0
0
1
1
0
0
0
0
1
1
1
1
YBYACBA
返回目录
对已写出的函数式化简
AABBA
A B CCABCBACBAY
???
????
A
BABCACBAY ???B
CBAY ?C
&
&
&
&A
C CY
BY
AY
B
返回目录
例,有三个输入变量 A,B,C,当输入端有偶数个
1时，给出一个指示信号，试用与非门实现。
解,根据要求写出逻辑状态表
A B C Y
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
0
0
1
0
1
1
0
返回目录规定：输入有偶数个 1时，输出用高电平表示
CABCBABCAY ???
题中要求用与非门实现
将上式进行变换成 与非式
根据直值表，可写出如下的函数式
CABCBABCA
CABCBABCA
CABCBABCAY
???
???
???
返回目录
CABCBABCAY ???
根据上面的逻辑函数式，画出逻辑图。
&
&
B Y
&
&
&
&
& BCA
C
CBA
CAB
A
返回目录
21.8 加法器
21.8.1 数制
1,二进制
二进制数可用 i
iKB 2???
表示；
N进制数可用 ii NKN ??? 表示；
第 位系数i 基数 权
十进制数可用 iiKD 10??? 表示；
如：
21012
2
2121212021
)11.1 01(
?? ??????????
2,八进制
iiKO 8???
2101O 81848783)41.37( ?? ????????
3,十六进制 iiKH 16???
十六进制记数码：
1,2,3,4,5,6,7,8,9、
A(10),B(11),C(12),D(13)、
E(14),F(15)
(4E6)H= 4?162+14 ?161+6 ?160
=(1254)D 返回目录
二进制与十进制间的转换
D
01234
B
)27(2121202121
)11011(
???????????
二进制 十进制
十进制 二进制
0
0
1
1
2
2
3
3
4
4
D
22222
)27(
?????????? ddddd
如何来确定 04 ~ dd
返回目录
0
0
1
1
2
2
3
3
4
4
D
22222
)27(
?????????? ddddd
27
13
2 余 )( 1 0d
6
2 余 )( 1 1d
3
2 余 )( 0 2d
1
2 余 )( 1 3d
2
0
余 )( 1
4d
确定 的方法d
BB01234D )11 01 1()( )27( ?? ddddd返回目录
请思考：
二进制八进制
十六进制 二进制
如何转换？
返回目录
21.8.2 半加器
,半加, 就是求本位和，不考虑低位进来的进位数。
BA ? 半加和
0 0 0
1 0 1
0 1 1
1 1 0 1
进位 返回目录
半加器逻辑状态表
A B C S
0
0
1
1
0
1
0
1
0
0
0
1
0
1
1
0
逻辑式 BABABAS ????
ABABC ??
S
C
A
B
?
CO
半加器符号&
＝ 1A
B
S
C逻辑图
返回目录
21.8.3 全加器
在多位数相加时，两个待加数 和 还要
考虑来自低位的进位数,由此得出本位和数
（全加和数） 和进位数
iA iB
1?iC
iS iC
0
1
1
0
1
0
0
1
0
0
0
1
0
1
1
1
0
1
0
1
0
1
0
1
0
0
1
1
0
0
1
1
0
0
0
0
1
1
1
1
iA iB 1?iC iC iS
全加器逻辑状态表
1)()( ????? iiiiiiiiiii CBABACBABAS
iiiiiiii BACBABAC ??? ? 1)(
iiiiii BABABAS ????
iiii BABAS ??
11 ?? ?? iii CSCSS
iiii BASCC ?? ? 1
半加和：
所以：
根据逻辑状态表，写出逻辑函数式
返回目录
逻辑图
?1
iA
iB
1?iC
iC
iS
CO
CO
?
?
逻辑符号
iA
iB
1?iC
iS
iCCO
?
CI
返回目录
思考题,
试说明
211 ??
1011 ??
111 ??
各式的含义
返回目录
21.9 编码器
编码,用数字或某种文字和符号来
表示某一对象或信号的过程。
1.二进制编码器
二进制编码器是将某种信号编成二进制代码的电路
例,将 76543210,,,,,,,IIIIIIII 八个输入信号
编成对应的二进制代码输出。
返回目录
① 确定二进制代码的位数
因为输入有八个信号，所以输出的是三位二进制代码
3,82 ?? nn
② 列编码表
编码表
是把待编码的八个信号和的二进制代码列成的表格
编码表见下页
返回目录
三位二进制编码表
输入 输 出
Y2 Y1 Y0
I0
I1
I2
I3
I4
I5
I6
I7
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
返回目录
3,由编码表写出逻辑式
7654
7654
76542
IIII
IIII
IIIIY
????
????
????
7531
7531
75310
IIII
IIII
IIIIY
????
????
????
7632
7632
76321
IIII
IIII
IIIIY
????
????
????
返回目录
4,由逻辑式画出逻辑图
1
1 1 0
6I7I 5I 4I 3I 2I 1I
2Y 1Y 0Y
1 1 1 1111
& & &
返回目录
21.9.2 二－十进制编码器
二－十进制编码器是将十进制的十个数码 0,1,2、
3,4,5,6,7,8,9 编成二进制制代码的电路，
这种代码又称为 BCD码。
１,确定二进制代码的位数
输入有十个数码，输出应是四位二进制代码。
输入,I0 ? I9
输出,Y4? Y1
2.列编码表
返回目录
输入 Y3 Y2 Y1 Y0
I0 0 0 0 0
I1 0 0 0 1
I2 0 0 1 0
I3 0 0 1 1
I4 0 1 0 0
I5 0 1 0 1
I6 0 1 1 0
I7 0 1 1 1
I8 1 0 0 0
I9 1 0 0 1
8421码编码表
返回目录
3,由编码表写出逻辑式
9898983 IIIIIIY ??????
97531
97531
975310
IIIII
IIIII
IIIIIY
?????
?????
?????
7654
76542
IIII
IIIIY
????
????
7632
76321
IIII
IIIIY
????
????
返回目录
＆
＆
＆
＆
S
0
S
1
S
2
S
3
S
4
S
5
S
6
S
7
S
8
S
9
0
I
1
I
2
I
3
I
4
I
5
I
6
I
7
I
8
I
9
I
0
Y
1
Y
2
Y
3
Y
V5?
4,画逻辑图
返回目录
21.9.3 优先编码器
优先编码器是考虑输入信号的优先级别的编码器
常用的优先编码器为 CT74LS147,其编码表如下,
1 1 1 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1 1 1 1 1 1
0 x x x x x x x x
1 0 x x x x x x x
1 1 0 x x x x x x
1 1 1 0 x x x x x
1 1 1 1 0 x x x x
1 1 1 1 1 0 x x x
1 1 1 1 1 1 0 x x
1 1 1 1 1 1 1 0 x
1 1 1 1 1 1 1 1 0
123456 789 I I I I I II I I 0123 YYYY
21.10 译码器和数字显示
21.10.1 二进制译码器
译码是将二进制代码按其编码时的愿意
译成对应的信号或十进制数码。
如,三位二进制代码 八个对应信号
（ 1）列出译码器的状态表
输出是一组高、低电平信号。
二进制译码器
输入是一组二进制代码，
返回目录
0 1 1 1 1 1 1 1
1 0 1 1 1 1 1 1
1 1 0 1 1 1 1 1
1 1 1 0 1 1 1 1
1 1 1 1 0 1 1 1
1 1 1 1 1 0 1 1
1 1 1 1 1 1 0 1
1 1 1 1 1 1 1 0
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
A B C
输 出输入
76543210 YYYYYYYY
三位二进制译码器的状态表
返回目录
（ 2）由状态表写出逻辑式
CBAY ?1
CBAY ?4
CBAY ?2 BCAY ?3
CBAY ?0
CBAY ?5
CABY ?6 A B CY ?7
（ 3）由逻辑式画出逻辑图
返回目录
＆ ＆ ＆＆ ＆ ＆ ＆＆
1Y0Y 2Y 3Y 4Y 5Y 6Y 7Y
A B C
1 1 1
101
1 1 1 1 1 1 10
三位二进制译码器逻辑图 3线－ 8线译码器
返回目录
常用的 3线－ 8线 译码器是 CT74LS138
为扩大使用功能,CT74LS138 除了三个输入端外，
增加了使能端 S1, S2, S3 。
当 S1＝ 1 且 S2 ＋ S3 ＝ 0 时译码器进行译码工作，
不满足此条件，输出端输出高电平。
返回目录
21.10.2 二－十进制显示译码器
为直观地显示出数字系统的运行状态及工作数据，
需要用到 数码显示器件 （数码管）
数
码
显
示
器
件
半导体数码管
荧光数码管
辉光数码管
液晶显示器
返回目录
1,半导体数码管 (LED 数码管 )
a
b
c
d
e
f g
a b
cde
gf
a
b
d
g
a b
de
内部是一个 ＰＮ 结外加电压
返回目录
2,七段显示译码器
功能,把 8421二－十进制代码译成对应于数码管的十
个字段信号，驱动数码管，显示出相应的十进制数码
常用的器件为 CT74LS247
1
A
b c d ef gCCU? a
2
A LT BI R B I
3
A
4
A GND
C T 7 4 L S 2 4 7
返回目录
1
A
b c d ef gCCU? a
2
A LT BI R B I
3
A
4
A GND
C T 7 4 L S 2 4 7
控制端输入端
输出端
试灯输入
端
1?BI
0?LT 0~ ?ga
灭灯输入端
0?BI 1~ ?ga灭 0 输入端
返回目录
1
A
2
A
LT
0
A
V5?
RBI BI
3
A
a
b
c
d
e
f
g
CT74LS
247
七段译码器和数码管的联接图
返回目录
21.11 数据分配器和数据选择器
21.11.1 数据分配器
功能,将一个输入数据分时分送到多个输出端
输出，也就是一路输入，多路输出。
S
0Y
3Y
1Y
2Y
4Y
5Y
6Y
7Y
返回目录
＆
＆
＆
＆
1
1
1
Y
4
Y
3
Y
1
Y
0
D
A
1
A
0
4
路
输
出
分
配
器
逻
辑
图
数
据
输
入
端
控制端
输出端
DAAY 012 ?
DAAY 011 ?
DAAY 013 ?
DAAY 010 ?
逻辑式
返回目录
4路输出分配器功能表
控 制 输 出
A1 A0 Y3 Y2 Y1 Y0
0 0
0 1
1 0
1 1
0 0 0 D
0 0 D 0
0 D 0 0
D 0 0 0
返回目录
21.11.2 数据选择器
功能,从多个输入数据中选择一个作为输出。
0
D
1
D
2
D
3
D
Y
数据选择器的选择功能
输
入
端
输
出
端
返回目录
＆
＆
＆
＆
1
1
1 1
1
1
A
1
A
2
D
0
D
3
D
1
D
2
Y
1
S
1?
CT74LS153 数据选择器逻辑图
选择端
数据
输入端
选通端
输出端
返回目录
逻辑式
SAADSAADSAADSAADY 013012011010 ????
选择器的功能表
0
D0
D1
D2
D3
1
0
0
0
0
X X
0 0
0 1
1 0
1 0
YA1 A0
输 出选 通选 择
S
返回目录
结 束
第 21 章
返回目录
