哈尔滨工业大学
电工学教研室
第 22章
触发器与时序逻辑电路
返回
22.1双稳态触发器
22.2寄存器
22.3计数器
22.4单稳态触发器
22.5多谐振荡器
目 录
时序逻辑电路的输出状态不仅决定于当时的输入状
态，而且与电路原来的状态有关，具有记忆功能。
触发器是时序逻辑电路的基本单元
组合逻辑电路的输出状态完全由当时的输入变量
的组合状态决定，与电路的原状态无关。
概述
返回
触发器按逻辑功能可分为：双稳态触发器、单
稳态触发器、无稳态触发器（多谐振荡器）。
双稳态触发器中又包含 RS触发器, JK触发器,
D触发器和 T触发器 等。
22.1 双稳态触发器
返回
22.1.1 R S 触 发 器
1.基本 RS触发器
&
G1
&
G2
由两个与非门交叉连接而成
Q Q
DR DS
返回
DS DR
0 1
1 0
1 1
0 0
1
0
不变
不定
Q
&
G1
&
G2
Q Q
DR DS
返回
输入 SD=0,RD=1 时 若原状态：
1Q0Q ??
1 0
1 01
0
1
1
输出变为,0Q1Q ??
&G1 &G2
Q Q
DR DS
返回
输入 SD=0,RD=1时 若原状态：
0Q1Q ??
0
0
1
1
0
1 0
1
输出保持,0Q1Q ??
&G1 &G2
Q Q
DR DS
返回
0,1 ?? DD SR 时，触发器原状态若为,0”,
则新状态为,1” 。若原状态为,1”,则新状
态仍为,1” 。即无论原状态如何，基本 RS触
发器都输出,1”,所谓,置位,状态。
返回
0,1 ?? DD RS
时
考虑到电路的对称性，触发器的输出状
态应为,0”,即所谓,复位,状态。
DR
DS
直 接 复 位 端（ RESET）
直 接 置 位 端（ SET）
低电平有效
返回
输入 RD=1,SD=1时 若原状态：
10
1 11
0
0
1
输出保持原状态：
0Q1Q ??
0Q1Q ??
&G1 &G2
Q Q
DR DS
返回
输入 RD=1,SD=1时 若原状态：
1Q0Q ??
01
1 10
1
1
0
输出保持原状态,1Q0Q ??
&G1 &G2
Q Q
DR DS
返回
结 论
时，触发器原状态若为,0”,
则新状态为,0” 。若原状态为,1”,则新状态
仍为,1” 。即无论原状态如何，基本 RS触发器
输出都保持原状态不变。
1,1 ?? DD SR
返回
输入 RD=0,SD=0时
0 0
1 1
输出全是 1与逻
辑功能相矛盾
且当 同时变为 1时，速度快
的门输出先变为 0，另一个不变。输
出状态由偶然因素决定。
&G1 &G2
Q Q
DR DS
0?? DD SR
返回
结 论
输入 RD=0,SD=0时，基本 RS触发器的输出
不定，属于禁止出现的状态。
基本 RS触发器的置位、复位和保持不变的
逻辑功能，可实现数码的存储和记忆。由于有
禁态，所以使用受到一定限制 。
返回
图形符号
DR
DS
低电平有效
Q
Q
返回
2.可控 RS触发器 （时钟 RS触发器）
&c &d
Q Q
DR DS
&a &b
R SC时钟信号
直接
复位端 直接
置位端
返回
注意
DR DS
（直接复位端）和 （直接
置位端）可以不受时钟信号的控制
直接给输出 复位 （ 输出 0） 或 置位
（ 输出 1）。一般用于在开始工作时
设定初始工作状态,而在工作过程
中一般不使用 。因为它们都是低电
平有效的信号，所以不用时应接高
电平。
返回
&c &d
Q Q
DR D
S
&a &b
R SC
C=0及 R=S=0时
0
1 1
触发器保持原态
返回
C=1,R=0,S=1
时
1
&c &d
Q Q
DR D
S
&a &b
R SC
0 1
1 0
1
1
0
新状态是 1
返回
C=1,R=1,S=0
时
1
&c &d
Q Q
DR D
S
&a &b
R SC
1 0
0 1
0
1
1
新状态是 0
返回
C=1,R=1,S=1时
1
&c &d
Q Q
DR D
S
&a &b
R SC
1 1
0 0
1
1
1
新状态不定
返回
逻辑功能表
R S Q
n + 1
0 0 Q
n
0 1 1
1 0 0
1 1 不定
Qn+1 ---第 n+1个时钟脉冲到来后的新状态
Qn ---第 n+1个时钟脉冲到来之前的原状态
返回
逻 辑 符 号
DR
DS
S
R
C
Q
Q
返回
例：画出 RS触发器的输出波形 。
C
R
S
Q
Q
Set Reset 使输出全为 1
C撤去后
状态不定
返回
可控 RS触发器的计数功能
工作原理
1 0
0 1
0 11
1 0
假设 Q=0
10
来一个时钟翻转一次
&c &d
Q Q
&a &b
C 返回
可控 RS触发器的空翻现象 1 0
0 1
0 11
1 0
10
&c &d
Q Q
&a &b
C
若 C一直是高电平
Q的状态会不断翻转，产生空翻现象。 返回
结 论
1,可控 RS触发器输出的变化发生在 C信号高
电平期间,
2,除了具有置位、复位和保持功能之外，还
可对输入的时钟脉冲进行计数。但是对时钟脉冲
的宽度（高电平期间）要求比较苛刻。
3,仍存在禁止状态（ R=S=1） 。
返回
22.1.2 JK触发器
从触发器
主触发器
Q Q
QQ
C
CJ K
S R
RD
SD
1
由两个可控 RS触发器
和一个非门构成
返回
SD
RD
J
K
C
逻辑符号 逻辑状态表
J
0
0
1
1
K
0
1
0
1
Qn+1
Qn+1
0
1
Qn
Q
Q
返回
从触发器
主触发器
Q Q
QQ
C
J K
S R
RDSD
1
C=0
0 1
1
S R
C=0时,若主触发器输出为 0，
0 1
则从触发器输出也为 0。
返回
若主触发器输出为 1,则从触发器输出也为 1
从触发器
主触发器
Q Q
QQ
C
J K
S R
RDSD
1
C=0
1 0
1
S R
1 0
返回
在 C=0期间，从触发器
与主触发器状态一致。
结 论
返回
从触发器
主触发器
Q Q
QQ
C
J K
S R
RDSD
1
逻辑功能分析 (1) J=1,K=1 Q = 0
C=0
0 1
1 11
0
1
S R
C=0,主触发器状态
不变
从触发器状态也不变
且与主触发器状态相
同，
0 1
QKR ??
QJS ??
返回
从触发器
主触发器
Q Q
QQ
C
J K
S R
RDSD
1
C=1
0 1
1 11
0
0
S R
1 0
C=1 主触发器输出 Q从 0变为 1,从触发器不变,
返回
从触发器
主触发器
Q Q
QQ
C
J K
S R
RDSD
1
C=01 1
1
0
S R
1 0
1
C=0主触发器输出不变,从触发器输出变为 1,与主触发器
状态相同。 1 0
0 1
返回
主从结构的 jk触发器
在 c=1时，先把信号存
在主触发器中。
在 C从 1下跳为 0时，
从触发器输出发生
状态翻转或保持原
状态不变，即下降
沿触发。
从触发器
主触发器
Q Q
QQ
C
J K
S R
RDSD
1
C=1
01
1 1
1
0
0
S R
10
J=K=1时,每来一
个时钟脉冲输出
状态变化一次,即
所谓“计数”状态,
返回
(2) J=0,K=0
由于主触发器的 R=S=0,所以
主触发器的输出状态永远不会变
化,从触发器的输出状态也不会
发生变化,触发器此时为“不变”
状态,
返回
（ 3） J=1,K=0
从触发器
主触发器
Q Q
QQ
C
J K
S R
RDSD
1
C=11 0
1
0
0
S R
1
0
0
设原状态为, 0”
1
当 C=1时,主触发器
先翻转为,1”,然
后当 C=0时，从触发
器在由 0翻转为 1。
返回
从触发器
主触发器
Q Q
C
S R
RDSD
1
C=11 0
1
0
0
S R
0
1
若原状态为 1，则主触发器因 S=0,R=0,C=1时，
主触发器输出不变，所以 C=0时，从触发器状态也不变。
0
1
即不管原状态如何，当
J=1,K=0时，时钟脉冲
过后的新状态为 1。
返回
（ 4） J=0,K=1
考虑到电路的对称性，可以知道无论
原状态如何，下一个状态一定是 0。
返回
c
J
K
Q
时序图
返回
22.1.3 D 触发器
D
C
RD
SD Q
Q
返回
逻辑功能表
D
0
1
Q n+1
0
1
返回
&e &f
Q Q
&c &d
&a &b
D CP
设原态 Q=0
并设 D=1
1
C=0期间，
c, d被锁，
输出为 1。
0
0
11
0
返回
1
c=1, d=1
反馈到 a、
b的输入，
a,b输出
为 0,1。
0
0
11
11
0 1
0
&e &f
Q Q
&c &d
&a &b
D CP
返回
C正沿到达
时 c,d开启，
使 c=1,d=0。
1
1
11
0 1
1 0
Q翻转为 1
0 1
&e &f
Q Q
&c &d
&a &b
D C
返回
C正沿过后，
d=0将 c封
锁,并使
b=1，维持
d=0。
1
1 0
0 1
因此以后
C=1期间
D的变化
不影响输
出。 0
0
1
&e &f
Q Q
&c &d
&a &b
D C
返回
22.1.5 触发器逻辑功能的转换
1,JK触发器转换为 D触发器
D SD
RD
J
K
C
Q
Q1
Dn Qn+1
0 0
1 1
返回
2,JK触发器转换为 T触发器
SD
RD
J
K
C
Q
Q
T
T Qn+1
0 Qn
1 Qn
返回
C
D Q
Q
3,D触发器转换为 触发器T?
每来一个脉冲
Q翻转一次
返回
22.2寄存器
用于存放参与运算的数据和运算结果
数码的输入方式有并行和串行之分,
输出也有并行和串行之分。
返回
并行输入、并行输出：数码从各输入、输出
端同时输入、输出。
串行输入、串行输出：数码从一个输入、输
出端逐位输入、输出。
返回
22.2.1 数码寄存器
取出
清零
寄存
1
&
&
1
&
&
1
&
&
Q Q Q
Q2 Q1
1 0 1
SD RD0 1 0
1 0
11 0
1
Q0
并行输入 /输出
的数码寄存器
返回
d3 d2 d1 d0
D Q
寄存
清零
RD
Q3 Q2 Q1 Q0
由 D触发器构成的并行输入 /输出数码寄存器
RD RD RD
D D DQ Q Q
返回
22.2.2 移位寄存器
即可存放数码又可在移位脉冲控制下依次移动位置,
Q
Q
J
K
J
K K K
J J D数码输入
RD 清零
移位脉冲C
Q3 Q2 Q1 Q0
由 JK触发器组成的四位移位寄存器
返回
移位寄存器的状态表 (设寄存的二进制数为,1011”）
C Q3 Q2 Q1 Q0
0 0 0 0 0 清零
1 0 0 0 1 左移一位
2 0 0 1 0 左移二位
3 0 1 0 1 左移三位
4 1 0 1 1 左移四位
移位过程
返回
存放的二进制数码 1011随时钟脉冲从高
位到低位依次 串行 输入到数据输入端。
输出数据时，既可从最高位触发器输出
端在移位脉冲控制下依次 串行 输出，也
可以从四个触发器的输出端同时 并行 输
出。
显而易见，并行工作方式的速度较快，
但需要的输入输出端子数相应较多。
返回
由 D触发器组成的
并行、串行输入 /串行输出的移位寄存器
& & & &
串行输出
d3 d0d1d2 并行输入寄存
移位脉冲 C
清零
SD SD SD SD
RD RD RD RD
Q3 Q2 Q1 Q0
D DDD串行输入
返回
22.3 计数器
基本逻辑功能,计数器能够累计输入时钟脉冲的个数
22.3.1二进制计数器
计数器的输出码按照二进制加法或减法的规律变化,
如二进制加法计数器,其规律是“逢二进一”。
一个触发器可以表示一位二进制数，如要表示 n位二
进制数，就需要 n个触发器。
n位二进制计数器所能表示的状态数最多为 N=2n个，
而所能表示的最大十进制数为 2n -1个。如 n=4，则状态数
最多为 16个，最大十进制数为 15。
返回
1.异步二进制加法计数器
所谓异步,是指当多位触发器发生状态变化时,
在时间上不同步。 其原因是各触发器的时钟脉冲端
没有连接在一起,这一点可从下面的异步方式四位
二进制加法计数器的工作原理中加深体会。
返回
0 0 0 0 0 0
1 0 0 0 1 1
2 0 0 1 0 2
3 0 0 1 1 3
4 0 1 0 0 4
5 0 1 0 1 5
6 0 1 1 0 6
7 0 1 1 1 7
8 1 0 0 0 8
9 1 0 0 1 9
10 1 0 1 0 10
11 1 0 1 1 11
12 1 1 0 0 12
13 1 1 0 1 13
14 1 1 1 0 14
15 1 1 1 1 15
16 0 0 0 0 0
C
二 进 制 数
Q3 Q2 Q1 Q0
十进制数
四位二进制加法计数器状态表
返回
Q3 Q2 Q1 Q0
J J J J
K K K K 计数脉冲 C
RD清零
Q3
Q2
Q1
Q0
C
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16
由主从型 JK触发器组成的四位异步二进制加法计数器
QQQQ
返回
2.同步二进制加法计数器
Q2Q3 Q1 Q0
JJ J J
K KK KQ Q Q Q
Q Q Q Q
清零
计数脉冲
J0=K0=1 ; J1=K1=Q0 ; J2=K2=Q1Q0 ; J3=K3=Q2Q1Q0 ;
F0F1F2F3
返回
Q3
Q2
Q1
Q0
C
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16
各触发器的状态变换与时钟脉冲同步
返回
例 1,分析图示逻辑电路的逻辑功能,说明其用途,
设初始状态为,0000”。
J J J
K K K
DR
清零
计数脉冲
Q2 Q1 Q0
Q Q Q
Q Q Q
F0F1F2
返回
解：
分析,从各触发器的 C端连接来看，这是一个
异步工作方式的计数器。其中,F0 和 F2
的 C与计数脉冲相连,F1 的时钟端 C = Q0,
即 F1只有在 Q0的状态从 1变为 0时才能翻转。
（ 1）各 J,K端的逻辑式
20 QJ ?
10 ?K
111 ?? KJ
012 QQJ ? 12 ?K
（ Q0每从 1变为 0时,翻转一次）Q1
返回
（ 2）列表
注意到 F1只有在 Q0的状态从 1变为 0时才能翻转
C
0
1
2
3
4
5
K2
1
1
1
1
1
1
J1
1
1
1
1
1
1
J2
0
0
0
1
0
0
K1
1
1
1
1
1
1
J0
1
1
1
1
0
1
K0
1
1
1
1
1
1
Q2 Q1 Q0
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
0 0 0
返回
这是一个五进制的异步加法计数器。
时序图如下
C
Q0
Q1
Q2
1 2 3 4 5
返回
22.3.2 十进制计数器
用四位二进制数来代表十个十进制数码 0～ 9
四位二进制数共有 16个状态，用于代表 0～ 9
时会多余出 6个状态。编码方式的不同，决定
了状态的取舍。
最常用的编码方式为 8421码
返回
8421码十进制加法计数器的状态表
0 0 0 0 0 0
1 0 0 0 1 1
2 0 0 1 0 2
3 0 0 1 1 3
4 0 1 0 0 4
5 0 1 0 1 5
6 0 1 1 0 6
7 0 1 1 1 7
8 1 0 0 0 8
9 1 0 0 1 9
10 0 0 0 0 0
C Q3 Q2 Q1 Q0 十进制数
返回
Q3 Q2 Q1 Q0
J J J J
K K K K
DR
计数脉冲J
0=K0=1 ； J1 = Q3Q0,K1 = Q0 ；
J2=K2 = Q1Q0 ； J3=Q2Q1Q0, K3 =Q0
1.同步十进制加法计数器
返回
J0=K0=1 ； J1 = Q3Q0,K1 = Q0 ；
J2=K2 = Q1Q0 ； J3=Q2Q1Q0, K3 =Q0
C
0
1
2
3
4
5
6
7
8
9
10
J3 K3 J2 K2 J1 K1 K0J0 Q3 Q2 Q1 Q0
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
0 0 0 0
0 0 0 0 0 0 1 1
0 1 0 0 1 1 1 1
0 0 0 0 0 0 1 1
0 1 1 1 1 1 1 1
0 0 0 0 0 0 1 1
0 1 0 0 1 1 1 1
0 0 0 0 0 0 1 1
1 1 1 1 1 1 1 1
0 0 0 0 0 0 1 1
0 1 0 0 0 0 1 1
0 0 0 0 0 0 1 1 返回
S9（ 1）
CT 74LS290
1 2 3 4 5 6 7
14 13 12 11 10 9 8
S9（ 2） Q2 Q1
Q3Q0C0C1R0（ 1）R0（ 2）UCC
GND
×
R0（ 1） R0（ 2） S9（ 1） S9（ 2） Q
3
Q2 Q1 Q0
1 1
0 ×
× 0
× 1 1
× 0 × 0
0 × 0 ×
0 × × 0
× 0 0 ×
0 0 0 0
1 0 0 1
计数
计数
计数
计数
CT74LS290的管脚图和功能表
2.二－五－十进制计数器
返回
Q3 Q2 Q1 Q0
DR
DS DS
DR DR DR
F3 F2 F1 F0
& &
C0
C1
J
K
J
KK
JJ
K
S9(1) S9(2) R0(1) R0(2)
CT74LS290的内部逻辑图
返回
1.只接 C0时,由 Q0输出,为二进制计数器。
2.只接 C1时，由 Q3,Q2,Q1输出，为五进制计数器。
3.将 Q0与 C1连接,由 C1输入计数脉冲,可得十进制计数器。
4.利用“反馈清零法”,可得到小于十的任意进制计数器。
逻辑功能
返回
用反馈清零法将 CT74LS290连接成 6进制计数器。
Q3 Q2 Q1 Q0 C
0
C1
S9(1) S9(2) R0(1) R0(2)
1.首先将 Q0与 C1连接组成十进制计数器。
2.将置位端接 0,Q2和 Q1端反馈至清零端。
例 2：
返回
原理分析,设初始状态为 0000
1.因为 R0(1)=R0(2)=S9(1)=S9(2)=0，所以电路为计数
状态，从 0000开始计数。
2.当第五个计数脉冲过后，输出为 0101。再来一
个计数脉冲时，输出变为 0110，由于 Q1和 Q2分别
接 R0(1)和 R0(2)清零端，所以 0110这个状态，刚一出
现，马上又变为 0000。
返回
22.4 单稳态触发器
22.4.1 CMOS积分型单稳态触发器
+UDD
1 1
A
R
uo1
ui
uo
C
返回
5K
5K
5K
DR
DS
Q
Q
8 +UCC
5
6
2
7
3
1 GND
4 1 GND
2 低电平触发端
3 输出端
4 复位端
6 高电平触发端
7 放电端
8 正电源端 5～ 18V
C1
C2
22.4.2 由 555集成定时器组成的单稳态触发器
1,555集成定时器
返回
2,由 555定时器组成的单稳态触发器
5K
5K
5K
DR
DS
Q
Q
8 +UCC
5
6
2
7
3
1
4+UCC +UCC
0.01μF
ui
u0
R
C
uc
CCU32
uc
ui
u0
t
p
t
t
t
tp=RC ln3=1.1RC
C1
C2
返回
单稳态触发器的主要用途,
1.用作定时控制,改变 RC参数大小,可改变输出
高电平时间宽度,即改变定时时间,
2.用于脉冲整形。
返回
22.5 多谐振荡器
22.5.1 RC环形振荡器
1 11
uo
R RS
C
返回
22.5.2 由 555定时器组成的多谐振荡器
8 +UCC
5
6
3
1
5K
5K
5K
DR
DS
Q
Q
2
7
4 +UCC+UCC
R2
R1
C
uo
uc
C1
C2
返回
uc
uo
CCU32
CCU31
tp1 tp2
1.上电初期,电容电压小于,
比较器 2输出低电平,使触发器
输出高电平。放电管截止。
CCU31
2.电容充电使电压 uc上升
到 大于 时，比较器 1
输出低电平，使触发器输
出低电平。放电管导通，
电容放电使电压 uc下降。
CCU32
3,当电压下降到 时，比较器 2输出低电平使触发器又
输出高电平，放电管截止，电容电压重新因充电而重新
上升。重复步骤 1。
CCU31
t
t
返回
振荡频率的计算：
CCU3
2tp1, uc 从 上升到 所需的时间为 tp1
CCU3
1
CRRCRRt p ??????? )(7.02ln)( 21211
tp2, uc 从 下降到 所需的时间为 tp2
CCU3
1CCU32
CRCRt p ????? 222 7.02ln
CRRttT pp ????? )(7.0 2121振荡周期,
CRRT
f
??
??
)2(
43.11
21
振荡频率,
返回
'1R
'2R
2R 1D
2D
1R
PR
F?01.0
C
1 5
3
4
6
87
2
555
+UCC
uo
占空比可调的多谐振荡器
返回
uc
uo
CCU32
CCU31
tp1 tp2
t
t
CRt p '11 7.0?
CRt p '22 7.0?
占空比
'
2
'
1
'
1
21
1
RR
R
tt
t
D
pp
p
?
?
?
?
返回
应用举例
例,四人抢答电路 。四人参加比赛，每人
一个按钮，其中一人按下按钮后，相应的
指示灯亮。并且，其它按钮按下时不起作
用。
电路的核心是 74LS175四 D触发器。它
的内部包含了四个 D触发器，各输入、输出
以字头相区别，管脚图见下页。
返回
CLR
DCP
QQ
CLR
D CP
Q Q
CLR DCP
QQ
CLRD
CP
Q Q
1Q Q1 1D 2QQ22D GND
4Q Q4 4D 3QQ33D 时钟
清零
USC
74LS175管脚图 返回
+5V
1Q
1Q
2Q
2Q
3Q
3Q
4Q
4Q
1D
2D
3D
4D
CLR CP
& 1
& 2
& 3
清零
CP
抢答前先清零
0
输出为零发
光管不亮
返回
1Q
1Q
2Q
2Q
3Q
3Q
4Q
4Q
D1
D2
D3
D4
CLR CP
+5V
& 1
& 2
& 2
清零
CP
1
反相端都为 1
1开启
返回
1Q
1Q
2Q
2Q
3Q
3Q
4Q
4Q
D1
D2
D3
D4
CLR CP
& 1
& 2
& 2
清零
CP
+5V
若第一个按钮被按
下
=1
=
0
0
0
被封死
这时不响应其它
按钮的动作
结 束
第 22 章
返回
电工学教研室
第 22章
触发器与时序逻辑电路
返回
22.1双稳态触发器
22.2寄存器
22.3计数器
22.4单稳态触发器
22.5多谐振荡器
目 录
时序逻辑电路的输出状态不仅决定于当时的输入状
态，而且与电路原来的状态有关，具有记忆功能。
触发器是时序逻辑电路的基本单元
组合逻辑电路的输出状态完全由当时的输入变量
的组合状态决定，与电路的原状态无关。
概述
返回
触发器按逻辑功能可分为：双稳态触发器、单
稳态触发器、无稳态触发器（多谐振荡器）。
双稳态触发器中又包含 RS触发器, JK触发器,
D触发器和 T触发器 等。
22.1 双稳态触发器
返回
22.1.1 R S 触 发 器
1.基本 RS触发器
&
G1
&
G2
由两个与非门交叉连接而成
Q Q
DR DS
返回
DS DR
0 1
1 0
1 1
0 0
1
0
不变
不定
Q
&
G1
&
G2
Q Q
DR DS
返回
输入 SD=0,RD=1 时 若原状态：
1Q0Q ??
1 0
1 01
0
1
1
输出变为,0Q1Q ??
&G1 &G2
Q Q
DR DS
返回
输入 SD=0,RD=1时 若原状态：
0Q1Q ??
0
0
1
1
0
1 0
1
输出保持,0Q1Q ??
&G1 &G2
Q Q
DR DS
返回
0,1 ?? DD SR 时，触发器原状态若为,0”,
则新状态为,1” 。若原状态为,1”,则新状
态仍为,1” 。即无论原状态如何，基本 RS触
发器都输出,1”,所谓,置位,状态。
返回
0,1 ?? DD RS
时
考虑到电路的对称性，触发器的输出状
态应为,0”,即所谓,复位,状态。
DR
DS
直 接 复 位 端（ RESET）
直 接 置 位 端（ SET）
低电平有效
返回
输入 RD=1,SD=1时 若原状态：
10
1 11
0
0
1
输出保持原状态：
0Q1Q ??
0Q1Q ??
&G1 &G2
Q Q
DR DS
返回
输入 RD=1,SD=1时 若原状态：
1Q0Q ??
01
1 10
1
1
0
输出保持原状态,1Q0Q ??
&G1 &G2
Q Q
DR DS
返回
结 论
时，触发器原状态若为,0”,
则新状态为,0” 。若原状态为,1”,则新状态
仍为,1” 。即无论原状态如何，基本 RS触发器
输出都保持原状态不变。
1,1 ?? DD SR
返回
输入 RD=0,SD=0时
0 0
1 1
输出全是 1与逻
辑功能相矛盾
且当 同时变为 1时，速度快
的门输出先变为 0，另一个不变。输
出状态由偶然因素决定。
&G1 &G2
Q Q
DR DS
0?? DD SR
返回
结 论
输入 RD=0,SD=0时，基本 RS触发器的输出
不定，属于禁止出现的状态。
基本 RS触发器的置位、复位和保持不变的
逻辑功能，可实现数码的存储和记忆。由于有
禁态，所以使用受到一定限制 。
返回
图形符号
DR
DS
低电平有效
Q
Q
返回
2.可控 RS触发器 （时钟 RS触发器）
&c &d
Q Q
DR DS
&a &b
R SC时钟信号
直接
复位端 直接
置位端
返回
注意
DR DS
（直接复位端）和 （直接
置位端）可以不受时钟信号的控制
直接给输出 复位 （ 输出 0） 或 置位
（ 输出 1）。一般用于在开始工作时
设定初始工作状态,而在工作过程
中一般不使用 。因为它们都是低电
平有效的信号，所以不用时应接高
电平。
返回
&c &d
Q Q
DR D
S
&a &b
R SC
C=0及 R=S=0时
0
1 1
触发器保持原态
返回
C=1,R=0,S=1
时
1
&c &d
Q Q
DR D
S
&a &b
R SC
0 1
1 0
1
1
0
新状态是 1
返回
C=1,R=1,S=0
时
1
&c &d
Q Q
DR D
S
&a &b
R SC
1 0
0 1
0
1
1
新状态是 0
返回
C=1,R=1,S=1时
1
&c &d
Q Q
DR D
S
&a &b
R SC
1 1
0 0
1
1
1
新状态不定
返回
逻辑功能表
R S Q
n + 1
0 0 Q
n
0 1 1
1 0 0
1 1 不定
Qn+1 ---第 n+1个时钟脉冲到来后的新状态
Qn ---第 n+1个时钟脉冲到来之前的原状态
返回
逻 辑 符 号
DR
DS
S
R
C
Q
Q
返回
例：画出 RS触发器的输出波形 。
C
R
S
Q
Q
Set Reset 使输出全为 1
C撤去后
状态不定
返回
可控 RS触发器的计数功能
工作原理
1 0
0 1
0 11
1 0
假设 Q=0
10
来一个时钟翻转一次
&c &d
Q Q
&a &b
C 返回
可控 RS触发器的空翻现象 1 0
0 1
0 11
1 0
10
&c &d
Q Q
&a &b
C
若 C一直是高电平
Q的状态会不断翻转，产生空翻现象。 返回
结 论
1,可控 RS触发器输出的变化发生在 C信号高
电平期间,
2,除了具有置位、复位和保持功能之外，还
可对输入的时钟脉冲进行计数。但是对时钟脉冲
的宽度（高电平期间）要求比较苛刻。
3,仍存在禁止状态（ R=S=1） 。
返回
22.1.2 JK触发器
从触发器
主触发器
Q Q
C
CJ K
S R
RD
SD
1
由两个可控 RS触发器
和一个非门构成
返回
SD
RD
J
K
C
逻辑符号 逻辑状态表
J
0
0
1
1
K
0
1
0
1
Qn+1
Qn+1
0
1
Qn
Q
Q
返回
从触发器
主触发器
Q Q
C
J K
S R
RDSD
1
C=0
0 1
1
S R
C=0时,若主触发器输出为 0，
0 1
则从触发器输出也为 0。
返回
若主触发器输出为 1,则从触发器输出也为 1
从触发器
主触发器
Q Q
C
J K
S R
RDSD
1
C=0
1 0
1
S R
1 0
返回
在 C=0期间，从触发器
与主触发器状态一致。
结 论
返回
从触发器
主触发器
Q Q
C
J K
S R
RDSD
1
逻辑功能分析 (1) J=1,K=1 Q = 0
C=0
0 1
1 11
0
1
S R
C=0,主触发器状态
不变
从触发器状态也不变
且与主触发器状态相
同，
0 1
QKR ??
QJS ??
返回
从触发器
主触发器
Q Q
C
J K
S R
RDSD
1
C=1
0 1
1 11
0
0
S R
1 0
C=1 主触发器输出 Q从 0变为 1,从触发器不变,
返回
从触发器
主触发器
Q Q
C
J K
S R
RDSD
1
C=01 1
1
0
S R
1 0
1
C=0主触发器输出不变,从触发器输出变为 1,与主触发器
状态相同。 1 0
0 1
返回
主从结构的 jk触发器
在 c=1时，先把信号存
在主触发器中。
在 C从 1下跳为 0时，
从触发器输出发生
状态翻转或保持原
状态不变，即下降
沿触发。
从触发器
主触发器
Q Q
C
J K
S R
RDSD
1
C=1
01
1 1
1
0
0
S R
10
J=K=1时,每来一
个时钟脉冲输出
状态变化一次,即
所谓“计数”状态,
返回
(2) J=0,K=0
由于主触发器的 R=S=0,所以
主触发器的输出状态永远不会变
化,从触发器的输出状态也不会
发生变化,触发器此时为“不变”
状态,
返回
（ 3） J=1,K=0
从触发器
主触发器
Q Q
C
J K
S R
RDSD
1
C=11 0
1
0
0
S R
1
0
0
设原状态为, 0”
1
当 C=1时,主触发器
先翻转为,1”,然
后当 C=0时，从触发
器在由 0翻转为 1。
返回
从触发器
主触发器
Q Q
C
S R
RDSD
1
C=11 0
1
0
0
S R
0
1
若原状态为 1，则主触发器因 S=0,R=0,C=1时，
主触发器输出不变，所以 C=0时，从触发器状态也不变。
0
1
即不管原状态如何，当
J=1,K=0时，时钟脉冲
过后的新状态为 1。
返回
（ 4） J=0,K=1
考虑到电路的对称性，可以知道无论
原状态如何，下一个状态一定是 0。
返回
c
J
K
Q
时序图
返回
22.1.3 D 触发器
D
C
RD
SD Q
Q
返回
逻辑功能表
D
0
1
Q n+1
0
1
返回
&e &f
Q Q
&c &d
&a &b
D CP
设原态 Q=0
并设 D=1
1
C=0期间，
c, d被锁，
输出为 1。
0
0
11
0
返回
1
c=1, d=1
反馈到 a、
b的输入，
a,b输出
为 0,1。
0
0
11
11
0 1
0
&e &f
Q Q
&c &d
&a &b
D CP
返回
C正沿到达
时 c,d开启，
使 c=1,d=0。
1
1
11
0 1
1 0
Q翻转为 1
0 1
&e &f
Q Q
&c &d
&a &b
D C
返回
C正沿过后，
d=0将 c封
锁,并使
b=1，维持
d=0。
1
1 0
0 1
因此以后
C=1期间
D的变化
不影响输
出。 0
0
1
&e &f
Q Q
&c &d
&a &b
D C
返回
22.1.5 触发器逻辑功能的转换
1,JK触发器转换为 D触发器
D SD
RD
J
K
C
Q
Q1
Dn Qn+1
0 0
1 1
返回
2,JK触发器转换为 T触发器
SD
RD
J
K
C
Q
Q
T
T Qn+1
0 Qn
1 Qn
返回
C
D Q
Q
3,D触发器转换为 触发器T?
每来一个脉冲
Q翻转一次
返回
22.2寄存器
用于存放参与运算的数据和运算结果
数码的输入方式有并行和串行之分,
输出也有并行和串行之分。
返回
并行输入、并行输出：数码从各输入、输出
端同时输入、输出。
串行输入、串行输出：数码从一个输入、输
出端逐位输入、输出。
返回
22.2.1 数码寄存器
取出
清零
寄存
1
&
&
1
&
&
1
&
&
Q Q Q
Q2 Q1
1 0 1
SD RD0 1 0
1 0
11 0
1
Q0
并行输入 /输出
的数码寄存器
返回
d3 d2 d1 d0
D Q
寄存
清零
RD
Q3 Q2 Q1 Q0
由 D触发器构成的并行输入 /输出数码寄存器
RD RD RD
D D DQ Q Q
返回
22.2.2 移位寄存器
即可存放数码又可在移位脉冲控制下依次移动位置,
Q
Q
J
K
J
K K K
J J D数码输入
RD 清零
移位脉冲C
Q3 Q2 Q1 Q0
由 JK触发器组成的四位移位寄存器
返回
移位寄存器的状态表 (设寄存的二进制数为,1011”）
C Q3 Q2 Q1 Q0
0 0 0 0 0 清零
1 0 0 0 1 左移一位
2 0 0 1 0 左移二位
3 0 1 0 1 左移三位
4 1 0 1 1 左移四位
移位过程
返回
存放的二进制数码 1011随时钟脉冲从高
位到低位依次 串行 输入到数据输入端。
输出数据时，既可从最高位触发器输出
端在移位脉冲控制下依次 串行 输出，也
可以从四个触发器的输出端同时 并行 输
出。
显而易见，并行工作方式的速度较快，
但需要的输入输出端子数相应较多。
返回
由 D触发器组成的
并行、串行输入 /串行输出的移位寄存器
& & & &
串行输出
d3 d0d1d2 并行输入寄存
移位脉冲 C
清零
SD SD SD SD
RD RD RD RD
Q3 Q2 Q1 Q0
D DDD串行输入
返回
22.3 计数器
基本逻辑功能,计数器能够累计输入时钟脉冲的个数
22.3.1二进制计数器
计数器的输出码按照二进制加法或减法的规律变化,
如二进制加法计数器,其规律是“逢二进一”。
一个触发器可以表示一位二进制数，如要表示 n位二
进制数，就需要 n个触发器。
n位二进制计数器所能表示的状态数最多为 N=2n个，
而所能表示的最大十进制数为 2n -1个。如 n=4，则状态数
最多为 16个，最大十进制数为 15。
返回
1.异步二进制加法计数器
所谓异步,是指当多位触发器发生状态变化时,
在时间上不同步。 其原因是各触发器的时钟脉冲端
没有连接在一起,这一点可从下面的异步方式四位
二进制加法计数器的工作原理中加深体会。
返回
0 0 0 0 0 0
1 0 0 0 1 1
2 0 0 1 0 2
3 0 0 1 1 3
4 0 1 0 0 4
5 0 1 0 1 5
6 0 1 1 0 6
7 0 1 1 1 7
8 1 0 0 0 8
9 1 0 0 1 9
10 1 0 1 0 10
11 1 0 1 1 11
12 1 1 0 0 12
13 1 1 0 1 13
14 1 1 1 0 14
15 1 1 1 1 15
16 0 0 0 0 0
C
二 进 制 数
Q3 Q2 Q1 Q0
十进制数
四位二进制加法计数器状态表
返回
Q3 Q2 Q1 Q0
J J J J
K K K K 计数脉冲 C
RD清零
Q3
Q2
Q1
Q0
C
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16
由主从型 JK触发器组成的四位异步二进制加法计数器
QQQQ
返回
2.同步二进制加法计数器
Q2Q3 Q1 Q0
JJ J J
K KK KQ Q Q Q
Q Q Q Q
清零
计数脉冲
J0=K0=1 ; J1=K1=Q0 ; J2=K2=Q1Q0 ; J3=K3=Q2Q1Q0 ;
F0F1F2F3
返回
Q3
Q2
Q1
Q0
C
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16
各触发器的状态变换与时钟脉冲同步
返回
例 1,分析图示逻辑电路的逻辑功能,说明其用途,
设初始状态为,0000”。
J J J
K K K
DR
清零
计数脉冲
Q2 Q1 Q0
Q Q Q
Q Q Q
F0F1F2
返回
解：
分析,从各触发器的 C端连接来看，这是一个
异步工作方式的计数器。其中,F0 和 F2
的 C与计数脉冲相连,F1 的时钟端 C = Q0,
即 F1只有在 Q0的状态从 1变为 0时才能翻转。
（ 1）各 J,K端的逻辑式
20 QJ ?
10 ?K
111 ?? KJ
012 QQJ ? 12 ?K
（ Q0每从 1变为 0时,翻转一次）Q1
返回
（ 2）列表
注意到 F1只有在 Q0的状态从 1变为 0时才能翻转
C
0
1
2
3
4
5
K2
1
1
1
1
1
1
J1
1
1
1
1
1
1
J2
0
0
0
1
0
0
K1
1
1
1
1
1
1
J0
1
1
1
1
0
1
K0
1
1
1
1
1
1
Q2 Q1 Q0
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
0 0 0
返回
这是一个五进制的异步加法计数器。
时序图如下
C
Q0
Q1
Q2
1 2 3 4 5
返回
22.3.2 十进制计数器
用四位二进制数来代表十个十进制数码 0～ 9
四位二进制数共有 16个状态，用于代表 0～ 9
时会多余出 6个状态。编码方式的不同，决定
了状态的取舍。
最常用的编码方式为 8421码
返回
8421码十进制加法计数器的状态表
0 0 0 0 0 0
1 0 0 0 1 1
2 0 0 1 0 2
3 0 0 1 1 3
4 0 1 0 0 4
5 0 1 0 1 5
6 0 1 1 0 6
7 0 1 1 1 7
8 1 0 0 0 8
9 1 0 0 1 9
10 0 0 0 0 0
C Q3 Q2 Q1 Q0 十进制数
返回
Q3 Q2 Q1 Q0
J J J J
K K K K
DR
计数脉冲J
0=K0=1 ； J1 = Q3Q0,K1 = Q0 ；
J2=K2 = Q1Q0 ； J3=Q2Q1Q0, K3 =Q0
1.同步十进制加法计数器
返回
J0=K0=1 ； J1 = Q3Q0,K1 = Q0 ；
J2=K2 = Q1Q0 ； J3=Q2Q1Q0, K3 =Q0
C
0
1
2
3
4
5
6
7
8
9
10
J3 K3 J2 K2 J1 K1 K0J0 Q3 Q2 Q1 Q0
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
0 0 0 0
0 0 0 0 0 0 1 1
0 1 0 0 1 1 1 1
0 0 0 0 0 0 1 1
0 1 1 1 1 1 1 1
0 0 0 0 0 0 1 1
0 1 0 0 1 1 1 1
0 0 0 0 0 0 1 1
1 1 1 1 1 1 1 1
0 0 0 0 0 0 1 1
0 1 0 0 0 0 1 1
0 0 0 0 0 0 1 1 返回
S9（ 1）
CT 74LS290
1 2 3 4 5 6 7
14 13 12 11 10 9 8
S9（ 2） Q2 Q1
Q3Q0C0C1R0（ 1）R0（ 2）UCC
GND
×
R0（ 1） R0（ 2） S9（ 1） S9（ 2） Q
3
Q2 Q1 Q0
1 1
0 ×
× 0
× 1 1
× 0 × 0
0 × 0 ×
0 × × 0
× 0 0 ×
0 0 0 0
1 0 0 1
计数
计数
计数
计数
CT74LS290的管脚图和功能表
2.二－五－十进制计数器
返回
Q3 Q2 Q1 Q0
DR
DS DS
DR DR DR
F3 F2 F1 F0
& &
C0
C1
J
K
J
KK
JJ
K
S9(1) S9(2) R0(1) R0(2)
CT74LS290的内部逻辑图
返回
1.只接 C0时,由 Q0输出,为二进制计数器。
2.只接 C1时，由 Q3,Q2,Q1输出，为五进制计数器。
3.将 Q0与 C1连接,由 C1输入计数脉冲,可得十进制计数器。
4.利用“反馈清零法”,可得到小于十的任意进制计数器。
逻辑功能
返回
用反馈清零法将 CT74LS290连接成 6进制计数器。
Q3 Q2 Q1 Q0 C
0
C1
S9(1) S9(2) R0(1) R0(2)
1.首先将 Q0与 C1连接组成十进制计数器。
2.将置位端接 0,Q2和 Q1端反馈至清零端。
例 2：
返回
原理分析,设初始状态为 0000
1.因为 R0(1)=R0(2)=S9(1)=S9(2)=0，所以电路为计数
状态，从 0000开始计数。
2.当第五个计数脉冲过后，输出为 0101。再来一
个计数脉冲时，输出变为 0110，由于 Q1和 Q2分别
接 R0(1)和 R0(2)清零端，所以 0110这个状态，刚一出
现，马上又变为 0000。
返回
22.4 单稳态触发器
22.4.1 CMOS积分型单稳态触发器
+UDD
1 1
A
R
uo1
ui
uo
C
返回
5K
5K
5K
DR
DS
Q
Q
8 +UCC
5
6
2
7
3
1 GND
4 1 GND
2 低电平触发端
3 输出端
4 复位端
6 高电平触发端
7 放电端
8 正电源端 5～ 18V
C1
C2
22.4.2 由 555集成定时器组成的单稳态触发器
1,555集成定时器
返回
2,由 555定时器组成的单稳态触发器
5K
5K
5K
DR
DS
Q
Q
8 +UCC
5
6
2
7
3
1
4+UCC +UCC
0.01μF
ui
u0
R
C
uc
CCU32
uc
ui
u0
t
p
t
t
t
tp=RC ln3=1.1RC
C1
C2
返回
单稳态触发器的主要用途,
1.用作定时控制,改变 RC参数大小,可改变输出
高电平时间宽度,即改变定时时间,
2.用于脉冲整形。
返回
22.5 多谐振荡器
22.5.1 RC环形振荡器
1 11
uo
R RS
C
返回
22.5.2 由 555定时器组成的多谐振荡器
8 +UCC
5
6
3
1
5K
5K
5K
DR
DS
Q
Q
2
7
4 +UCC+UCC
R2
R1
C
uo
uc
C1
C2
返回
uc
uo
CCU32
CCU31
tp1 tp2
1.上电初期,电容电压小于,
比较器 2输出低电平,使触发器
输出高电平。放电管截止。
CCU31
2.电容充电使电压 uc上升
到 大于 时，比较器 1
输出低电平，使触发器输
出低电平。放电管导通，
电容放电使电压 uc下降。
CCU32
3,当电压下降到 时，比较器 2输出低电平使触发器又
输出高电平，放电管截止，电容电压重新因充电而重新
上升。重复步骤 1。
CCU31
t
t
返回
振荡频率的计算：
CCU3
2tp1, uc 从 上升到 所需的时间为 tp1
CCU3
1
CRRCRRt p ??????? )(7.02ln)( 21211
tp2, uc 从 下降到 所需的时间为 tp2
CCU3
1CCU32
CRCRt p ????? 222 7.02ln
CRRttT pp ????? )(7.0 2121振荡周期,
CRRT
f
??
??
)2(
43.11
21
振荡频率,
返回
'1R
'2R
2R 1D
2D
1R
PR
F?01.0
C
1 5
3
4
6
87
2
555
+UCC
uo
占空比可调的多谐振荡器
返回
uc
uo
CCU32
CCU31
tp1 tp2
t
t
CRt p '11 7.0?
CRt p '22 7.0?
占空比
'
2
'
1
'
1
21
1
RR
R
tt
t
D
pp
p
?
?
?
?
返回
应用举例
例,四人抢答电路 。四人参加比赛，每人
一个按钮，其中一人按下按钮后，相应的
指示灯亮。并且，其它按钮按下时不起作
用。
电路的核心是 74LS175四 D触发器。它
的内部包含了四个 D触发器，各输入、输出
以字头相区别，管脚图见下页。
返回
CLR
DCP
CLR
D CP
Q Q
CLR DCP
CLRD
CP
Q Q
1Q Q1 1D 2QQ22D GND
4Q Q4 4D 3QQ33D 时钟
清零
USC
74LS175管脚图 返回
+5V
1Q
1Q
2Q
2Q
3Q
3Q
4Q
4Q
1D
2D
3D
4D
CLR CP
& 1
& 2
& 3
清零
CP
抢答前先清零
0
输出为零发
光管不亮
返回
1Q
1Q
2Q
2Q
3Q
3Q
4Q
4Q
D1
D2
D3
D4
CLR CP
+5V
& 1
& 2
& 2
清零
CP
1
反相端都为 1
1开启
返回
1Q
1Q
2Q
2Q
3Q
3Q
4Q
4Q
D1
D2
D3
D4
CLR CP
& 1
& 2
& 2
清零
CP
+5V
若第一个按钮被按
下
=1
=
0
0
0
被封死
这时不响应其它
按钮的动作
结 束
第 22 章
返回
