数字信号处理方法与实现
贺知明 副教授
电子科技大学
四川 ?成都
SHARC系列 DSP系统的硬件设计
? 电源配置
? 时钟设计
? 复位电路设计
? 片间信号的阻抗匹配
? 驱动、隔离与电平转换
? DSP仿真口设计
? DSP与 FPGA的配合使用
? 信号测试及自检功能
? PCB板设计
电源配置
? SHARC DSP内核电压 2.5V/1.8V或更低，片
内 I/O电压 3.3V，片外常规电路有些采用 5V
供电，系统的硬件设计存在多电压的供电
问题。
? 系统 供电顺序 直接影响 SHARC DSP能否正
常引导及工作。
ADSP21160的电源配置
ADSP21160电源配置相对复杂，是硬件设计中
必须首要解决的问题。
? ADSP21160要求提供两种电源：处理器核电压
为 +2.5V,I/O口供电电压 +3.3V，必须注意 供电
顺序 问题。
? ADSP21160工作时的总电流约 1A左右，必须考
虑供电芯片（如 DC-DC）的输出电流能力，并留
余地。
? 在 ADSP21160的电源入口处，应提供高质量的
滤波网络 (如 LC网络 )，并尽量靠近芯片相关引脚，
以减小电源纹波。
ADSP21160的供电顺序
? 要使 ADSP21160正常工作,+2.5V电源必须
先于 +3.3V电源提供，以确保 PLL能够正确复
位。否则,DSP将不能可靠地加载。
? 对整个系统而言，必须保证先给 ADSP21160
供电，再给其所连接的外部芯片供电。
若外围 5V电压先到，会通过外接芯片和 DSP的端口
分压，在 +3.3V电源线上产生 +2V左右的电压，将
引起 ADSP21160的加载错误。
ADSP21160的供电方案
? 在给单片 ADSP21160供电时，由 +5V电源
通过一个 DC-DC芯片（如 TPS767D301），
先产生 +2.5V，再利用 +2.5V作为 +3.3V的
电源输出使能，以确保 +2.5V先于 +3.3V供
电。
TI公司的 DC-DC芯片，双
电源输出，每个电源输出
均可单独复位和输出使能
ADSP21160的供电方案
? 在给多片 ADSP21160供电时，考虑要求电
流大的问题，采用不同的芯片分别产生
+2.5V和 +3.3V，且 +3.3V受控于 +2.5V。
? 为保证 ADSP21160先于外围芯片供电，将
+5V电源一分为二，其中之一专门为外围芯
片供电，并通过继电器，受 +3.3V控制。
时钟设计
? SHARC系列 DSP主频（核工作时钟）不同。
? 其发展趋势为核工作时钟不断提高，对外
接时钟要求基本不变，采用内部 PLL电路提
高核工作时钟（倍频）。
? SHARC系列 DSP系统中的时钟设计也是硬件
设计的重要环节。
时钟设计中应注意的问题
? 多处理器系统的多个 DSP时钟，应同源
（同频同相或相参，由同一晶振或同一
外部时钟引入）。
? 用同一电路的不同门分别并行驱动。
? 时钟驱动线到各 DSP的距离基本一致。
? 减少信号反射（串接抗反射电阻）。
复位电路设计
? SHARC DSP要求在复位信号从低到高之前，时钟
必须已稳定（ ms级），同时对复位信号的低电平
宽度有要求，复位信号上不应有毛刺。
? 通常采用延迟电路 +施密特触发器构成复位电路，
以保证 DSP上电后正常工作。
? 也可用看门狗芯片（如 MAX706等），进行上电延
迟复位，即系统加电后，先延迟一段时间，待电
源稳定后才向 DSP输出复位信号。
片间信号的阻抗匹配
在 SHARC DSP的链路口之间或 SHARC
DSP与其它芯片之间，当采用较长传输
线时，可采用串接电阻来改善传输线
（数据或时钟）的阻抗匹配，以消除不
匹配所引起的信号反射影响，保证高速
传输的可靠性。
串接电阻值的选择
? 若从 SHARC DSP到 SHARC DSP，在驱动端
串接 33?电阻。
50?-17?（ SHARC DSP的内阻） =33?
? TTL电路 （如时钟电路） 到 SHARC DSP，
TTL端接 40?电阻。
50?-10?（ TTL的输出内阻） =40?
? 若传输线长度大于 15㎝,驱动端和目的端
均需串接 33?电阻。
驱动、隔离与电平转换
? 在 DSP与外围器件（如多片外部存储器）接口时，
应考虑其驱动能力。
? 建议在 DSP与负载之间加驱动电路（如 245等），
一可进行驱动，二可起到隔离的作用，以保护
DSP。
? 高速的光电隔离器可有效避免互相干扰，常用于
DSP与其他器件的接口。
? 对于 DSP与外围器件采用不同工作电平时，应加
入专门的电平转换电路。
DSP仿真口设计
? SHARC 系列 DSP都配有 IEEE标准的 JTAG仿真接口，
硬件仿真器可通过它对电路板上的 DSP进行测试。
? 必须将 DSP仿真接口引到标准仿真器插座，在该
部分电路设计时，应根据说明将相应管脚接固定
电平（上拉 /下拉）。
? JTAG接口可以设计应用于多片 DSP系统，用仿真
器进行软件调试时，每个 DSP都有一个编号，可
以分别或同时调试。
仿真口使用应注意的问题
? 要求装有仿真器的计算机与目标板可靠接地。
? 不应带电拔插仿真器插头，特别是计算机正处于
仿真器调试状态（仿真器工作灯亮）。
? 电路板断电前，应先退出仿真器软件。
? 电路板上 DSP的电源电压应与仿真器设置一致。
DSP与 FPGA的配合使用
? DSP与 FPGA各有优点,FPGA已作为 DSP的
重要外围器件在使用。
? 在 DSP系统中,FPGA可以负责计数、译码、
时序控制、电平转换、数据锁存、数据缓
冲、加密等功能，可以把大量的数字接口
电路转移到 FPGA中，完成 I/O扩展。
? 例：数字下变频系统中 FPGA的应用。
信号测试及自检功能
? 增加信号测试点进行信号测试。
? 通过 JTAG仿真器进行测试。
? 电路的自检功能，即以直观的方式显示一
个复杂 DSP系统的工作状态是否正常，如在
电路中增加拨码开关及发光二极管等。
? 信号测试及自检功能增加了系统的硬件复
杂性和成本，但对于系统的调试和维护非
常重要。
PCB板设计
? 元器件布局
? 多层板设计
? 信号线布线设计
? BGA封装设计
? 抗干扰措施
? 散热设计
元器件布局
? 元器件布局的好坏决定了整个 PCB板设计的成败。
? 在 PCB板的设计中，按数据流的顺序布局是合理的。
? 布局时，应使模拟信号走线尽可能的短，并首先保证
模拟信号线设计合理，因为数字信号的抗干扰能力强
于模拟信号。
? 在多处理器系统的设计中，建议将时钟电路部分置于
电路板的中央，以保证每个 DSP的时钟线长度一致。
? 出于系统散热考虑，应注意高发热器件的合理排布。
多层板设计
? 随着各种元器件的小型化、封装密集化，
有必要采用多层印制板。
? 电源和地都可以考虑用专门的层，对于多
种电源可以采用不同的电源层，为提高电
路板可靠性和抗干扰，可以布两层或更多
层数字地。
? 地层和电源层均可以作为信号层与信号层
之间的隔离层，起到屏蔽作用。
信号线布线设计
? 片间信号的阻抗匹配（前面已经介绍）
? 数据总线、地址总线和链路口数据线不要与
时钟信号线并行，或挨得太近，应采用交叉
走线方式，尽可能走不同层，中间以地或电
源层隔离。
? 为保证传输线上阻抗特性的一致性，从头到
尾尽量使用同一线宽，并尽量少用过孔。
? 走线不拐直角，可采用 135度斜角或弧线。
BGA封装设计
? ADSP21160采用 400个焊球的 BGA封装，
20× 20阵列，通常采用多于 6层的多层板设
计。
? 在对 ADSP21160进行 PCB设计时，主要的问
题是焊盘的大小、过孔的放置位置与大小以
及布线宽度和安全间距的设置等。
参考设计参数,焊盘直径 28mil，过孔直径 24mil，
内孔径 12mil，信号线宽 8mil，安全间距 9mil。
抗干扰措施
? 地线设计
? 电磁兼容性设计
? 去耦电容设置
? 看门狗设计
地线设计
接地是抑制干扰的重要方法，和屏蔽正确
结合使用，可解决大部分干扰问题。
? 正确使用单点接地与多点接地。
? 将数字地与模拟地分开，并一点连接。
? 尽量加粗接地线（大于 3mm）。
? 将接地线构成闭环路。
电磁兼容性设计
电磁兼容性是指电子设备在各种电磁环境
中仍能够协调、有效地进行工作的能力。
具体措施,
? 选择合理的导线宽度。
? 采用正确的布线策略。
? 抑制反射干扰。
去耦电容配置
? 配置去耦电容可以抑制因负载变化而产生的
噪声，这是抗干扰的常规做法。
? 具体作法：电源输入端跨接 10~100uf的电解
电容，并配置 0.01uf的陶瓷电容。
看门狗设计
? DSP在执行程序指令过程中如果遇到强干扰，
正常代码执行不能恢复时，就会出现程序
跑飞或死机现象。
? 为让程序跑飞的 DSP恢复到正常状态，采用
的办法是加 看门狗 功能。
? 许多现成的看门狗芯片可以完成此功能
（如 MAX706等）。
? 也可采用纯软件方法设置看门狗。
看门狗功能的实现原理
利用一个定时器，按设定周期产生一个脉
冲，如果不想产生此脉冲,DSP就应在小
于设定周期的时间内将定时器清零（正常
情况），而当 DSP程序跑飞时，就不会按
规定把定时器清零（异常情况），于是定
时器产生的脉冲就可以作为 DSP的复位信
号，将 DSP重新复位和初始化。
散热设计
? 从有利于散热的角度出发，印制电路板最好直立
安装，板间距应大于 2㎝ 。
? 系统应有冷却散热装置（如风扇）。
? 同一印制电路板上的器件应尽可能按其发热量大
小及散热程度分区排列：发热量小、耐热性差的
器件放在冷却气流的上游；发热量大、耐热性好
的器件放在冷却气流的下游。
? 大功率器件应尽量置于印制电路板边沿，以缩短
传热途径。
散热设计在软件及时序上的考虑
? 将 DSP的运算负载合理分配，错开同步操作，
例如，避免多个 DSP同时进行 FFT和 DMA等
类型的峰值运算和操作。
? 当不需要同步操作时，可以将不同印制电
路板的各个 DSP时钟反相等。
贺知明 副教授
电子科技大学
四川 ?成都
SHARC系列 DSP系统的硬件设计
? 电源配置
? 时钟设计
? 复位电路设计
? 片间信号的阻抗匹配
? 驱动、隔离与电平转换
? DSP仿真口设计
? DSP与 FPGA的配合使用
? 信号测试及自检功能
? PCB板设计
电源配置
? SHARC DSP内核电压 2.5V/1.8V或更低，片
内 I/O电压 3.3V，片外常规电路有些采用 5V
供电，系统的硬件设计存在多电压的供电
问题。
? 系统 供电顺序 直接影响 SHARC DSP能否正
常引导及工作。
ADSP21160的电源配置
ADSP21160电源配置相对复杂，是硬件设计中
必须首要解决的问题。
? ADSP21160要求提供两种电源：处理器核电压
为 +2.5V,I/O口供电电压 +3.3V，必须注意 供电
顺序 问题。
? ADSP21160工作时的总电流约 1A左右，必须考
虑供电芯片（如 DC-DC）的输出电流能力，并留
余地。
? 在 ADSP21160的电源入口处，应提供高质量的
滤波网络 (如 LC网络 )，并尽量靠近芯片相关引脚，
以减小电源纹波。
ADSP21160的供电顺序
? 要使 ADSP21160正常工作,+2.5V电源必须
先于 +3.3V电源提供，以确保 PLL能够正确复
位。否则,DSP将不能可靠地加载。
? 对整个系统而言，必须保证先给 ADSP21160
供电，再给其所连接的外部芯片供电。
若外围 5V电压先到，会通过外接芯片和 DSP的端口
分压，在 +3.3V电源线上产生 +2V左右的电压，将
引起 ADSP21160的加载错误。
ADSP21160的供电方案
? 在给单片 ADSP21160供电时，由 +5V电源
通过一个 DC-DC芯片（如 TPS767D301），
先产生 +2.5V，再利用 +2.5V作为 +3.3V的
电源输出使能，以确保 +2.5V先于 +3.3V供
电。
TI公司的 DC-DC芯片，双
电源输出，每个电源输出
均可单独复位和输出使能
ADSP21160的供电方案
? 在给多片 ADSP21160供电时，考虑要求电
流大的问题，采用不同的芯片分别产生
+2.5V和 +3.3V，且 +3.3V受控于 +2.5V。
? 为保证 ADSP21160先于外围芯片供电，将
+5V电源一分为二，其中之一专门为外围芯
片供电，并通过继电器，受 +3.3V控制。
时钟设计
? SHARC系列 DSP主频（核工作时钟）不同。
? 其发展趋势为核工作时钟不断提高，对外
接时钟要求基本不变，采用内部 PLL电路提
高核工作时钟（倍频）。
? SHARC系列 DSP系统中的时钟设计也是硬件
设计的重要环节。
时钟设计中应注意的问题
? 多处理器系统的多个 DSP时钟，应同源
（同频同相或相参，由同一晶振或同一
外部时钟引入）。
? 用同一电路的不同门分别并行驱动。
? 时钟驱动线到各 DSP的距离基本一致。
? 减少信号反射（串接抗反射电阻）。
复位电路设计
? SHARC DSP要求在复位信号从低到高之前，时钟
必须已稳定（ ms级），同时对复位信号的低电平
宽度有要求，复位信号上不应有毛刺。
? 通常采用延迟电路 +施密特触发器构成复位电路，
以保证 DSP上电后正常工作。
? 也可用看门狗芯片（如 MAX706等），进行上电延
迟复位，即系统加电后，先延迟一段时间，待电
源稳定后才向 DSP输出复位信号。
片间信号的阻抗匹配
在 SHARC DSP的链路口之间或 SHARC
DSP与其它芯片之间，当采用较长传输
线时，可采用串接电阻来改善传输线
（数据或时钟）的阻抗匹配，以消除不
匹配所引起的信号反射影响，保证高速
传输的可靠性。
串接电阻值的选择
? 若从 SHARC DSP到 SHARC DSP，在驱动端
串接 33?电阻。
50?-17?（ SHARC DSP的内阻） =33?
? TTL电路 （如时钟电路） 到 SHARC DSP，
TTL端接 40?电阻。
50?-10?（ TTL的输出内阻） =40?
? 若传输线长度大于 15㎝,驱动端和目的端
均需串接 33?电阻。
驱动、隔离与电平转换
? 在 DSP与外围器件（如多片外部存储器）接口时，
应考虑其驱动能力。
? 建议在 DSP与负载之间加驱动电路（如 245等），
一可进行驱动，二可起到隔离的作用，以保护
DSP。
? 高速的光电隔离器可有效避免互相干扰，常用于
DSP与其他器件的接口。
? 对于 DSP与外围器件采用不同工作电平时，应加
入专门的电平转换电路。
DSP仿真口设计
? SHARC 系列 DSP都配有 IEEE标准的 JTAG仿真接口，
硬件仿真器可通过它对电路板上的 DSP进行测试。
? 必须将 DSP仿真接口引到标准仿真器插座，在该
部分电路设计时，应根据说明将相应管脚接固定
电平（上拉 /下拉）。
? JTAG接口可以设计应用于多片 DSP系统，用仿真
器进行软件调试时，每个 DSP都有一个编号，可
以分别或同时调试。
仿真口使用应注意的问题
? 要求装有仿真器的计算机与目标板可靠接地。
? 不应带电拔插仿真器插头，特别是计算机正处于
仿真器调试状态（仿真器工作灯亮）。
? 电路板断电前，应先退出仿真器软件。
? 电路板上 DSP的电源电压应与仿真器设置一致。
DSP与 FPGA的配合使用
? DSP与 FPGA各有优点,FPGA已作为 DSP的
重要外围器件在使用。
? 在 DSP系统中,FPGA可以负责计数、译码、
时序控制、电平转换、数据锁存、数据缓
冲、加密等功能，可以把大量的数字接口
电路转移到 FPGA中，完成 I/O扩展。
? 例：数字下变频系统中 FPGA的应用。
信号测试及自检功能
? 增加信号测试点进行信号测试。
? 通过 JTAG仿真器进行测试。
? 电路的自检功能，即以直观的方式显示一
个复杂 DSP系统的工作状态是否正常，如在
电路中增加拨码开关及发光二极管等。
? 信号测试及自检功能增加了系统的硬件复
杂性和成本，但对于系统的调试和维护非
常重要。
PCB板设计
? 元器件布局
? 多层板设计
? 信号线布线设计
? BGA封装设计
? 抗干扰措施
? 散热设计
元器件布局
? 元器件布局的好坏决定了整个 PCB板设计的成败。
? 在 PCB板的设计中，按数据流的顺序布局是合理的。
? 布局时，应使模拟信号走线尽可能的短，并首先保证
模拟信号线设计合理，因为数字信号的抗干扰能力强
于模拟信号。
? 在多处理器系统的设计中，建议将时钟电路部分置于
电路板的中央，以保证每个 DSP的时钟线长度一致。
? 出于系统散热考虑，应注意高发热器件的合理排布。
多层板设计
? 随着各种元器件的小型化、封装密集化，
有必要采用多层印制板。
? 电源和地都可以考虑用专门的层，对于多
种电源可以采用不同的电源层，为提高电
路板可靠性和抗干扰，可以布两层或更多
层数字地。
? 地层和电源层均可以作为信号层与信号层
之间的隔离层，起到屏蔽作用。
信号线布线设计
? 片间信号的阻抗匹配（前面已经介绍）
? 数据总线、地址总线和链路口数据线不要与
时钟信号线并行，或挨得太近，应采用交叉
走线方式，尽可能走不同层，中间以地或电
源层隔离。
? 为保证传输线上阻抗特性的一致性，从头到
尾尽量使用同一线宽，并尽量少用过孔。
? 走线不拐直角，可采用 135度斜角或弧线。
BGA封装设计
? ADSP21160采用 400个焊球的 BGA封装，
20× 20阵列，通常采用多于 6层的多层板设
计。
? 在对 ADSP21160进行 PCB设计时，主要的问
题是焊盘的大小、过孔的放置位置与大小以
及布线宽度和安全间距的设置等。
参考设计参数,焊盘直径 28mil，过孔直径 24mil，
内孔径 12mil，信号线宽 8mil，安全间距 9mil。
抗干扰措施
? 地线设计
? 电磁兼容性设计
? 去耦电容设置
? 看门狗设计
地线设计
接地是抑制干扰的重要方法，和屏蔽正确
结合使用，可解决大部分干扰问题。
? 正确使用单点接地与多点接地。
? 将数字地与模拟地分开，并一点连接。
? 尽量加粗接地线（大于 3mm）。
? 将接地线构成闭环路。
电磁兼容性设计
电磁兼容性是指电子设备在各种电磁环境
中仍能够协调、有效地进行工作的能力。
具体措施,
? 选择合理的导线宽度。
? 采用正确的布线策略。
? 抑制反射干扰。
去耦电容配置
? 配置去耦电容可以抑制因负载变化而产生的
噪声，这是抗干扰的常规做法。
? 具体作法：电源输入端跨接 10~100uf的电解
电容，并配置 0.01uf的陶瓷电容。
看门狗设计
? DSP在执行程序指令过程中如果遇到强干扰，
正常代码执行不能恢复时，就会出现程序
跑飞或死机现象。
? 为让程序跑飞的 DSP恢复到正常状态，采用
的办法是加 看门狗 功能。
? 许多现成的看门狗芯片可以完成此功能
（如 MAX706等）。
? 也可采用纯软件方法设置看门狗。
看门狗功能的实现原理
利用一个定时器，按设定周期产生一个脉
冲，如果不想产生此脉冲,DSP就应在小
于设定周期的时间内将定时器清零（正常
情况），而当 DSP程序跑飞时，就不会按
规定把定时器清零（异常情况），于是定
时器产生的脉冲就可以作为 DSP的复位信
号，将 DSP重新复位和初始化。
散热设计
? 从有利于散热的角度出发，印制电路板最好直立
安装，板间距应大于 2㎝ 。
? 系统应有冷却散热装置（如风扇）。
? 同一印制电路板上的器件应尽可能按其发热量大
小及散热程度分区排列：发热量小、耐热性差的
器件放在冷却气流的上游；发热量大、耐热性好
的器件放在冷却气流的下游。
? 大功率器件应尽量置于印制电路板边沿，以缩短
传热途径。
散热设计在软件及时序上的考虑
? 将 DSP的运算负载合理分配，错开同步操作，
例如，避免多个 DSP同时进行 FFT和 DMA等
类型的峰值运算和操作。
? 当不需要同步操作时，可以将不同印制电
路板的各个 DSP时钟反相等。
