第 1 章
MAX+PLUS II 图形输入方式
EDA技术讲义
MAX+plusII设计流程
图形或 HDL
编辑器
编译网表提取、数据库建立、逻辑综合、逻辑分割、适配
延时网表提取、编程文件汇编
编 程 器
设 计 输 入 综合或 编 辑 适 配 器 件 下 载
仿 真
EDA技术讲义
半 加 器
只求本位和，不考虑低位的进位 。实现半加操作的电
路叫做半加器。
C=AB
A,B为两个加数
C为向高位的进位
S为半加和
状态表
A B C
0 0 0
0 1 0
1 0
1 1
S
0
1
0 1
1 0
BABABAS ????
EDA技术讲义
被加数、加数以及低位的进位三者相加称为“全加”，
实现全加操作的电路叫做全加器。
Ci-1,来自低位的进位
Ci,向高位的进位
全 加 器
半
加
器
半
加
器
Ai
Bi
Ci-1 Ci
Si
S
AiBi
SCi-1
>1
Ai Bi Ci-1 Si
0
0
0 0
00
0
1
1
0
1
1
1
0
0
0
1
1
1
1
0
1
0
0
1
0
1
1
1 0 1 1
状态表
Ci
0
1
1
1
1
0
0
0
EDA技术讲义
第 1章 MAX+PLUS II 图形输入方式
1.1 基本设计步骤
步骤 1：为本项工程设计建立文件夹
注意：
文件夹名不能用中文，且不可带空格。
以 1位全加器设计为例讲述 MAX+PLUS II 图形输入方式设计流程
EDA技术讲义
文件夹名取为 adder
注意，文件夹名不可用中文
为设计全加器
新建一个文件夹作工作库
步骤 1：为本项工程设计建立文件夹
EDA技术讲义步骤 2：打开 MAX+PLUS II,输入设计项目和存盘
进入 MAX+plusII,建立一个新的设计文件
使用原理图输入方法设计
必须选择打开原理图编辑器
新建一个设计文件
EDA技术讲义
图形编辑器窗口简介
EDA技术讲义
元件输入对话框
首先在这里用鼠标右键产生此窗，并
选择,Enter Symbol”输入一个元件
也可在这里输入
元件名，如 2输
入与门 AND2，
输出引脚：
OUTPUT
然后用鼠标双
击这基本硬件库
这是基本硬件库
中的各种逻辑元件
EDA技术讲义
将所需元件全部调入原理图编辑窗口
连接好的原理图
输出引脚
OUTPUT输入引脚 INPUT
将他们连接
成半加器
EDA技术讲义
连接好原理图并存盘
首先点击这里 文件名取为,h_adder.gdf
注意：要存在自己建立的
文件夹中
再点击这里
注意选择存储位置
EDA技术讲义
步骤 3：将设计项目设置成工程文件 (PROJECT)
将当前设计文件设置成工程文件
首先点击这里 然后选择此项，
将当前的原理图
设计文件设置成工程
最后注意此路
径指向的改变
EDA技术讲义
注意：此路径指
向当前的工程
EDA技术讲义步骤 4：选择目标器件并编译
选择最后实现本项设计的目标器件
首先选择这里
首先消去这里的勾，
以便使所有速度级别
的器件都能显示出来
如选目标器件型号为
EPM7128SLC84-15器件系列选择窗
选择 MAX7000S系列
EDA技术讲义
对工程文件进行编译、综合和适配等操作
选择编译器
编译窗口
EDA技术讲义
完成编译
EDA技术讲义
步骤 5：时序仿真
(1) 建立波形文件
首先选择（ File—>New）
为仿真测试新建一个文件
选择波形
编辑器文件
EDA技术讲义(2) 输入信号节点
从 SNF文件中输入设计文件的信号节点
从 SNF文件中输入设计
文件的信号节点
点击,LIST”
SNF文件中
的信号节点
EDA技术讲义
列出并选择需要观察的信号节点
用此键选择左窗
中需要的信号
进入右窗
最后点击,OK”
(2) 输入信号节点
EDA技术讲义
图 4-9 列出并选择需要观察的信号节点
(3) 设置波形参量
在 Options菜单中消去网格对齐 Snap to Grid的选择 (消去对勾 )
消去这里的勾，以便
方便设置输入电平
EDA技术讲义(4) 设定仿真时间
选择 END TIME
调整仿真时间区域
选择 60微秒
比较合适
EDA技术讲义(5) 加上输入信号
为输入信号设定必要的测试电平或数据
(6) 波形文件存盘
保存仿真波形文件
用此键改变仿真
区域坐标到合适位置
点击‘ 1’，使拖黑
的电平为高电平
文件名和图形文件名相同
存储路径也相同
EDA技术讲义(7) 运行仿真器
选择仿真器
运行仿真器
EDA技术讲义
(8) 观察分析半加器仿真波形
半加器 h_adder.gdf的仿真波形
EDA技术讲义
为了精确测量半加器输入与输出波形间的延时量，可打开时序分析器
选择时序分析器
输入输出
时间延迟
(9)打开延时时序分析窗
EDA技术讲义
(10) 包装元件入库
选择菜单, File”→,Open”,在, Open”对
话框中选择原理图编辑文件选项, Graphic
Editor Files”,然后选择 h_adder.gdf，
重新打开半加器设计文件，然后选择如图
中, File”菜单的, Create Default
Symbol”项，将当前文件变成了一个包装好
的单一元件 (Symbol),并被放置在工程路
径指定的目录中以备后用。
EDA技术讲义步骤 6：管脚分配
单击此项
单击后出现下图
EDA技术讲义步骤 6：管脚分配
EDA技术讲义步骤 6：管脚分配
选择此项
单击 Layout选项，选择 Device View选项可观察 MAX+PLUS II的默认管脚分配情况
EDA技术讲义步骤 6：管脚分配
选择此项
选择后，即可进入手动分配引脚状态
EDA技术讲义步骤 6：管脚分配
利用鼠标左键选定引脚
鼠标左键选定要分配的管脚，拖动鼠标到要放置的位置，松开鼠标左键，即可
完成一个引脚的手动分配，依次放置所有引脚，即可完成引脚的手动分配。
EDA技术讲义
再编译一次，
将引脚信息编译进去
EDA技术讲义
选择编程器，
准备将设计
好的半加器
文件下载到目
器件中去
编程窗口
EDA技术讲义步骤 7：编程下载
(1) 下载方式设定。
设置编程下载方式
在编程窗打开
的情况下选择
下载方式设置
选择此项下
载方式
EDA技术讲义
步骤 7：编程下载
(1) 下载方式设定。
图 4-18 设置编程下载方式
(2) 下载
向 CPLD/FPGA器件中下载配置文件
下载（配置）
成功
EDA技术讲义步骤 8：设计顶层文件
(1) 仿照前面的“步骤 2”，打开一个新的原理图编辑窗口
在顶层编辑窗中调出已设计好的半加器元件
EDA技术讲义
(2) 完成全加器原理图设计, 并以文件名 f_adder.gdf存在同一目录中 。
(3) 将当前文件设置成 Project,并选择目标器件为 EPM7128SLC84-15。
(4) 编译此顶层文件 f_adder.gdf,然后建立波形仿真文件。
在顶层编辑窗中设计好全加器
EDA技术讲义
(5) 对应 f_adder.gdf的波形仿真文件，参考图中输入信号 cin,bin和 ain输
入信号电平的设置，启动仿真器 Simulator,观察输出波形的情况。
(6) 引脚分配、编译并编程下载，硬件实测此全加器的逻辑功能
1位全加器的时序仿真波形
EDA技术讲义
1.2 设计流程归纳
MAX+plusII一般设计流程
MAX+PLUS II 图形输入方式
EDA技术讲义
MAX+plusII设计流程
图形或 HDL
编辑器
编译网表提取、数据库建立、逻辑综合、逻辑分割、适配
延时网表提取、编程文件汇编
编 程 器
设 计 输 入 综合或 编 辑 适 配 器 件 下 载
仿 真
EDA技术讲义
半 加 器
只求本位和，不考虑低位的进位 。实现半加操作的电
路叫做半加器。
C=AB
A,B为两个加数
C为向高位的进位
S为半加和
状态表
A B C
0 0 0
0 1 0
1 0
1 1
S
0
1
0 1
1 0
BABABAS ????
EDA技术讲义
被加数、加数以及低位的进位三者相加称为“全加”，
实现全加操作的电路叫做全加器。
Ci-1,来自低位的进位
Ci,向高位的进位
全 加 器
半
加
器
半
加
器
Ai
Bi
Ci-1 Ci
Si
S
AiBi
SCi-1
>1
Ai Bi Ci-1 Si
0
0
0 0
00
0
1
1
0
1
1
1
0
0
0
1
1
1
1
0
1
0
0
1
0
1
1
1 0 1 1
状态表
Ci
0
1
1
1
1
0
0
0
EDA技术讲义
第 1章 MAX+PLUS II 图形输入方式
1.1 基本设计步骤
步骤 1：为本项工程设计建立文件夹
注意：
文件夹名不能用中文，且不可带空格。
以 1位全加器设计为例讲述 MAX+PLUS II 图形输入方式设计流程
EDA技术讲义
文件夹名取为 adder
注意，文件夹名不可用中文
为设计全加器
新建一个文件夹作工作库
步骤 1：为本项工程设计建立文件夹
EDA技术讲义步骤 2：打开 MAX+PLUS II,输入设计项目和存盘
进入 MAX+plusII,建立一个新的设计文件
使用原理图输入方法设计
必须选择打开原理图编辑器
新建一个设计文件
EDA技术讲义
图形编辑器窗口简介
EDA技术讲义
元件输入对话框
首先在这里用鼠标右键产生此窗，并
选择,Enter Symbol”输入一个元件
也可在这里输入
元件名，如 2输
入与门 AND2，
输出引脚：
OUTPUT
然后用鼠标双
击这基本硬件库
这是基本硬件库
中的各种逻辑元件
EDA技术讲义
将所需元件全部调入原理图编辑窗口
连接好的原理图
输出引脚
OUTPUT输入引脚 INPUT
将他们连接
成半加器
EDA技术讲义
连接好原理图并存盘
首先点击这里 文件名取为,h_adder.gdf
注意：要存在自己建立的
文件夹中
再点击这里
注意选择存储位置
EDA技术讲义
步骤 3：将设计项目设置成工程文件 (PROJECT)
将当前设计文件设置成工程文件
首先点击这里 然后选择此项，
将当前的原理图
设计文件设置成工程
最后注意此路
径指向的改变
EDA技术讲义
注意：此路径指
向当前的工程
EDA技术讲义步骤 4：选择目标器件并编译
选择最后实现本项设计的目标器件
首先选择这里
首先消去这里的勾，
以便使所有速度级别
的器件都能显示出来
如选目标器件型号为
EPM7128SLC84-15器件系列选择窗
选择 MAX7000S系列
EDA技术讲义
对工程文件进行编译、综合和适配等操作
选择编译器
编译窗口
EDA技术讲义
完成编译
EDA技术讲义
步骤 5：时序仿真
(1) 建立波形文件
首先选择（ File—>New）
为仿真测试新建一个文件
选择波形
编辑器文件
EDA技术讲义(2) 输入信号节点
从 SNF文件中输入设计文件的信号节点
从 SNF文件中输入设计
文件的信号节点
点击,LIST”
SNF文件中
的信号节点
EDA技术讲义
列出并选择需要观察的信号节点
用此键选择左窗
中需要的信号
进入右窗
最后点击,OK”
(2) 输入信号节点
EDA技术讲义
图 4-9 列出并选择需要观察的信号节点
(3) 设置波形参量
在 Options菜单中消去网格对齐 Snap to Grid的选择 (消去对勾 )
消去这里的勾，以便
方便设置输入电平
EDA技术讲义(4) 设定仿真时间
选择 END TIME
调整仿真时间区域
选择 60微秒
比较合适
EDA技术讲义(5) 加上输入信号
为输入信号设定必要的测试电平或数据
(6) 波形文件存盘
保存仿真波形文件
用此键改变仿真
区域坐标到合适位置
点击‘ 1’，使拖黑
的电平为高电平
文件名和图形文件名相同
存储路径也相同
EDA技术讲义(7) 运行仿真器
选择仿真器
运行仿真器
EDA技术讲义
(8) 观察分析半加器仿真波形
半加器 h_adder.gdf的仿真波形
EDA技术讲义
为了精确测量半加器输入与输出波形间的延时量，可打开时序分析器
选择时序分析器
输入输出
时间延迟
(9)打开延时时序分析窗
EDA技术讲义
(10) 包装元件入库
选择菜单, File”→,Open”,在, Open”对
话框中选择原理图编辑文件选项, Graphic
Editor Files”,然后选择 h_adder.gdf，
重新打开半加器设计文件，然后选择如图
中, File”菜单的, Create Default
Symbol”项，将当前文件变成了一个包装好
的单一元件 (Symbol),并被放置在工程路
径指定的目录中以备后用。
EDA技术讲义步骤 6：管脚分配
单击此项
单击后出现下图
EDA技术讲义步骤 6：管脚分配
EDA技术讲义步骤 6：管脚分配
选择此项
单击 Layout选项，选择 Device View选项可观察 MAX+PLUS II的默认管脚分配情况
EDA技术讲义步骤 6：管脚分配
选择此项
选择后，即可进入手动分配引脚状态
EDA技术讲义步骤 6：管脚分配
利用鼠标左键选定引脚
鼠标左键选定要分配的管脚，拖动鼠标到要放置的位置，松开鼠标左键，即可
完成一个引脚的手动分配，依次放置所有引脚，即可完成引脚的手动分配。
EDA技术讲义
再编译一次，
将引脚信息编译进去
EDA技术讲义
选择编程器，
准备将设计
好的半加器
文件下载到目
器件中去
编程窗口
EDA技术讲义步骤 7：编程下载
(1) 下载方式设定。
设置编程下载方式
在编程窗打开
的情况下选择
下载方式设置
选择此项下
载方式
EDA技术讲义
步骤 7：编程下载
(1) 下载方式设定。
图 4-18 设置编程下载方式
(2) 下载
向 CPLD/FPGA器件中下载配置文件
下载（配置）
成功
EDA技术讲义步骤 8：设计顶层文件
(1) 仿照前面的“步骤 2”，打开一个新的原理图编辑窗口
在顶层编辑窗中调出已设计好的半加器元件
EDA技术讲义
(2) 完成全加器原理图设计, 并以文件名 f_adder.gdf存在同一目录中 。
(3) 将当前文件设置成 Project,并选择目标器件为 EPM7128SLC84-15。
(4) 编译此顶层文件 f_adder.gdf,然后建立波形仿真文件。
在顶层编辑窗中设计好全加器
EDA技术讲义
(5) 对应 f_adder.gdf的波形仿真文件，参考图中输入信号 cin,bin和 ain输
入信号电平的设置，启动仿真器 Simulator,观察输出波形的情况。
(6) 引脚分配、编译并编程下载，硬件实测此全加器的逻辑功能
1位全加器的时序仿真波形
EDA技术讲义
1.2 设计流程归纳
MAX+plusII一般设计流程
