第二章 数字交换和数字交换
网络
? 2.1 数字交换原理
? 2.2 T型时分接线器
? 2.3 S型时分接线器
? 2.4 多级时分交换网络
? 2.5 阻塞的概念与计算
2.1 数字交换原理
? 2.1.1 数字交换
? 程控数字交换机的根本任务是通过数
字交换来实现任意两个用户之间的语音
交换, 即在这两个用户之间建立一条数
字话音通道 。
?
? 最简单的数字交换方法是给这两个要
求通话的用户之间分配一个公共时隙
（时分通路），两个用户的模拟话音信
号经数字化后都进入这个特定的时隙
（ Time Slot,TS）,这就是动态分配时
隙的方法。
? 2.1.2 时隙交换原理
? 时序开关 K入 和 K出 每秒旋转 8000周，
每周所需时间是 125?s。
? 在 TS1时隙时,K入 和 K出 分别与接点 1#
入 和 2#出 相连，即 K入 和 1#存储单元相连，
K出 与 2#存储单元输出相连，此时在 TS1
时隙里传送来的 a话音信息就存入话音存
储器的 1#单元，而话音存储器的 2#单元
内存放的 b话音信息就在此时通过 K出 的
1#接点送出，也就是输出端在 TS1时隙送
出 b话音信息给 TS1用户。
? 2.1.3 数字交换网络
2.2 T型时分接线器
? 2.2.1 T接线器的基本组成
? T型时分接线器 （ Time Switch） 又称时间型
接线器, 简称 T 接线器 。 它由话音存储器
（ Speech Memory,SM） 和 控 制 存 储 器
（ Control Memory,CM） 两部分组成, 其功
能是进行时隙交换, 完成同一母线不同时隙的
信息交换, 即把某一时分复用线中的某一时隙
的信息交换至另一时隙 。
? 话音存储器（ SM） 用于暂存经过 PCM编码
的数字化话音信息，由随机存取存储器
（ Random Access Memory,RAM） 构成。
? 控制存储器（ CM） 也由 RAM构成，用于
控制话音存储器信息的写入或读出。
? 话音存储器存储的是话音信息，控制存储
器存储的是话音存储器的地址。
? 2.2.2 T接线器的工作原理
? 一, 读出控制方式
? 读出控制方式的 T接线器是顺序写入
控制读出的, 如图 2.3所示, 它的话音存
储器 SM的写入是在定时脉冲控制下顺序
写入, 其读出是受控制存储器的控制读
出的 。
?
TS
0
TS
1
TS
2
ab c
TS
8
bac
TS
1
TS
8
TS
15
a
c
b
0
1
2
3
8
31
0
1
8
15
31
8
1
2
CM
SM
定
时
脉
冲
A
4
～ A
0
RW
图 2.3 读出控制方式的 T接线器
? 话音存储器中每个存储单元内存入的
是发话人的话音信息编码，通常是 8位编
码。
? T接线器的工作是在中央处理机的控
制下进行 。 当中央处理机得知用户的要
求 （ 拨号号码 ） 后, 首先通过用户的忙
闲表, 查被叫是否空闲, 若空闲, 就置
忙, 占用这条链路 。 中央处理机 CPU根
据用户要求, 向控制存储器发出, 写,
命令, 将控制信息写入控制存储器 。
? 用户 B的回话信息 b如何传送，也要由
中央处理机控制，向控制存储器下达
“写”命令，令其在 1#单元中写入,8”。
? 二, 写入控制方式
? T接线器采用写入控制方式时, 如图
2.4所示, 它的话音存储器 SM的写入受
控制存储器控制, 它的读出则是在定时
脉冲的控制下顺序读出 。
?
TS
0
TS
1
TS
2
ab c
TS
8
bac
TS
1
TS
8
TS
15
b
a
c
0
1
8
31
SM
0
1
8
31
8
15
1
CM
W
定
时
脉
冲
A
4
～ A
0
R
15
2
图 2.4 写入控制方式的 T接线器
? 当中央处理机（ Central Processing
Unit,CPU） 得知用户要求后，即向控
制存储器下“写”令，命令在控制存储
器的 1#单元写入,8”，在 8#单元写入
,1”。
? 2.2.3 T接线器的电路组成
? 时分接线器的交换容量主要取决于组
成该接线器的存储器容量和速度, 多以 8
端或 16端 PCM交换来构成一个交换单元,
每一条 PCM线称 HW（ Highway） 。
? 图 2.5是 8端脉码输入的 T接线器方框图,
由复用器, 话音存储器 （ SM）, 控制存
储器 （ CM） 和分路器所组成 。
TS
0
TS
1
TS
0
TS
1
TS
0
TS
1
HW
1
HW
0
HW
7
HW
0
HW
1
HW
7
0
255
CM
SM
0
255
A
7
～ A
0
复
用
器
分
路
器
?
?
?
?
图 2.5 8端输入的 T接线器
? 一, 复用器
? 复用器的基本功能是串 /并变换和并路
复用 。 其目的是减低数据传输速率, 便
于半导体存储器件的存储和取出操作；
尽可能利用半导体器件的高速特性, 使
在每条数字通道中能够传送更多的信息,
提高数字通道的利用率 。
? 1,串行码和并行码
? 如图 2.7（ a） 所示, 串行码是指各时
隙内的 8位码 D0～ D7是按时间的顺序依
次排列 。
? 如图 2.7（ b） 所示, 并行码是指各时隙
内的 8位码 D0,D1,…, D7分别同时出
现在 8条线上 。
TS
0
TS
1
HW
7
HW
1
HW
0
输
入
D
6
D
7
D
5
D
3
D
2
D
1
D
4
D
0
D
6
D
7
D
5
D
3
D
2
D
1
D
4
D
0
TS
0
TS
1
D
7
D
1
D
0
输
出
HW
6
HW
7
HW
5 HW
3
HW
2 HW
1
HW
4 HW
0
HW
6
HW
7
HW
5
HW
3
HW
2
HW
1
HW
4
HW
0
（ a ）串行码
（ b ）并行码
图 2.7 8端脉码输入的串行码和并行码
? 每一端的脉码传输速率是 2.048Mbit/s，
若 8端 PCM脉码输入以串行传输时，其
传输速率将达到 16.384Mbit/s,若 16端输
入时，其传输速率将达到 32.768Mbit/s，
这样高的传输速率会带来许多问题。
? 2,控制时序
? 8端 PCM脉码输入的 256个时隙排列方
式应是 HW0的 TS0,HW1的 TS0,HW2的
TS0,…, HW7的 TS0； HW0的 TS1,HW1
的 TS1,HW2的 TS1,…, HW7的 TS1等等 。
? 3,串 /并变换
? 在图 2.6所示的复用器中, 每一条 HW
接一个移位寄存器, 移位寄存器的输入
端为一条线, 线上传输的是 32个时隙的
串行码 。
? 4,并路复用
? 在图 2.6所示的复用器中, 8选 1的电子
选择器的功能是把 8个 HW的并行码按一
定的次序进行排列, 一个一个地送出 。
? 二, 分路器
? 分路器由锁存器和移位寄存器组成,
如图 2.9所示 。 其功能与复用器正好相反,
完成并 /串变换和分路输出功能 。
锁
存
器
(0 )
移
位
寄
存
器
(
0)
HW
0
HW
0
D
0
D
7
TD
0
∧ CP
锁
存
器
(7 )
移
位
寄
存
器
(
0)
HW
7
HW
7
D
0
D
7
TD
7
∧ CP
TD
0
∧ CP CP
S
S
D
0
D
7
HW
0
HW
7
输
入
输
出
?
?
?
?
图 2,9 分路器的构成框图
? 三, 话音存储器
? 话音存储器由 RAM组成, 是暂存话音
信息编码的存储设备 。 图 2.10所示为读
出控制方式的话音存储器的原理方框图 。
话音存储器的写入受定时脉冲控制 （ 顺
序写入 ）, 读出是由控制存储器读出数
据 B0～ B7控制进行 。
＋
＋
＋
＋
写
入
控
制
读
出
控
制
定
时
脉
冲
A
0
A
1
A
7
B
0
B
1
B
7
来自控制存储器
A
0
A
1
A
7
DI
0
DI
1
DI
7
DO
0
DO
1
DO
7
输入数据
由串 / 并变换电路来
至并 / 串变换电路输出数据
话
音
存
储
器
R/W
RAM
256× 1
RAM
256× 1
RAM
256× 1
?
?
?
?
?
图 2, 10 读出控制方式的话音存储器
? 四, 控制存储器
? 控制存储器是由 RAM,锁存器, 比较
器和读写控制器组成, 图 2.11所示为具
有 256个存储单元的控制存储器, 所以由
8个二进制数据码 A0～ A7分别表示 256个
单元地址 。 A0～ A7是定时脉冲 。
2.3 S型时分接线器
? S型时分接线器是空间型接线器 (space
switch),其功能是完成“空间交换”。即在一
根入线中，可以选择任何一根出线与之连通。
? 2.3.1 S型接线器的基本组成
? S型接线器由 m× n交叉点矩阵和控制
存储器组成。在每条入线 i和出线 j之间
都有一个交叉点 Kij,当某个交叉点在控
制存储器控制下接通时，相应的入线即
可与相应的出线相连，但必须建立在一
定时隙的基础上。
? 2.3.2 S型接线器的工作原理
? 根据控制存储器是控制输出线上交叉
接点闭合还是控制输入线上交叉接点的
闭合, 可分为输出控制方式和输入控制
方式两种 。
? 一, 输出控制方式
? 图 2.13所示为 8× 8 S型时分接线器的
组成方框图 。
a
a
HW
0
HW
1
HW
7
TS
2
TS
2
HW
0
′
HW
1
′
HW
7
′
CM
0
CM
1
CM
7
0
1
2
31
0
?
?
?
?
图 2, 13 输出控制方式的 8 × 8 S 接线器
? 二, 输入控制方式
? 输入控制方式的 S型时分接线器, 每
条输入线上都配有一个控制存储器, 控
制该输入线与输出线的所有交叉接点 。
2.4 多级时分交换网络
? 2.4.1 T-S-T型时分交换网络
? 一, 读 — 写方式的 T-S-T网络
? T-S-T交换网络是由输入级 T接线器
（ TA） 和输出级 T接线器 （ TB）, 中间
接有 S型时分接线器组成 。
? 1,奇偶关系
? 2,相差半帧的关系 —— 反相法
? 二, 写 — 读方式的 T-S-T交换网络
? 三,T-S-T交换网络的分析
? 1．输入级 T接线器和输出级 T接线器的安排
? 从原理上讲，输入 T级和输出 T级采用
何种控制方式都是可以的，但是从控制
的方便，以及维护管理的角度出发，还
是有讨论的必要。
? 2,控制存储器的合用
? 由于输入 T级和输出 T级采用了不同的
控制方式, 故它们的存储器可以合用 。
? （ 1） 读 — 写方式的合用
? 从图 2.15可以看出, CMA0和 CMB0两
个控制存储器, 一个是在 2#单元里存 24#
地址, 一个是在 130#单元里存 24#地址,
这说明两者合用后, 只要在相差半帧
（ 或相差一个时隙 ） 的单元地址里写入
同样的话音在 SM的存放地址就可以了 。
? （ 2） 写 — 读方式的合用
? 从图 2.16可以看出, CMA0和 CMB0占
用的单元地址是相同的, 都是 24#单元,
只是单元里存放的话音存储器的地址相
差半帧 。
? 2.4.2 S-T-S型时分交换网络
? S-T-S三级时分交换网络是由输入 S级,
中间 T级和输出 S级组成, 如图 2.19所示 。
? 2.4.3 其他形式的多级时分交换网络
? 一, T-S-S-T 网络
? 日本 NEC公司生产的 NEAX-61是典型
的 T-S-S-T时分交换网络结构 。
? 二, S-S-T-S-S网络
? S-S-T-S-S 是 意 大 利 Telettra 公 司 的
DTN-1数字交换机的交换网络所采用的
结构, 这种网络是在两侧各配备两级 S
型接线器, 中间为一级 T型接线器 。
2.5 阻塞的概念与计算
? 2.5.1 阻塞的概念
? 所谓阻塞是指主叫向被叫发出呼叫时, 被
叫虽然空闲, 但由于网络内部链路不通, 而使
呼叫损失的情况 。
? 2.5.2 阻塞概率的计算
? 以图 2.15的 T-S-T网络为例, 这是一个
具有 16条输入母线, 16条输出母线, 每
条母线上有 256时隙的交换网络 。
? 为了降低阻塞概率, 就需要增加级间
的链路数即内部时隙数 。
? 这样低的阻塞概率可以近似地看作为
零, 即交换网络可认为是无阻塞网络 。
网络
? 2.1 数字交换原理
? 2.2 T型时分接线器
? 2.3 S型时分接线器
? 2.4 多级时分交换网络
? 2.5 阻塞的概念与计算
2.1 数字交换原理
? 2.1.1 数字交换
? 程控数字交换机的根本任务是通过数
字交换来实现任意两个用户之间的语音
交换, 即在这两个用户之间建立一条数
字话音通道 。
?
? 最简单的数字交换方法是给这两个要
求通话的用户之间分配一个公共时隙
（时分通路），两个用户的模拟话音信
号经数字化后都进入这个特定的时隙
（ Time Slot,TS）,这就是动态分配时
隙的方法。
? 2.1.2 时隙交换原理
? 时序开关 K入 和 K出 每秒旋转 8000周，
每周所需时间是 125?s。
? 在 TS1时隙时,K入 和 K出 分别与接点 1#
入 和 2#出 相连，即 K入 和 1#存储单元相连，
K出 与 2#存储单元输出相连，此时在 TS1
时隙里传送来的 a话音信息就存入话音存
储器的 1#单元，而话音存储器的 2#单元
内存放的 b话音信息就在此时通过 K出 的
1#接点送出，也就是输出端在 TS1时隙送
出 b话音信息给 TS1用户。
? 2.1.3 数字交换网络
2.2 T型时分接线器
? 2.2.1 T接线器的基本组成
? T型时分接线器 （ Time Switch） 又称时间型
接线器, 简称 T 接线器 。 它由话音存储器
（ Speech Memory,SM） 和 控 制 存 储 器
（ Control Memory,CM） 两部分组成, 其功
能是进行时隙交换, 完成同一母线不同时隙的
信息交换, 即把某一时分复用线中的某一时隙
的信息交换至另一时隙 。
? 话音存储器（ SM） 用于暂存经过 PCM编码
的数字化话音信息，由随机存取存储器
（ Random Access Memory,RAM） 构成。
? 控制存储器（ CM） 也由 RAM构成，用于
控制话音存储器信息的写入或读出。
? 话音存储器存储的是话音信息，控制存储
器存储的是话音存储器的地址。
? 2.2.2 T接线器的工作原理
? 一, 读出控制方式
? 读出控制方式的 T接线器是顺序写入
控制读出的, 如图 2.3所示, 它的话音存
储器 SM的写入是在定时脉冲控制下顺序
写入, 其读出是受控制存储器的控制读
出的 。
?
TS
0
TS
1
TS
2
ab c
TS
8
bac
TS
1
TS
8
TS
15
a
c
b
0
1
2
3
8
31
0
1
8
15
31
8
1
2
CM
SM
定
时
脉
冲
A
4
～ A
0
RW
图 2.3 读出控制方式的 T接线器
? 话音存储器中每个存储单元内存入的
是发话人的话音信息编码，通常是 8位编
码。
? T接线器的工作是在中央处理机的控
制下进行 。 当中央处理机得知用户的要
求 （ 拨号号码 ） 后, 首先通过用户的忙
闲表, 查被叫是否空闲, 若空闲, 就置
忙, 占用这条链路 。 中央处理机 CPU根
据用户要求, 向控制存储器发出, 写,
命令, 将控制信息写入控制存储器 。
? 用户 B的回话信息 b如何传送，也要由
中央处理机控制，向控制存储器下达
“写”命令，令其在 1#单元中写入,8”。
? 二, 写入控制方式
? T接线器采用写入控制方式时, 如图
2.4所示, 它的话音存储器 SM的写入受
控制存储器控制, 它的读出则是在定时
脉冲的控制下顺序读出 。
?
TS
0
TS
1
TS
2
ab c
TS
8
bac
TS
1
TS
8
TS
15
b
a
c
0
1
8
31
SM
0
1
8
31
8
15
1
CM
W
定
时
脉
冲
A
4
～ A
0
R
15
2
图 2.4 写入控制方式的 T接线器
? 当中央处理机（ Central Processing
Unit,CPU） 得知用户要求后，即向控
制存储器下“写”令，命令在控制存储
器的 1#单元写入,8”，在 8#单元写入
,1”。
? 2.2.3 T接线器的电路组成
? 时分接线器的交换容量主要取决于组
成该接线器的存储器容量和速度, 多以 8
端或 16端 PCM交换来构成一个交换单元,
每一条 PCM线称 HW（ Highway） 。
? 图 2.5是 8端脉码输入的 T接线器方框图,
由复用器, 话音存储器 （ SM）, 控制存
储器 （ CM） 和分路器所组成 。
TS
0
TS
1
TS
0
TS
1
TS
0
TS
1
HW
1
HW
0
HW
7
HW
0
HW
1
HW
7
0
255
CM
SM
0
255
A
7
～ A
0
复
用
器
分
路
器
?
?
?
?
图 2.5 8端输入的 T接线器
? 一, 复用器
? 复用器的基本功能是串 /并变换和并路
复用 。 其目的是减低数据传输速率, 便
于半导体存储器件的存储和取出操作；
尽可能利用半导体器件的高速特性, 使
在每条数字通道中能够传送更多的信息,
提高数字通道的利用率 。
? 1,串行码和并行码
? 如图 2.7（ a） 所示, 串行码是指各时
隙内的 8位码 D0～ D7是按时间的顺序依
次排列 。
? 如图 2.7（ b） 所示, 并行码是指各时隙
内的 8位码 D0,D1,…, D7分别同时出
现在 8条线上 。
TS
0
TS
1
HW
7
HW
1
HW
0
输
入
D
6
D
7
D
5
D
3
D
2
D
1
D
4
D
0
D
6
D
7
D
5
D
3
D
2
D
1
D
4
D
0
TS
0
TS
1
D
7
D
1
D
0
输
出
HW
6
HW
7
HW
5 HW
3
HW
2 HW
1
HW
4 HW
0
HW
6
HW
7
HW
5
HW
3
HW
2
HW
1
HW
4
HW
0
（ a ）串行码
（ b ）并行码
图 2.7 8端脉码输入的串行码和并行码
? 每一端的脉码传输速率是 2.048Mbit/s，
若 8端 PCM脉码输入以串行传输时，其
传输速率将达到 16.384Mbit/s,若 16端输
入时，其传输速率将达到 32.768Mbit/s，
这样高的传输速率会带来许多问题。
? 2,控制时序
? 8端 PCM脉码输入的 256个时隙排列方
式应是 HW0的 TS0,HW1的 TS0,HW2的
TS0,…, HW7的 TS0； HW0的 TS1,HW1
的 TS1,HW2的 TS1,…, HW7的 TS1等等 。
? 3,串 /并变换
? 在图 2.6所示的复用器中, 每一条 HW
接一个移位寄存器, 移位寄存器的输入
端为一条线, 线上传输的是 32个时隙的
串行码 。
? 4,并路复用
? 在图 2.6所示的复用器中, 8选 1的电子
选择器的功能是把 8个 HW的并行码按一
定的次序进行排列, 一个一个地送出 。
? 二, 分路器
? 分路器由锁存器和移位寄存器组成,
如图 2.9所示 。 其功能与复用器正好相反,
完成并 /串变换和分路输出功能 。
锁
存
器
(0 )
移
位
寄
存
器
(
0)
HW
0
HW
0
D
0
D
7
TD
0
∧ CP
锁
存
器
(7 )
移
位
寄
存
器
(
0)
HW
7
HW
7
D
0
D
7
TD
7
∧ CP
TD
0
∧ CP CP
S
S
D
0
D
7
HW
0
HW
7
输
入
输
出
?
?
?
?
图 2,9 分路器的构成框图
? 三, 话音存储器
? 话音存储器由 RAM组成, 是暂存话音
信息编码的存储设备 。 图 2.10所示为读
出控制方式的话音存储器的原理方框图 。
话音存储器的写入受定时脉冲控制 （ 顺
序写入 ）, 读出是由控制存储器读出数
据 B0～ B7控制进行 。
＋
＋
＋
＋
写
入
控
制
读
出
控
制
定
时
脉
冲
A
0
A
1
A
7
B
0
B
1
B
7
来自控制存储器
A
0
A
1
A
7
DI
0
DI
1
DI
7
DO
0
DO
1
DO
7
输入数据
由串 / 并变换电路来
至并 / 串变换电路输出数据
话
音
存
储
器
R/W
RAM
256× 1
RAM
256× 1
RAM
256× 1
?
?
?
?
?
图 2, 10 读出控制方式的话音存储器
? 四, 控制存储器
? 控制存储器是由 RAM,锁存器, 比较
器和读写控制器组成, 图 2.11所示为具
有 256个存储单元的控制存储器, 所以由
8个二进制数据码 A0～ A7分别表示 256个
单元地址 。 A0～ A7是定时脉冲 。
2.3 S型时分接线器
? S型时分接线器是空间型接线器 (space
switch),其功能是完成“空间交换”。即在一
根入线中，可以选择任何一根出线与之连通。
? 2.3.1 S型接线器的基本组成
? S型接线器由 m× n交叉点矩阵和控制
存储器组成。在每条入线 i和出线 j之间
都有一个交叉点 Kij,当某个交叉点在控
制存储器控制下接通时，相应的入线即
可与相应的出线相连，但必须建立在一
定时隙的基础上。
? 2.3.2 S型接线器的工作原理
? 根据控制存储器是控制输出线上交叉
接点闭合还是控制输入线上交叉接点的
闭合, 可分为输出控制方式和输入控制
方式两种 。
? 一, 输出控制方式
? 图 2.13所示为 8× 8 S型时分接线器的
组成方框图 。
a
a
HW
0
HW
1
HW
7
TS
2
TS
2
HW
0
′
HW
1
′
HW
7
′
CM
0
CM
1
CM
7
0
1
2
31
0
?
?
?
?
图 2, 13 输出控制方式的 8 × 8 S 接线器
? 二, 输入控制方式
? 输入控制方式的 S型时分接线器, 每
条输入线上都配有一个控制存储器, 控
制该输入线与输出线的所有交叉接点 。
2.4 多级时分交换网络
? 2.4.1 T-S-T型时分交换网络
? 一, 读 — 写方式的 T-S-T网络
? T-S-T交换网络是由输入级 T接线器
（ TA） 和输出级 T接线器 （ TB）, 中间
接有 S型时分接线器组成 。
? 1,奇偶关系
? 2,相差半帧的关系 —— 反相法
? 二, 写 — 读方式的 T-S-T交换网络
? 三,T-S-T交换网络的分析
? 1．输入级 T接线器和输出级 T接线器的安排
? 从原理上讲，输入 T级和输出 T级采用
何种控制方式都是可以的，但是从控制
的方便，以及维护管理的角度出发，还
是有讨论的必要。
? 2,控制存储器的合用
? 由于输入 T级和输出 T级采用了不同的
控制方式, 故它们的存储器可以合用 。
? （ 1） 读 — 写方式的合用
? 从图 2.15可以看出, CMA0和 CMB0两
个控制存储器, 一个是在 2#单元里存 24#
地址, 一个是在 130#单元里存 24#地址,
这说明两者合用后, 只要在相差半帧
（ 或相差一个时隙 ） 的单元地址里写入
同样的话音在 SM的存放地址就可以了 。
? （ 2） 写 — 读方式的合用
? 从图 2.16可以看出, CMA0和 CMB0占
用的单元地址是相同的, 都是 24#单元,
只是单元里存放的话音存储器的地址相
差半帧 。
? 2.4.2 S-T-S型时分交换网络
? S-T-S三级时分交换网络是由输入 S级,
中间 T级和输出 S级组成, 如图 2.19所示 。
? 2.4.3 其他形式的多级时分交换网络
? 一, T-S-S-T 网络
? 日本 NEC公司生产的 NEAX-61是典型
的 T-S-S-T时分交换网络结构 。
? 二, S-S-T-S-S网络
? S-S-T-S-S 是 意 大 利 Telettra 公 司 的
DTN-1数字交换机的交换网络所采用的
结构, 这种网络是在两侧各配备两级 S
型接线器, 中间为一级 T型接线器 。
2.5 阻塞的概念与计算
? 2.5.1 阻塞的概念
? 所谓阻塞是指主叫向被叫发出呼叫时, 被
叫虽然空闲, 但由于网络内部链路不通, 而使
呼叫损失的情况 。
? 2.5.2 阻塞概率的计算
? 以图 2.15的 T-S-T网络为例, 这是一个
具有 16条输入母线, 16条输出母线, 每
条母线上有 256时隙的交换网络 。
? 为了降低阻塞概率, 就需要增加级间
的链路数即内部时隙数 。
? 这样低的阻塞概率可以近似地看作为
零, 即交换网络可认为是无阻塞网络 。
