专业（电子）课程设计报告
题目：时序电路控制红绿灯
院 （系）
专 业
年 级
姓 名
学 号
指导教师
年 月 日
课程设计报告一、课程设计目的
1．熟悉TTL各种逻辑门电路的逻辑功能及测试方法；时序电路的设计
2．掌握JK触发器的逻辑功能及触发方式；
3．掌握用触发器组成计数器的工作原理及输出波形；
4．锻炼设计电路的动脑能力和搭建电路的动手能力；
5．锻炼自学能力，学会自己琢磨电路软件的应用；
6．锻炼在网上查找资料的能力以便以后出学校能更深入的学习，提高自己的能力；
7．练习电路的搭建与调试，培养分析问题和解决问题的能力。
二、电路原理
1．电路实际应用意义
让人们对简单的发光二极管有新的看法，让它把我们的世界修饰得丰富多彩。
2．电路原理
电路的驱动方程：
J1= Q~3 K1=1
J2= Q1 K2= Q1
J3= Q1 Q2 K3=1
将上式代入JK触发器的特性方程Qn＋1=JQ~n+K~Qn中去，于是得电路的状态方程：
Q1n＋1=Q3~ Q1~+1~ Q1= Q1~ Q3~
Q2n＋1= Q1 Q2~+ Q1~ Q2= Q1⊕Q2
Q3n＋1=（Q1 Q2）Q3~+1~ Q3= Q1 Q2 Q3~
根据逻辑图写出输出方程为：
Y= Q3+ Q1 Q2
以上式中的Q1,Q2,Q3均表示触发器的现态。
电路的状态转换表如下：
Q3
Q2
Q1
Q3n＋1
Q2n＋1
Q1n＋1
Y
0
0
0
0
0
1
0
0
0
1
0
1
0
0
0
1
0
0
1
1
0
0
1
1
1
0
0
1
1
0
0
0
0
0
1
1
0
1
0
1
0
1
1
1
0
0
1
0
1
1
1
1
0
0
0
1
状态转换图如下：
有上可知：每经过5个时钟信号以后电路的状态循环变化一次，所以这个电路具有对时钟信号计数的功能，所以它是一个能自启动的模5计数器。它有3个无效状态。
3．电路原理图
4．实物布线图
三、课程设计总结
1．筹备过程
（1）选题过程
由老师给我们组的人随机抽题，我们抽到了由JK触发器和门电路组成的时序电路控制红绿两个发光二极管。
（2）查找教材、资料、相应软件
J-K 触发器：具有置 0,置 1,保持、翻转功能。
电路结构,
采用与或非电路结构，属于下降沿触发的边沿JK触发器，如图7.6.1所示。
工作原理
1.CP=0时，触发器处于一个稳态。
CP为0时，G3、G4被封锁，不论J、K为何种状态，Q3、Q4均为1，另一方面,G12、G22也被CP封锁,因而由与或非门组成的触发器处于一个稳定状态，使输出Q、Q状态不变。
2.CP由0变1时，触发器不翻转，为接收输入信号作准备。
设触发器原状态为Q=0，Q=1。当CP由0变1时，有两个信号通道影响触发器的输出状态，一个是G12和G22打开，直接影响触发器的输出，另一个是G4和G3打开，再经G13和G23影响触发器的状态。前一个通道只经一级与门，而后一个通道则要经一级与非门和一级与门，显然CP的跳变经前者影响输出比经后者要快得多。在CP由0变1时，G22的输出首先由0变1，这时无论G23为何种状态（即无论J、K为何状态），都使Q仍为0。由于Q同时连接G12和G13的输入端，因此它们的输出均为0，使G11的输出Q=1，触发器的状态不变。CP由0变1后，打开G3和G4，为接收输入信号J、K作好准备。
3.CP 由1变0时触发器翻转
设输入信号J=1、K=0，则Q3=0、Q4=1，G13和G23的输出均为0。当CP 下降沿到来时,G22的输出由1变0,则有Q=1，使G13输出为1，Q=0，触发器翻转。虽然CP变0后，G3、G4、G12和G22封锁，Q3=Q4=1，但由于与非门的延迟时间比与门长（在制造工艺上予以保证）,因此Q3和Q4这一新状态的稳定是在触发器翻转之后。由此可知,该触发器在CP下降沿触发翻转，CP一旦到0电平，则将触发器封锁，处于(1)所分析的情况。
总之，该触发器在CP下降沿前接受信息，在下降沿触发翻转，在下降沿后触发器被封锁。
功能描述,
边沿型JK触发器的状态转移真值表、特征方程、状态转移图及激励表与主从JK触发器完全一致，只不过在画工作波形图时，不用考虑一次变化现象。
脉冲工作特性,
该触发器无一次变化现象，输入信号可在CP 触发沿由1变0时刻前加入。该电路要求J、K信号先于CP 信号触发沿传输到G3、G4的输出端,为此它们的加入时间至少应比CP 的触发沿提前一级与非门的延迟时间。这段时间称为建立时间test。
输入信号在负跳变触发沿来到后就不必保持，原因在于即使原来的J、K信号变化,还要经一级与非门的延迟才能传输到G3和G4的输出端,在此之前，触发器已由G12、G13、G22、G23的输出状态和触发器原先的状态决定翻转。所以这种触发器要求输入信号的维持时间极短，从而具有很高的抗干扰能力，且因缩短tCPH 可提高工作速度。
从负跳变触发沿到触发器输出状态稳定，也需要一定的延迟时间tCPL。显然,该延迟时间应大于两级与或非门的延迟时间。即tCPL大于2.8tpd。
综上所述，对边沿JK 触发器归纳为以下几点,
边沿JK 触发器具有置位、复位、保持（记忆）和计数功能； 2.边沿JK 触发器属于脉冲触发方式，触发翻转只在时钟脉冲的负跳变沿发生； 3.由于接收输入信号的工作在CP下降沿前完成，在下降沿触发翻转，在下降沿后触发器被封锁，所以不存在一次变化的现象,抗干扰性能好，工作速度快。
主从JK 触发器,
电路结构,
主从JK 触发器是在主从RS触发器的基础上组成的。 在主从RS触发器的R端和S端分别增加一个两输入端的与门G11和G10，将Q端和输入端经与门输出为原S端，输入端称为J端，将Q端与输入端经与门输出为原R端，输入端称为K端。
工作原理
由上面的电路可得到S=JQ,R=KQ。代入主从RS触发器的特征方程得到,
当
J=1，K=0时，Qn+1=1；
J=0，K=1时，Qn+1=0；
J=K=0时，Qn+1=Qn；
J=K=1时，Qn+1=Qn；
由以上分析，主从JK 触发器没有约束条件。在J=K=1时,每输入一个时钟脉冲，触发器翻转一次。触发器的这种工作状态称为计数状态，由触发器翻转的次数可以计算出输入时钟脉冲的个数。
功能描述,
特征方程,
状态转移真值表,
状态转换图,
脉冲工作特性：J、K信号只要不迟于CP信号到达即可，因此有tset=0。保持时间：为保证触发器可靠翻转，输入信号需要保持一定的时间。保持时间用tH表示。如果要求 CP=1期间J、K的状态保持不变，而CP=1的时间为tWH，则应满足：tH≥tWH。
传输延迟时间：若将从CP下降沿开始到输出端新状态稳定地建立起来的这段时间定义为传输时间，则有：tPLH=3tpd tPHL=4tpd 最高时钟频率：因为主从触发器都是由两个同步RS 触发器组成的,所以由同步RS触发器的动态特性可知,为保证主触发器的可靠翻转，CP高电平的持续时间tWH应大于3tpd。同理,为保证从触发器能可靠地翻转,CP低电平的持续时间tWL也应大于3tpd。因此，时钟信号的最小周期为：Tc(min)≥6tpd 最高时钟频率fc(max)≤1/6tpd。
如果把J、K触发器接成T触发器使用（即将J和K相连后接至高电平），则最高时钟频率还要低一些。因为从CP的下降沿开始到输出端的新状态稳定建立所需要的时间为tPHL≥4tpd，如果CP信号的占空比为50%，那么CP信号的最高频率只能达到fc(max)=1/2tPHL=1/8tpd
设计时序逻辑电路步骤：
逻辑抽象，得出电路的状态转换图或状态转换表状态化简状态分配选定触发器的类型。求出电路的状态方程，驱动方程和输出方程根据得到的方程式画出逻辑图检查设计的电路能否自启动六非门 74LS04
2输入四与门 74LS08
2输入四或门 74LS32
双JK触发器 74LS112
我从网上下载了Multisim绿色汉化版软件，安装后自己琢磨了半天，终于会使该软件了，于是对电路进行了仿真。
（3）搞懂电路原理，制定设计方案
我们通过查阅数字电路教材，根据课程设计要求设计出了电路原理。
（4）画出电路初稿、计算出电路中元器件的参数
电路图如电路原理图所示，JK触发器选用74LS112，与门选用74LS08，或门选用74LS32，非门选用74LS04。电源选用直流5V电源。CP脉冲用数字电路实验箱上的脉冲。
（5）元器件、电路板、实验工具、仪器的筹备
我们在弄清楚电路原理后，设计出了电路原理图，根据原理图列出元件清单；按照老师指定地点拿回了元器件及电路板，然后去实验室找了电烙铁及焊锡等实验工具。
2．制作、调试电路的过程
（1）制作过程
74LS112，74LS08，74LS04，74LS32的管脚图和实物图如下：
我们根据原理图和实物图按个元件的实际功用将其焊接在电路板上。
（2）调试过程在完成实物焊接之后，我们检查了各个焊点的接触性，使其接触性良好，然后又对照了原理图，使其正确无误。
（3）结果
我们将焊好的电路板连接好实验箱，实现了红绿灯交替变换，成功的达到了设计目的。需要进一步改进的是连线问题，我们达到了手工焊接的极限，在今后的过程中我们尽量使其完美无暇。
3．课程设计心得体会
在这次的课程设计过程中，锻炼了我们的动手和动脑能力，检验了我们所学的专业知识，包括模拟电路，数字电路，高频电子线路，为我们以后的专业学习打下了坚实的基础。特别是对设计要求中触发器的特性和功用有了深刻的了解和认识。
通过这次课程设计，我们尝到了成功的喜悦，更为我们以后的学习注入了一剂兴奋剂，我们更对以后的实践学习充满了信心。
