1
第 3章 集成逻辑门电路一、逻辑门电路二、数字集成电路的分类三、本章内容
3.1 分立元件门电路一、二极管“与门”电路二、二极管“或门”电路三、“非”门电路（反相器）
2
3.2 TTL门电路一,典型 TTL与非门二,改进型 TTL与非门三,其它类型的 TTL门电路
3.4 CMOS门电路一,CMOS反相器二、其它类型的 CMOS电路
3
第 3章 集成逻辑门电路
（ 1）掌握双极性晶体管和 MOS管的开关特性和有关参数。
（ 2）了解 TTL,CMOS基本逻辑门的功能和主要外部电气特性。
4
3.地位一、逻辑门电路
1.概念
2.发展 &I
C O
数据信号控制信号实现基本逻辑运算和复合逻辑运算的单元电路。
5
二、数字集成电路的分类
1.按集成度
SSI
MSI
LSI
VLSI
6
74/54AC/ACT
2.按制造工艺
双极型
TTL
ECL
I2L
MOS型
PMOS
NMOS
CMOS
4000
54/74AS?
54/74
54/74H
54/74S
54/74LS
54/74ALS
54/74HC/HCT
54/74FAST
Bi-CMOS型
7
3.1 分立元件门电路结论,F=AB
一、二极管“与门”电路二极管为理想的
0V 逻辑 0
3V 逻辑 1
3V
0
A
B
F
12V
二极管“与门”电路
8
结论,F=A+B
二、二极管“或门”电路二极管“或门”电路
3V
0
A
B F 二极管为理想的
0V 逻辑 0
3V 逻辑 1
9
三、“非”门电路（反相器）
1.三极管开关特性
(1)截止条件,e结反偏,c结反偏
(2)饱和条件,e结正偏,c结正偏；
在数字电路中，只利用 截止区（关态） 和 饱和区（开态）
C
C ESCCCS
BSB R
UVIIi
ton,toff限制了电路的最高工作速度。
(3)三极管瞬时开关特性
ton（开启时间）,toff（关闭时间）
10
2.三极管反相器
(1)工作原理结论,P=A
1A F
（ b）逻辑符号
R1
Vcc
F (uO)
(+12V) VD (+3V)
-VBB (-12V)
A (u1)
iB iC
RC D
R2
3.4V
0.2V
（ a）电路图 3.1.4三极管反相器电路
(2)负载能力灌电流负载 拉电流负载
11
3.2 TTL门电路一,典型 TTL与非门
1.电路结构,输入级,中间级,输出级
2.工作原理,设 UIH=3.4V UIL=0.2V Uon=0.7V VCC=5V
结论,Y=AB
(1) A=B=1,
(2) A=0,B=1,
Y=0 开态
Y=1 关态
(3) A=1,B=0,Y=1 关态
(4) A=0,B=0,Y=1 关态
12
3.TTL与非门的主要外部特性
(1)电压传输特性
② 阀值电压,UT=1.4V
③ 关门电平、开门电平及噪声容限主要静态参数
① 输出逻辑高电平和低电平标准值 合格值高电平 UOH 3.4V ≥2.4V
0.2V ≤0.4V低电平 UOL
0 0.5 1.0 1.5 uI/V
a b
c
d e
3.0
2.0
1.0
uO/V
UT
(a)电压传输特性
13
(2)输入特性
iI/mA
O
-0.5
-1.0
-1.5
-2.0
-1.0 - 0.5 0.5 1.0 1.5 2.0 uI/V
1.4
A40
(a)输入特性
uI
Vcc
uO&
V
+
_
mA
iI
(b)测试电路图 3.2.5 输入特性曲线
① 输入短路电流,IIS=-1.07mA
② 输入漏电流,IIH= IB1( <0.01) 约为 40 A11?
2个或 2个以上 输入端并联时，输入电流如何？
14
(3)输入负载特性
① 当 uI <1.3V时,T5截止
T2截止或
T2导通，但忽略其分流作用，因其处于放大状态。
② 当 uI =1.4V时,T5导通，箝位于 1.4V
③ 稳定输出高电平，则 RI 0.91K
I
I
BECC
I RRR
uVu,
1
1
①
K④ 稳定输出低电平，则 RI 2.5 （此时 uI =1.4V ）
15
⑤ &“1”
直流 5V档内阻 20K 5?
⑥ 多余输入端的处理与信号端并接；经一个电阻（大于 1 ）接电源正极；接地。
K
悬空引脚为 1.4V左右
16
(4)输出特性
① 拉电流负载
② 灌电流负载驱动门 负载门
&
UOH
iL
&
G1 G2
&
UOL
&
IG
驱动门 负载门
17
③ 扇入系数,NI
④ 扇出系数,NO
从输出特性曲线能看出允许的最大拉电流和灌电流。
（如高电平 ≥2.4V ; 低电平 ≤0.4 V ）
通常 NO≥8。
IS
(max)G
I
I
IH
(max)L
I
I
和,中较小的一个。
18
(5)动态特性
① 传输延迟
tPHL
tPLH
uI
uO
图 3.2.11 TTL与非门的传输延迟
&u
I
uO
19
2
ttt P L HP H L
pd
54/74系列,10ns左右
1
u0uI
已知 tpd=10ns
uI/V
t
3.4
0.2
0.1ns
u0/V
t
3.4
0.2
20
Vcc与地间接 退耦电容 以消除尖峰电流带来的电路间的串扰。
② 动态尖峰电流
uI
O t t
icc
O
ICCH
ICCL
图 3.2.12 动态尖峰电流
21
二,改进型 TTL与非门
1,54H/74H系列图 3.2.13 54H/74H系列与非门（ 54H/74H00)的电路结构
(1)输出级采用 达林顿结构三极管；
(2)降低电阻的阻值
tpd ≈6ns,但加大了电路的静态功耗。
减小了门电路输出高电平时的输出电阻。
提高了三极管的开关速度使 tpd ↓。
22
2,54S/74S系列图 3.2.14 54S/74S系列与非门（ 54S/74S00)的电路结构
(1)引入抗饱和三极管。
(2)引入有源泄放电路。
tpd =3~5ns，电路的静态功耗仍比较大。
减轻三极管的饱和深度，使 tpd ↓。
加速 T5 的导通或截止，使 tpd ↓。
23
3.0
2.0
1.0
O 0.4 0.8 1.2 1.6 uI/V
u0/V
（ b）电压传输特性图 3.2.14 54S/74S系列与非门（ 54S/74S00)的电路结构
24
3.54LS/74LS 系列图 3.2.16 54LS/74LS系列与非门（ 54LS/74LS00)的电路结构
tpd =10ns。
(1)提高电阻值。
(2)引入抗饱和三极管和有源泄放回路。
(3)引入 SBD（无电荷存储效应）
代替 多发射极三极管。
(4)引入 D3,D4
加速关态 → 开态过程。
25
表 3.2.1 不同系列 TTL门电路的性能比较参数名称 TTL门电路系列名称54/74 54H/74H 54S/74S 54LS/74LS
tpd(ns) 10 6 4 10
功耗 /每门
(mW) 10 22.5 20 2
pd(ns·mW) 100 135 80 20
26
三,其它类型的 TTL门电路典型 TTL与非门的输入、输出特性仍适用
1.TTL或非门
2.TTL异或门
3.集电极开路的门电路（ OC门）
(1)引入 OC门的原因
① 由于是推拉式输出，输出端不能直接并联，
不能实现线与功能。
27
③ 不能直接驱动大电流、高电压的负载。
② 输出高电平是固定的，缺乏灵活性。
(2)OC门
① 概念
② 逻辑符号
③ 使用时，需外接电源和电阻 ),(
LCC RV?
28
(3)外接电阻 RL 的确定设 n个门并接，驱动 m个负载门的输入端。
① 所有 OC门输出高电平 )( ( m i n )OHO Uu?
IIH:负载门输入漏电流。
IOH:OC门输出漏电流；
IHOH
OHCC
mInI
UV
( m in )?
IHOH
OCC
L mI
uVR )( IHOHLOCC mInIRuV
29
② 只有一个 OC门输出低电平,)( ( m a x )OLO Uu?
)( ( m a x ) ILGLOCC ImIRuV
I IL：负载门低电平输入电流
ILG
OLCC
ImI
UV
( m ax )
( m ax )?
ILG
OCC
L ImI
uVR
( m a x )
I G（ max）,OC门最大灌电流
30
③ 作驱动器
(4)OC门的应用
① 线与
② 用于接口电路，实现 TTL CMOS 电平转换
31
4.三态输出 TTL门（ TS门）
(1)三态输出与非门组成及工作原理
(2)典型用途
① 构成总线结构
② 双向数据传输三态门应用 举例 -1
三态门应用 举例 -2
32
第四节 CMOS门电路
CMOS门电路的特点,
CMOS反相器 （串联互补）,CMOS传输门 （并联互补）是 CMOS集成电路的基本组件。
① 制作工艺简单，集成度高；
② 工作电源允许的变化范围大，功耗低；
③ 输入阻抗高，扇出系数大；
④ 抗干扰能力强。
33
一,CMOS反相器
1.电路结构
NMOS,PMOS管串联互补。 开启电压 分别为
UTN,UTP,为正常工作，要求：
VDD> UTP + UTN
2.工作原理
3.电压传输特性和电流转移特性
34
静态参数
② DDT VU 2
1?
③ 噪声容限
① UOL=0V,UOH=VDD （电压利用率高）
在 CC4000系列 CMOS电路的性能指标中规定：
在输出高、低电平的变化不大于 10%VDD的条件下，输入信号低，高电平允许的最大变化量。
35
4.加电后,CMOS器件输入端 不能悬空
① 输入电位不定（此时输入电位由保护二极管的反向电阻比来决定），从而破坏了电路的正常逻辑关系；
② 由于输入阻抗高，易接受外界噪声干扰，使电路产生误动作；
③ 极易使栅极感应静电，造成栅击穿。
36
二、其它类型的 CMOS电路两个反相器的 负载管并联，驱动管串联 。
1.CMOS与非门
(1)电路结构
(2)工作原理带缓冲级的 CMOS与非门
37
2.CMOS 或非门
(1)电路结构两个反相器的 负载管串联，驱动管并联。
(2)工作原理带缓冲级的 CMOS或非门
CMOS电路举例 -4
38
3.CMOS双向传输门
(1)电路结构
NMOS,PMOS管并联互补。
(2)工作原理
CMOS电路举例 -5
39
作业题
3.9
3.11
3.16
3.4
3.5
3.6
3.1 (a)
3.2
3.3
40
图 3.1.1三极管开关电路
41
图 3.1.2三极管截止和饱和时的等效电路
42
图 3.1.3三极管瞬时开关特性
43
的最高频率则若 Io f fon unstnst,5.3,5.1
M Hzttf
o f fon
2005.31 11m a x
tontoff
uI
uO
44
(a)灌电流负载等效图图 3.1.5负载等效电路若 ICS>ICM 则 C
CCCM( ma x )G R 3.0VII
若 ICS<ICM 则 C
CCCS( ma x )G R 7.0VII
最大灌电流时,三极管处于临界饱和且满足 ICM要求
45
图 3.1.5负载等效电路
(iD=0)最大拉电流的确定：
46
(a)电路
A F&
B
（ b）逻辑符号图 3.2.1典型 TTL与非门
47
图 3.2.2 T1结构及输入级逻辑等效电路
48
0 0.5 1.0 1.5 uI/V
a b
c
d e
3.0
2.0
1.0
uO/V
UT
（ a）电压传输特性
uI
Vcc
uO&
VV
+
_
（ b）测试电路图 3.2.3 TTL与非门电压传输特性
49
① ab段 (截止区 )
③ cd段 (转折区 )
阀值电压（开启电压 )UT=1.4V
② bc段 (线性区 )
结论,UI=0.2V时,T1深饱和
uI<0.6V,T1深饱和,uB2<0.7V,uO=3.4V
0.6 V<uI<1.3V,T2放大,T5截止
1.3 V<uI<1.5V,T2放大 →饱和,T5 放大 →饱和
④ de段 (饱和区 )
结论,UI =3.4V时,T1倒置放大。
1.5V<uI,T2,T5饱和,uO=0.2V
0 0.5 1.0 1.5 uI/V
a b
c
d e
3.0
2.0
1.0
uO/V
UT
(a)电压传输特性
50
2.4
Uoff Uon
0.4
1.0
0
uO/V
uI/V
3.0
2.0
2.52.01.51.00.5
≥0.8V ≤2.0V
51
UNH
UNL
1
0
1
00.4V
0.8V
uIuO
2.0V
2.4V
1 1
uO uI
G1 G2
图 3.2.4输入端 噪声容限示意图
52
定义时，只用一个输入端，当有 2个或 2个以上 输入端并联时，输入电流如何？
IIH
2IIH
&
UIH
&
IIS
1 I
IS2
53
图 3.2.6 输入负载特性
54
图 3.2.6 输入负载特性
uI
RI
(c) 等效电路
55
56
图 3.2.8 uO=UOH时 TTL与非门输出特性
(a) uO=UOH时输出特性 (b)拉电流负载示意
57
图 3.2.9 uO=UOL时 TTL与非门输出特性
(a) uO=UOL时输出特性 (b)灌电流负载示意
58
图 3.2.10 TTL与非门的扇出
59
图 3.2.15 抗饱和三极管
60
(a)电路
B
A
Vcc
R1 R2
R3
R4
T4
T1
T2
T5
Y
1R?
1T?
2T?
（ b）逻辑符号
≥1
B
A Y
图 3.2.17 TTL或非门电路
61
(a)电路图 3.2.18 TTL异或门电路
62
1?
B
A
（ b）国标符号
Y?BA
（ b）曾用符号
Y
图 3.2.18 TTL异或门电路
63
Y
&BA
图 3.2.19 推拉式输出级并联的情况
Y1
&DC Y
2
Y
G1
G2
（ a）
64
（ a）电路
&
B
A
(b)国标符号
Y
B
A
(c)曾用符号
Y
图 3.2.20 集电极开路与非门的电路和图形符号
65
图 3.2.21 OC门输出并联的接法及逻辑图
66
图 3.2.22 RL(max)的确定
67
图 3.2.23 RL(min)的确定
68
（ a）控制端高电平有效
B
A
Vcc
T4
T1 T2
T5
Y
D
P
11EN
EN?
&BA
国标符号
YEN
B
A
曾用符号
Y
EN
图 3.2.24 三态与非门
69
B
A
曾用符号
Y
EN
（ b）控制端低电平有效
B
A
Vcc
T4
T1 T2
T5
Y
D
P
1EN
EN?
&BA
国标符号
Y
EN
图 3.2.24 三态与非门
70
图 3.2.25 用三态门构成总线结构
EN?
1A1 G1
EN1
EN?
1A2 G2
EN2
EN?
1An Gn
ENn
…
71
图 3.2.26 用三态门实现数据的双向传输
EN?
1D0
EN
EN?
1D
1
总线
D0/D1
72
例 1 写出下图电路的输出表达式。
EN?
1A
B
EN?
1
F1 &
解：当 B=0时，
当 B=1时，
F=A；
F=A 。
所以,F=AB+AB
A1
A0
B
F的卡诺图
73
例 2 如下图所示电路、及其输入信号的波形，试画出输出信号 P和 G的电压波形并写出 P的逻辑表达式。
EN
&A
B
P&C
D
G A
B
C
D
G
P
解：当 C=0时，
当 C=1时,P=AB+D 。
所以,P=ABC+D
P=D；
74
（ b）逻辑符号
1A P
图 3.4.1 CMOS反相器设 UTP= -3V,UTN=3V,VDD=10V。
(1)UIL=0V
310ONR 129 10~10O F FR
DDDD
ONO FF
O FF
OH VVRR
RU
(2)UIH=VDD 0?OLU
T1,T2 构成一种推拉式输出。故输出端不能并接实现
“线与”功能。
75
图 3.4.2 电压传输特性和 电流转移特性
uI
iD
A B
C D
E F
（ b）电流转移特性
OuI
VD
D
uO
UTN
A B C
D E F
UT
UTP
VDDO
(a)电压传输特性
76
DDO FFON VUU 2
1
DD
DDDD
OLO F FNL
V
VV
UUU
4.0
1.05.0
( m a x )
DD
DDDD
ONOHNH
V
VV
UUU
4.0
5.09.0
( m i n )
UNH
UNL
1
0
1
0
uIuO
UOH(min)
1 1
uO uI
G1 G2
输入端 噪声容限示意图
UOL(max)
UON
UOFF
77
&BA P
（ b）逻辑符号图 3.4.3 CMOS与非门
A B P RO
0 0 1 RON /2
0 1 1 RON
1 0 1 RON
1 1 0 2RON
① 输出阻抗变化大；
存在 A的缺点：
② 输入端数目 ↑,UOL ↑,UNL↓。
78
B
A
1
P≥1
1
1
图 3.4.4 带缓冲级的 CMOS与非门
79
≥1BA P
（ b）逻辑符号图 3.4.5 CMOS或非门
① 输出阻抗变化大；
存在的缺点：
② 输入端数目 ↑,UOH↓,UNH↓。
80
B
A
1
P&
1
1
图 3.4.6 带缓冲级的 CMOS或非门
81
例 3 写出下图 CMOS电路的逻辑表达式。
≥1A
B
P2
VDD
EN?
1
B
A
逻辑符号
P2
解：当 B=0时，
当 B=1时，
P2 = A；
P2 为高阻态。
82
TG
C
C
OI uu / IO uu /
C
C
OI uu / IO uu /
(b)国标符号
(c)曾用 符号图 3.4.7 CMOS双向传输门
83
c=1时传输,c=0时关断。
c=1时
N管导通
P管导通
TNDDI UVu0
DDITP VuU
TPU TNDD UV?0
VDD
图 3.4.7-1 CMOS双向传输门工作原理
84
例 4 写出下图 CMOS电路的逻辑表达式。
解：当 B=0时，
当 B=1时，
P4 为高阻态。
1
A
B
VDD
TG P4
P4 = A；
EN?
1
B
A
逻辑符号
P4
第 3章 集成逻辑门电路一、逻辑门电路二、数字集成电路的分类三、本章内容
3.1 分立元件门电路一、二极管“与门”电路二、二极管“或门”电路三、“非”门电路（反相器）
2
3.2 TTL门电路一,典型 TTL与非门二,改进型 TTL与非门三,其它类型的 TTL门电路
3.4 CMOS门电路一,CMOS反相器二、其它类型的 CMOS电路
3
第 3章 集成逻辑门电路
（ 1）掌握双极性晶体管和 MOS管的开关特性和有关参数。
（ 2）了解 TTL,CMOS基本逻辑门的功能和主要外部电气特性。
4
3.地位一、逻辑门电路
1.概念
2.发展 &I
C O
数据信号控制信号实现基本逻辑运算和复合逻辑运算的单元电路。
5
二、数字集成电路的分类
1.按集成度
SSI
MSI
LSI
VLSI
6
74/54AC/ACT
2.按制造工艺
双极型
TTL
ECL
I2L
MOS型
PMOS
NMOS
CMOS
4000
54/74AS?
54/74
54/74H
54/74S
54/74LS
54/74ALS
54/74HC/HCT
54/74FAST
Bi-CMOS型
7
3.1 分立元件门电路结论,F=AB
一、二极管“与门”电路二极管为理想的
0V 逻辑 0
3V 逻辑 1
3V
0
A
B
F
12V
二极管“与门”电路
8
结论,F=A+B
二、二极管“或门”电路二极管“或门”电路
3V
0
A
B F 二极管为理想的
0V 逻辑 0
3V 逻辑 1
9
三、“非”门电路（反相器）
1.三极管开关特性
(1)截止条件,e结反偏,c结反偏
(2)饱和条件,e结正偏,c结正偏；
在数字电路中，只利用 截止区（关态） 和 饱和区（开态）
C
C ESCCCS
BSB R
UVIIi
ton,toff限制了电路的最高工作速度。
(3)三极管瞬时开关特性
ton（开启时间）,toff（关闭时间）
10
2.三极管反相器
(1)工作原理结论,P=A
1A F
（ b）逻辑符号
R1
Vcc
F (uO)
(+12V) VD (+3V)
-VBB (-12V)
A (u1)
iB iC
RC D
R2
3.4V
0.2V
（ a）电路图 3.1.4三极管反相器电路
(2)负载能力灌电流负载 拉电流负载
11
3.2 TTL门电路一,典型 TTL与非门
1.电路结构,输入级,中间级,输出级
2.工作原理,设 UIH=3.4V UIL=0.2V Uon=0.7V VCC=5V
结论,Y=AB
(1) A=B=1,
(2) A=0,B=1,
Y=0 开态
Y=1 关态
(3) A=1,B=0,Y=1 关态
(4) A=0,B=0,Y=1 关态
12
3.TTL与非门的主要外部特性
(1)电压传输特性
② 阀值电压,UT=1.4V
③ 关门电平、开门电平及噪声容限主要静态参数
① 输出逻辑高电平和低电平标准值 合格值高电平 UOH 3.4V ≥2.4V
0.2V ≤0.4V低电平 UOL
0 0.5 1.0 1.5 uI/V
a b
c
d e
3.0
2.0
1.0
uO/V
UT
(a)电压传输特性
13
(2)输入特性
iI/mA
O
-0.5
-1.0
-1.5
-2.0
-1.0 - 0.5 0.5 1.0 1.5 2.0 uI/V
1.4
A40
(a)输入特性
uI
Vcc
uO&
V
+
_
mA
iI
(b)测试电路图 3.2.5 输入特性曲线
① 输入短路电流,IIS=-1.07mA
② 输入漏电流,IIH= IB1( <0.01) 约为 40 A11?
2个或 2个以上 输入端并联时，输入电流如何？
14
(3)输入负载特性
① 当 uI <1.3V时,T5截止
T2截止或
T2导通，但忽略其分流作用，因其处于放大状态。
② 当 uI =1.4V时,T5导通，箝位于 1.4V
③ 稳定输出高电平，则 RI 0.91K
I
I
BECC
I RRR
uVu,
1
1
①
K④ 稳定输出低电平，则 RI 2.5 （此时 uI =1.4V ）
15
⑤ &“1”
直流 5V档内阻 20K 5?
⑥ 多余输入端的处理与信号端并接；经一个电阻（大于 1 ）接电源正极；接地。
K
悬空引脚为 1.4V左右
16
(4)输出特性
① 拉电流负载
② 灌电流负载驱动门 负载门
&
UOH
iL
&
G1 G2
&
UOL
&
IG
驱动门 负载门
17
③ 扇入系数,NI
④ 扇出系数,NO
从输出特性曲线能看出允许的最大拉电流和灌电流。
（如高电平 ≥2.4V ; 低电平 ≤0.4 V ）
通常 NO≥8。
IS
(max)G
I
I
IH
(max)L
I
I
和,中较小的一个。
18
(5)动态特性
① 传输延迟
tPHL
tPLH
uI
uO
图 3.2.11 TTL与非门的传输延迟
&u
I
uO
19
2
ttt P L HP H L
pd
54/74系列,10ns左右
1
u0uI
已知 tpd=10ns
uI/V
t
3.4
0.2
0.1ns
u0/V
t
3.4
0.2
20
Vcc与地间接 退耦电容 以消除尖峰电流带来的电路间的串扰。
② 动态尖峰电流
uI
O t t
icc
O
ICCH
ICCL
图 3.2.12 动态尖峰电流
21
二,改进型 TTL与非门
1,54H/74H系列图 3.2.13 54H/74H系列与非门（ 54H/74H00)的电路结构
(1)输出级采用 达林顿结构三极管；
(2)降低电阻的阻值
tpd ≈6ns,但加大了电路的静态功耗。
减小了门电路输出高电平时的输出电阻。
提高了三极管的开关速度使 tpd ↓。
22
2,54S/74S系列图 3.2.14 54S/74S系列与非门（ 54S/74S00)的电路结构
(1)引入抗饱和三极管。
(2)引入有源泄放电路。
tpd =3~5ns，电路的静态功耗仍比较大。
减轻三极管的饱和深度，使 tpd ↓。
加速 T5 的导通或截止，使 tpd ↓。
23
3.0
2.0
1.0
O 0.4 0.8 1.2 1.6 uI/V
u0/V
（ b）电压传输特性图 3.2.14 54S/74S系列与非门（ 54S/74S00)的电路结构
24
3.54LS/74LS 系列图 3.2.16 54LS/74LS系列与非门（ 54LS/74LS00)的电路结构
tpd =10ns。
(1)提高电阻值。
(2)引入抗饱和三极管和有源泄放回路。
(3)引入 SBD（无电荷存储效应）
代替 多发射极三极管。
(4)引入 D3,D4
加速关态 → 开态过程。
25
表 3.2.1 不同系列 TTL门电路的性能比较参数名称 TTL门电路系列名称54/74 54H/74H 54S/74S 54LS/74LS
tpd(ns) 10 6 4 10
功耗 /每门
(mW) 10 22.5 20 2
pd(ns·mW) 100 135 80 20
26
三,其它类型的 TTL门电路典型 TTL与非门的输入、输出特性仍适用
1.TTL或非门
2.TTL异或门
3.集电极开路的门电路（ OC门）
(1)引入 OC门的原因
① 由于是推拉式输出，输出端不能直接并联，
不能实现线与功能。
27
③ 不能直接驱动大电流、高电压的负载。
② 输出高电平是固定的，缺乏灵活性。
(2)OC门
① 概念
② 逻辑符号
③ 使用时，需外接电源和电阻 ),(
LCC RV?
28
(3)外接电阻 RL 的确定设 n个门并接，驱动 m个负载门的输入端。
① 所有 OC门输出高电平 )( ( m i n )OHO Uu?
IIH:负载门输入漏电流。
IOH:OC门输出漏电流；
IHOH
OHCC
mInI
UV
( m in )?
IHOH
OCC
L mI
uVR )( IHOHLOCC mInIRuV
29
② 只有一个 OC门输出低电平,)( ( m a x )OLO Uu?
)( ( m a x ) ILGLOCC ImIRuV
I IL：负载门低电平输入电流
ILG
OLCC
ImI
UV
( m ax )
( m ax )?
ILG
OCC
L ImI
uVR
( m a x )
I G（ max）,OC门最大灌电流
30
③ 作驱动器
(4)OC门的应用
① 线与
② 用于接口电路，实现 TTL CMOS 电平转换
31
4.三态输出 TTL门（ TS门）
(1)三态输出与非门组成及工作原理
(2)典型用途
① 构成总线结构
② 双向数据传输三态门应用 举例 -1
三态门应用 举例 -2
32
第四节 CMOS门电路
CMOS门电路的特点,
CMOS反相器 （串联互补）,CMOS传输门 （并联互补）是 CMOS集成电路的基本组件。
① 制作工艺简单，集成度高；
② 工作电源允许的变化范围大，功耗低；
③ 输入阻抗高，扇出系数大；
④ 抗干扰能力强。
33
一,CMOS反相器
1.电路结构
NMOS,PMOS管串联互补。 开启电压 分别为
UTN,UTP,为正常工作，要求：
VDD> UTP + UTN
2.工作原理
3.电压传输特性和电流转移特性
34
静态参数
② DDT VU 2
1?
③ 噪声容限
① UOL=0V,UOH=VDD （电压利用率高）
在 CC4000系列 CMOS电路的性能指标中规定：
在输出高、低电平的变化不大于 10%VDD的条件下，输入信号低，高电平允许的最大变化量。
35
4.加电后,CMOS器件输入端 不能悬空
① 输入电位不定（此时输入电位由保护二极管的反向电阻比来决定），从而破坏了电路的正常逻辑关系；
② 由于输入阻抗高，易接受外界噪声干扰，使电路产生误动作；
③ 极易使栅极感应静电，造成栅击穿。
36
二、其它类型的 CMOS电路两个反相器的 负载管并联，驱动管串联 。
1.CMOS与非门
(1)电路结构
(2)工作原理带缓冲级的 CMOS与非门
37
2.CMOS 或非门
(1)电路结构两个反相器的 负载管串联，驱动管并联。
(2)工作原理带缓冲级的 CMOS或非门
CMOS电路举例 -4
38
3.CMOS双向传输门
(1)电路结构
NMOS,PMOS管并联互补。
(2)工作原理
CMOS电路举例 -5
39
作业题
3.9
3.11
3.16
3.4
3.5
3.6
3.1 (a)
3.2
3.3
40
图 3.1.1三极管开关电路
41
图 3.1.2三极管截止和饱和时的等效电路
42
图 3.1.3三极管瞬时开关特性
43
的最高频率则若 Io f fon unstnst,5.3,5.1
M Hzttf
o f fon
2005.31 11m a x
tontoff
uI
uO
44
(a)灌电流负载等效图图 3.1.5负载等效电路若 ICS>ICM 则 C
CCCM( ma x )G R 3.0VII
若 ICS<ICM 则 C
CCCS( ma x )G R 7.0VII
最大灌电流时,三极管处于临界饱和且满足 ICM要求
45
图 3.1.5负载等效电路
(iD=0)最大拉电流的确定：
46
(a)电路
A F&
B
（ b）逻辑符号图 3.2.1典型 TTL与非门
47
图 3.2.2 T1结构及输入级逻辑等效电路
48
0 0.5 1.0 1.5 uI/V
a b
c
d e
3.0
2.0
1.0
uO/V
UT
（ a）电压传输特性
uI
Vcc
uO&
VV
+
_
（ b）测试电路图 3.2.3 TTL与非门电压传输特性
49
① ab段 (截止区 )
③ cd段 (转折区 )
阀值电压（开启电压 )UT=1.4V
② bc段 (线性区 )
结论,UI=0.2V时,T1深饱和
uI<0.6V,T1深饱和,uB2<0.7V,uO=3.4V
0.6 V<uI<1.3V,T2放大,T5截止
1.3 V<uI<1.5V,T2放大 →饱和,T5 放大 →饱和
④ de段 (饱和区 )
结论,UI =3.4V时,T1倒置放大。
1.5V<uI,T2,T5饱和,uO=0.2V
0 0.5 1.0 1.5 uI/V
a b
c
d e
3.0
2.0
1.0
uO/V
UT
(a)电压传输特性
50
2.4
Uoff Uon
0.4
1.0
0
uO/V
uI/V
3.0
2.0
2.52.01.51.00.5
≥0.8V ≤2.0V
51
UNH
UNL
1
0
1
00.4V
0.8V
uIuO
2.0V
2.4V
1 1
uO uI
G1 G2
图 3.2.4输入端 噪声容限示意图
52
定义时，只用一个输入端，当有 2个或 2个以上 输入端并联时，输入电流如何？
IIH
2IIH
&
UIH
&
IIS
1 I
IS2
53
图 3.2.6 输入负载特性
54
图 3.2.6 输入负载特性
uI
RI
(c) 等效电路
55
56
图 3.2.8 uO=UOH时 TTL与非门输出特性
(a) uO=UOH时输出特性 (b)拉电流负载示意
57
图 3.2.9 uO=UOL时 TTL与非门输出特性
(a) uO=UOL时输出特性 (b)灌电流负载示意
58
图 3.2.10 TTL与非门的扇出
59
图 3.2.15 抗饱和三极管
60
(a)电路
B
A
Vcc
R1 R2
R3
R4
T4
T1
T2
T5
Y
1R?
1T?
2T?
（ b）逻辑符号
≥1
B
A Y
图 3.2.17 TTL或非门电路
61
(a)电路图 3.2.18 TTL异或门电路
62
1?
B
A
（ b）国标符号
Y?BA
（ b）曾用符号
Y
图 3.2.18 TTL异或门电路
63
Y
&BA
图 3.2.19 推拉式输出级并联的情况
Y1
&DC Y
2
Y
G1
G2
（ a）
64
（ a）电路
&
B
A
(b)国标符号
Y
B
A
(c)曾用符号
Y
图 3.2.20 集电极开路与非门的电路和图形符号
65
图 3.2.21 OC门输出并联的接法及逻辑图
66
图 3.2.22 RL(max)的确定
67
图 3.2.23 RL(min)的确定
68
（ a）控制端高电平有效
B
A
Vcc
T4
T1 T2
T5
Y
D
P
11EN
EN?
&BA
国标符号
YEN
B
A
曾用符号
Y
EN
图 3.2.24 三态与非门
69
B
A
曾用符号
Y
EN
（ b）控制端低电平有效
B
A
Vcc
T4
T1 T2
T5
Y
D
P
1EN
EN?
&BA
国标符号
Y
EN
图 3.2.24 三态与非门
70
图 3.2.25 用三态门构成总线结构
EN?
1A1 G1
EN1
EN?
1A2 G2
EN2
EN?
1An Gn
ENn
…
71
图 3.2.26 用三态门实现数据的双向传输
EN?
1D0
EN
EN?
1D
1
总线
D0/D1
72
例 1 写出下图电路的输出表达式。
EN?
1A
B
EN?
1
F1 &
解：当 B=0时，
当 B=1时，
F=A；
F=A 。
所以,F=AB+AB
A1
A0
B
F的卡诺图
73
例 2 如下图所示电路、及其输入信号的波形，试画出输出信号 P和 G的电压波形并写出 P的逻辑表达式。
EN
&A
B
P&C
D
G A
B
C
D
G
P
解：当 C=0时，
当 C=1时,P=AB+D 。
所以,P=ABC+D
P=D；
74
（ b）逻辑符号
1A P
图 3.4.1 CMOS反相器设 UTP= -3V,UTN=3V,VDD=10V。
(1)UIL=0V
310ONR 129 10~10O F FR
DDDD
ONO FF
O FF
OH VVRR
RU
(2)UIH=VDD 0?OLU
T1,T2 构成一种推拉式输出。故输出端不能并接实现
“线与”功能。
75
图 3.4.2 电压传输特性和 电流转移特性
uI
iD
A B
C D
E F
（ b）电流转移特性
OuI
VD
D
uO
UTN
A B C
D E F
UT
UTP
VDDO
(a)电压传输特性
76
DDO FFON VUU 2
1
DD
DDDD
OLO F FNL
V
VV
UUU
4.0
1.05.0
( m a x )
DD
DDDD
ONOHNH
V
VV
UUU
4.0
5.09.0
( m i n )
UNH
UNL
1
0
1
0
uIuO
UOH(min)
1 1
uO uI
G1 G2
输入端 噪声容限示意图
UOL(max)
UON
UOFF
77
&BA P
（ b）逻辑符号图 3.4.3 CMOS与非门
A B P RO
0 0 1 RON /2
0 1 1 RON
1 0 1 RON
1 1 0 2RON
① 输出阻抗变化大；
存在 A的缺点：
② 输入端数目 ↑,UOL ↑,UNL↓。
78
B
A
1
P≥1
1
1
图 3.4.4 带缓冲级的 CMOS与非门
79
≥1BA P
（ b）逻辑符号图 3.4.5 CMOS或非门
① 输出阻抗变化大；
存在的缺点：
② 输入端数目 ↑,UOH↓,UNH↓。
80
B
A
1
P&
1
1
图 3.4.6 带缓冲级的 CMOS或非门
81
例 3 写出下图 CMOS电路的逻辑表达式。
≥1A
B
P2
VDD
EN?
1
B
A
逻辑符号
P2
解：当 B=0时，
当 B=1时，
P2 = A；
P2 为高阻态。
82
TG
C
C
OI uu / IO uu /
C
C
OI uu / IO uu /
(b)国标符号
(c)曾用 符号图 3.4.7 CMOS双向传输门
83
c=1时传输,c=0时关断。
c=1时
N管导通
P管导通
TNDDI UVu0
DDITP VuU
TPU TNDD UV?0
VDD
图 3.4.7-1 CMOS双向传输门工作原理
84
例 4 写出下图 CMOS电路的逻辑表达式。
解：当 B=0时，
当 B=1时，
P4 为高阻态。
1
A
B
VDD
TG P4
P4 = A；
EN?
1
B
A
逻辑符号
P4
