制作 曾令琴
2004年 12月第二篇
11.2 可编程逻辑器件
11.1 随机存取存储器（ RAM）
第二篇存储器学习要点
了解随机存取存储器 RAM
的功能与结构特点；
了解 可编程逻辑器件的结构、
原理及编程方式第二篇存储矩阵读写控制器行地址译码器列地址译码器
m位数据
2n
RAM电路结构框图
m
R/WCS
输出控制
n位地址码
RAM电路是一种能够随时选择任一存储单元存入或取出数据的存储器，通常称作“读 /写存储器”。
11.1 随机存取存储器 RAM
1
功能与结构第 2页
RAM中的每个寄存器都有一个编号，称为地址。每次读 /写信息时，只能和某一个指定地址的寄存器之间进行取出或是存入，此过程称为访问存储器。访问地址的是机器识别的二进制数，送给地址译码器译码后，由相应输出线给出信号，控制被选中的寄存器与存储器的 I/O端子，使其进行读 /写操作。
地址译码器第 2页读写控制器读 /写控制线对 RAM究竟是读还是写进行控制。例如 R/W＝,0”时，执行写操作，
R/W＝,1”时，执行读操作；由地址输入端输入的 n 位地址码经地址译码器译码后选中一组（信息长度 m 位）存储单元,m位的二进制代码经 I/O 接口被写入或被读出。
第 2页
I/O控制为了节省器件引脚的数目，数据的输入和输出共用相同的引脚（ I/O）。读出时它们是输出端，写入时它们又是输入端，即一线二用，由读 /写控制线控制。 I/O端子数决定于一个地址中寄存器的位数。通常 RAM中寄存器有五种输入信号和一种输出信号：地址输入信号、读 /写（ R/W）控制输入信号、输出控制（ OE）信号、片选（ CS）控制输入信号、数据输入信号和数据输出信号。
第 2页片选 控制由于集成度的限制，通常要把许多片 RAM组装在一起构成一台计算机的存储器。当 CPU访问存储器时，存储器中只允许一片 RAM中的一个地址与 CPU
交换信息，其它片 RAM不能与 CPU发生联系，所谓片选就是实现这种控制的。通常一片 RAM有一根或几根片选线，当某一片的片选线为有效电平时，则该片被选中，地址译码器的输出信号控制该片某个地址与 CPU接通；片选线为无效电平时，与 CPU之间呈断开状态。例如片选信号 CS＝,1”时,RAM被禁止读写，处于保持状态,I/O口的三态门处于高阻抗状态； CS＝,0”时,RAM可在读 /写控制输入 R/W的作用下作读出或写入操作。
第 2页存储矩阵
RAM中的存储单元因排列成矩阵形式而得名存储矩阵。地址译码器的输出控制存储矩阵与 I/O端的连接，凡是被选中的单元就接通，没有选中的均处于断开状态。
存储器的容量由地址码的位数 n和字长的位数 m决定，当地址码的位数为 n、字长的位数为 m时，存储器内含 2n× m个存储单元。其容量为 2n× m 。通常 210＝ 1024字称为 1K个字节。为了方便，存储器的容量常用几 K× 字长表示。
第 2页
2,RAM的 存储单元 电路存储单元是 RAM的核心部分。按功能的不同可分为静态和动态两类，按所用元件的类型又可分为双极型和单极型两种。双极型存储单元速度高，单极型存储单元功耗低、容量大。在要求存取速度快的场合常用双极型 RAM电路，但对速度要求不高时
，常用单极型存储器。我们以单极型存储器为例介绍 RAM的工作原理。
控制电路
Xi
静态
RAM
存储单元
T6
T4
T3
T2
T1
T5 Q
Q
UDD
1位线 0位线行选择线第 2页
T6
T4
T3
T2
T1
T5 Q
Q
UDD
1位线 0位线行选择线图中 T1和 T2,T3、和 T4分别构成两个 反相器 。
两个反相器交叉耦合又构成了 基本触发器,作为储存信号的单元,Q＝１时为,1”态,Q＝ 0时为,0”态。
T5和 T6是 门控管,其导通和截止均受行选择线控制。
六管静态存储单元
CMOS
第 2页
T6
T4
T3
T2
T1
T5 Q
Q
UDD
1位线 0位线行选择线行选择线为高电平时,T5,T6导通，触发器输出端与位线接通，此时通过位选择线对存储单元操作。在读控制 R信号作用下，可将基本触发器存储的数据输出。如 Q＝１时,1位线输出 1,0位线输出 0。根据两条线上的电位高低就可知道该存储单元的数据（ 0位线的电位经非门后取出）。在写控制信号 W作用下，需写入的数据被送入 1位线和 0位线，
经过 T5,T6加在反相器的输入端，将基本触发器置于所需的状态。
当行选择线为低电平时,T5,T6截止，这时存储单元和位线断开，
存储单元的状态保持不变。 第 2页动态 RAM存储单元
T
C0
C
字选线数据线一个 MOS管和一个电容即可组成一个最简单的动态存储单元电路，如左图所示。动态存储单元电路是利用电容 C上存储的电压来表示数据的状态,T 起一个开关的作用。
当存储单元未被选中时，字选线为低电平 0,T 截止,C 和数据线之间隔离。当存储单元被选中时，字选线为高电平 1时,T
导通，可以对存储单元进行读 /写操作。
写入时，送到数据线上的二进制信号经 T 存入 C中；读出时,C的电平经数据线读出，读出的数据经放大后，再送到输出端。同时由于 C和数据线的分布电容 C0并联,C要放掉部分电荷。为保持原有的信息，放大后的数据同时回送到数据线上，对 C进行重写（称为刷新）。对长时间无读 /写操作的存储单元,C会缓慢放电，所以存储器必须定时对所有存储单元进行刷新，这是动态存储器的特点。
第 2页
3,RAM 的 容 量 扩 展位扩展方式如果一片 RAM中的字数已经够用，
而每个字的位数不够用时，可采用位扩展连接方式解决。其数据位的扩展方法是：将各个 RAM的地址码并联片选端并联即可。
第 2页字扩展方式若每一片 RAM的数据位已经够用，但字数不够用时，可采用字扩展连接方式（或称为地址扩展方式）解决。由于存储数据的数量增加，必然要增加地址码的位数，如
1K× 8扩展为 4K× 8，地址码由 10位变为 12
位，通常 12位地址中的低 10位，接各存储器原有的地址端，高两位经 2线 — 4线译码器后四路输出分别连接一个存储器的片选端。
第 2页字、位同时扩展将 16片 2114(1024× 4位的 RAM)和 3线－ 8线译码器 74LS138接成一个 8K× 8位的 RAM。
分析,2114有 10根地址线,4根位线
8K× 8位要 13根地址线,8根位线结论,用 3－ 8译码器扩展 3个地址输入端接成
8K× 4位；
用 2片 8K× 4位接成 8K× 8位。
第 2页
8K× 4位第 2页检验学习结果
RAM有几种类型的存储单元？各适用于什么场合？
什么是随机存储器？随机存储器有何特点？
多看多练多做存储器的容量由什么来决定？
第 2页
11.2 可编程逻辑器件
正常工作时 ROM只能读出不能写入；
电源断开时,ROM中的信息仍然保留不会丢失；
1,只读存储器（ ROM）的基本概念存储信息根据用户需要写入，断电情况下可以长期保存，需要时可改写。
PROM特点,与阵列 —— 固定 或阵列 —— 可编程只读存储器按写入方式可分为：
固定 ROM,存储信息制造时存入，封闭后无法更改；
可编程 PROM
可擦除 EPROM
电改写可编程 EEPROM
第 2页
2,可编程逻辑器件的存储单元早期制造的 PROM可编程逻辑器件的存储单元是利用其内部的熔丝是否被烧断来写入数据的，因其只能写入一次，使其应用受到很大限制。目前使用的 PROM可多次写入的存储单元是在
MOS管中置入浮置栅的方法实现的。
P+ P+
N型衬底
S 浮置栅 D
字线位线浮置栅
MOS管
— UDD 左图是浮置栅 PMOS管的结构图，浮置栅被包围在绝缘的二氧化硅之中。写入时，在漏极和衬底之间加足够高的反向脉冲电压（－ 30V～－
45V），将 PN结击穿，雪崩击穿产生的高能电子穿透二氧化硅绝缘层进入浮置栅中。脉冲电压消失后，
浮置栅中的电子无放电回路而被保留下来。带电荷的浮置栅使浮置栅
MOS管的源漏之间导通，当字线选中该存储单元时，位线为低电平；
若浮置栅中无电荷，浮置栅 MOS管截止，位线为高电平。
第 2页用户需要改写存储单元的内容时，要先用紫外灯光线照射石英盖板下集成芯片中的 FAMOS管
，在光的作用下，浮置栅上注入的电荷就会形成光电流而泄漏掉,EPROM便可恢复原态。
利用光抹掉写入的内容需要的时间较长（ 30分钟以上），为了缩短抹去时间，目前通常使用电擦除的方式。在这种类型的存储单元中,N沟道浮置栅 MOS管的浮置栅上面又增加一个有外接引线的栅极 G2，称为叠栅 MOS管。当浮置栅 G1中注入高能电子后,G2加正常工作电压时，无法使叠栅
MOS管导通；当浮置栅 G1中未注入高能电子时，
G2加正常工作电压可使叠栅 MOS管导通。
第 2页
3,可编程逻辑器件根据编程方式的不同可分为掩膜编程现场编程任意一个逻辑函数都可以写成与 — 或表达形式，
所以可编程逻辑器件的基本结构是一个与阵列和一个或阵列。
P0
Pm-1
I0 In-1
O
0 Ob-1N 个输入 b 个输出
m个乘积项与阵列 或阵列
第 2页
（ 1） 可编程逻辑阵列（ PLA）
特点,与阵列 可编程 或阵列 可编程固定连接 逻辑连接 逻辑断开
×
由于可编程逻辑器件内部元件数量众多，为简化原理结构图，常用上述符号表示连接关系。
A+B+D
A B C D
0
≥1
&
A B C D
A B C D
ABD
逻辑关系运算符号第 2页
G3 = B3
G2 = B3B2 + B3B2
G1 = B2B1 + B2B1
G0 = B1B0 + B1B0
B0
B0
B1
B1
B2
B2
B3
B3
G0
G1
G2
G3
与阵列或阵列例 用 PLA实现 4 位二进制数转换为 Gray 码的电路。
特点,与或阵列都可编程。
PLA中的与阵列被编程产生所需的全部与项；
PLA中的或阵列被编程完成相应与项间的或运算并产生输出。
由此大大提高了芯片面积的有效利用率。
第 2页
（ 2） 可编程阵列逻辑（ PAL）
特点,与阵列 可编程 或阵列 固定与同样位数的 PLA相比,PAL不但减少了编程点数 (或阵列固定 )，而且也简化了编程工作 (仅对与阵列编程，工作单一 )。
这样，更加有利于辅助设计系统的开发。
输入
I [0-(n-1)]
组合 PAL的基本结构框图
n
O [0-(s-1)]
s
l
k
P [0-(k-1)]
O 输出
IO 输出
IO [0-(l-1)]
与阵列
（可编程）
或阵列
（ 固定 ）
第 2页
（ 3） 通用阵列逻辑（ GAL）
采用浮栅隧道氧化层 MOS管，实现了在很短时间完成电擦除和电改写，而且可以多次编程。
特点,与阵列 可编程 或阵列 固定
OLMC O01
1
&
11
OLMC O01
&
11
CP
I0
I7
1
OE
GAL内部原理图（局部）
第 2页问题与讨论可编程的含义是什么？有哪几种编程方式？
PLD有哪几种类型
？指出它们的不同点？
答案在书中找，多看、多练、多思考。
第 2页
2004年 12月第二篇
11.2 可编程逻辑器件
11.1 随机存取存储器（ RAM）
第二篇存储器学习要点
了解随机存取存储器 RAM
的功能与结构特点；
了解 可编程逻辑器件的结构、
原理及编程方式第二篇存储矩阵读写控制器行地址译码器列地址译码器
m位数据
2n
RAM电路结构框图
m
R/WCS
输出控制
n位地址码
RAM电路是一种能够随时选择任一存储单元存入或取出数据的存储器，通常称作“读 /写存储器”。
11.1 随机存取存储器 RAM
1
功能与结构第 2页
RAM中的每个寄存器都有一个编号，称为地址。每次读 /写信息时，只能和某一个指定地址的寄存器之间进行取出或是存入，此过程称为访问存储器。访问地址的是机器识别的二进制数，送给地址译码器译码后，由相应输出线给出信号，控制被选中的寄存器与存储器的 I/O端子，使其进行读 /写操作。
地址译码器第 2页读写控制器读 /写控制线对 RAM究竟是读还是写进行控制。例如 R/W＝,0”时，执行写操作，
R/W＝,1”时，执行读操作；由地址输入端输入的 n 位地址码经地址译码器译码后选中一组（信息长度 m 位）存储单元,m位的二进制代码经 I/O 接口被写入或被读出。
第 2页
I/O控制为了节省器件引脚的数目，数据的输入和输出共用相同的引脚（ I/O）。读出时它们是输出端，写入时它们又是输入端，即一线二用，由读 /写控制线控制。 I/O端子数决定于一个地址中寄存器的位数。通常 RAM中寄存器有五种输入信号和一种输出信号：地址输入信号、读 /写（ R/W）控制输入信号、输出控制（ OE）信号、片选（ CS）控制输入信号、数据输入信号和数据输出信号。
第 2页片选 控制由于集成度的限制，通常要把许多片 RAM组装在一起构成一台计算机的存储器。当 CPU访问存储器时，存储器中只允许一片 RAM中的一个地址与 CPU
交换信息，其它片 RAM不能与 CPU发生联系，所谓片选就是实现这种控制的。通常一片 RAM有一根或几根片选线，当某一片的片选线为有效电平时，则该片被选中，地址译码器的输出信号控制该片某个地址与 CPU接通；片选线为无效电平时，与 CPU之间呈断开状态。例如片选信号 CS＝,1”时,RAM被禁止读写，处于保持状态,I/O口的三态门处于高阻抗状态； CS＝,0”时,RAM可在读 /写控制输入 R/W的作用下作读出或写入操作。
第 2页存储矩阵
RAM中的存储单元因排列成矩阵形式而得名存储矩阵。地址译码器的输出控制存储矩阵与 I/O端的连接，凡是被选中的单元就接通，没有选中的均处于断开状态。
存储器的容量由地址码的位数 n和字长的位数 m决定，当地址码的位数为 n、字长的位数为 m时，存储器内含 2n× m个存储单元。其容量为 2n× m 。通常 210＝ 1024字称为 1K个字节。为了方便，存储器的容量常用几 K× 字长表示。
第 2页
2,RAM的 存储单元 电路存储单元是 RAM的核心部分。按功能的不同可分为静态和动态两类，按所用元件的类型又可分为双极型和单极型两种。双极型存储单元速度高，单极型存储单元功耗低、容量大。在要求存取速度快的场合常用双极型 RAM电路，但对速度要求不高时
，常用单极型存储器。我们以单极型存储器为例介绍 RAM的工作原理。
控制电路
Xi
静态
RAM
存储单元
T6
T4
T3
T2
T1
T5 Q
Q
UDD
1位线 0位线行选择线第 2页
T6
T4
T3
T2
T1
T5 Q
Q
UDD
1位线 0位线行选择线图中 T1和 T2,T3、和 T4分别构成两个 反相器 。
两个反相器交叉耦合又构成了 基本触发器,作为储存信号的单元,Q＝１时为,1”态,Q＝ 0时为,0”态。
T5和 T6是 门控管,其导通和截止均受行选择线控制。
六管静态存储单元
CMOS
第 2页
T6
T4
T3
T2
T1
T5 Q
Q
UDD
1位线 0位线行选择线行选择线为高电平时,T5,T6导通，触发器输出端与位线接通，此时通过位选择线对存储单元操作。在读控制 R信号作用下，可将基本触发器存储的数据输出。如 Q＝１时,1位线输出 1,0位线输出 0。根据两条线上的电位高低就可知道该存储单元的数据（ 0位线的电位经非门后取出）。在写控制信号 W作用下，需写入的数据被送入 1位线和 0位线，
经过 T5,T6加在反相器的输入端，将基本触发器置于所需的状态。
当行选择线为低电平时,T5,T6截止，这时存储单元和位线断开，
存储单元的状态保持不变。 第 2页动态 RAM存储单元
T
C0
C
字选线数据线一个 MOS管和一个电容即可组成一个最简单的动态存储单元电路，如左图所示。动态存储单元电路是利用电容 C上存储的电压来表示数据的状态,T 起一个开关的作用。
当存储单元未被选中时，字选线为低电平 0,T 截止,C 和数据线之间隔离。当存储单元被选中时，字选线为高电平 1时,T
导通，可以对存储单元进行读 /写操作。
写入时，送到数据线上的二进制信号经 T 存入 C中；读出时,C的电平经数据线读出，读出的数据经放大后，再送到输出端。同时由于 C和数据线的分布电容 C0并联,C要放掉部分电荷。为保持原有的信息，放大后的数据同时回送到数据线上，对 C进行重写（称为刷新）。对长时间无读 /写操作的存储单元,C会缓慢放电，所以存储器必须定时对所有存储单元进行刷新，这是动态存储器的特点。
第 2页
3,RAM 的 容 量 扩 展位扩展方式如果一片 RAM中的字数已经够用，
而每个字的位数不够用时，可采用位扩展连接方式解决。其数据位的扩展方法是：将各个 RAM的地址码并联片选端并联即可。
第 2页字扩展方式若每一片 RAM的数据位已经够用，但字数不够用时，可采用字扩展连接方式（或称为地址扩展方式）解决。由于存储数据的数量增加，必然要增加地址码的位数，如
1K× 8扩展为 4K× 8，地址码由 10位变为 12
位，通常 12位地址中的低 10位，接各存储器原有的地址端，高两位经 2线 — 4线译码器后四路输出分别连接一个存储器的片选端。
第 2页字、位同时扩展将 16片 2114(1024× 4位的 RAM)和 3线－ 8线译码器 74LS138接成一个 8K× 8位的 RAM。
分析,2114有 10根地址线,4根位线
8K× 8位要 13根地址线,8根位线结论,用 3－ 8译码器扩展 3个地址输入端接成
8K× 4位；
用 2片 8K× 4位接成 8K× 8位。
第 2页
8K× 4位第 2页检验学习结果
RAM有几种类型的存储单元？各适用于什么场合？
什么是随机存储器？随机存储器有何特点？
多看多练多做存储器的容量由什么来决定？
第 2页
11.2 可编程逻辑器件
正常工作时 ROM只能读出不能写入；
电源断开时,ROM中的信息仍然保留不会丢失；
1,只读存储器（ ROM）的基本概念存储信息根据用户需要写入，断电情况下可以长期保存，需要时可改写。
PROM特点,与阵列 —— 固定 或阵列 —— 可编程只读存储器按写入方式可分为：
固定 ROM,存储信息制造时存入，封闭后无法更改；
可编程 PROM
可擦除 EPROM
电改写可编程 EEPROM
第 2页
2,可编程逻辑器件的存储单元早期制造的 PROM可编程逻辑器件的存储单元是利用其内部的熔丝是否被烧断来写入数据的，因其只能写入一次，使其应用受到很大限制。目前使用的 PROM可多次写入的存储单元是在
MOS管中置入浮置栅的方法实现的。
P+ P+
N型衬底
S 浮置栅 D
字线位线浮置栅
MOS管
— UDD 左图是浮置栅 PMOS管的结构图，浮置栅被包围在绝缘的二氧化硅之中。写入时，在漏极和衬底之间加足够高的反向脉冲电压（－ 30V～－
45V），将 PN结击穿，雪崩击穿产生的高能电子穿透二氧化硅绝缘层进入浮置栅中。脉冲电压消失后，
浮置栅中的电子无放电回路而被保留下来。带电荷的浮置栅使浮置栅
MOS管的源漏之间导通，当字线选中该存储单元时，位线为低电平；
若浮置栅中无电荷，浮置栅 MOS管截止，位线为高电平。
第 2页用户需要改写存储单元的内容时，要先用紫外灯光线照射石英盖板下集成芯片中的 FAMOS管
，在光的作用下，浮置栅上注入的电荷就会形成光电流而泄漏掉,EPROM便可恢复原态。
利用光抹掉写入的内容需要的时间较长（ 30分钟以上），为了缩短抹去时间，目前通常使用电擦除的方式。在这种类型的存储单元中,N沟道浮置栅 MOS管的浮置栅上面又增加一个有外接引线的栅极 G2，称为叠栅 MOS管。当浮置栅 G1中注入高能电子后,G2加正常工作电压时，无法使叠栅
MOS管导通；当浮置栅 G1中未注入高能电子时，
G2加正常工作电压可使叠栅 MOS管导通。
第 2页
3,可编程逻辑器件根据编程方式的不同可分为掩膜编程现场编程任意一个逻辑函数都可以写成与 — 或表达形式，
所以可编程逻辑器件的基本结构是一个与阵列和一个或阵列。
P0
Pm-1
I0 In-1
O
0 Ob-1N 个输入 b 个输出
m个乘积项与阵列 或阵列
第 2页
（ 1） 可编程逻辑阵列（ PLA）
特点,与阵列 可编程 或阵列 可编程固定连接 逻辑连接 逻辑断开
×
由于可编程逻辑器件内部元件数量众多，为简化原理结构图，常用上述符号表示连接关系。
A+B+D
A B C D
0
≥1
&
A B C D
A B C D
ABD
逻辑关系运算符号第 2页
G3 = B3
G2 = B3B2 + B3B2
G1 = B2B1 + B2B1
G0 = B1B0 + B1B0
B0
B0
B1
B1
B2
B2
B3
B3
G0
G1
G2
G3
与阵列或阵列例 用 PLA实现 4 位二进制数转换为 Gray 码的电路。
特点,与或阵列都可编程。
PLA中的与阵列被编程产生所需的全部与项；
PLA中的或阵列被编程完成相应与项间的或运算并产生输出。
由此大大提高了芯片面积的有效利用率。
第 2页
（ 2） 可编程阵列逻辑（ PAL）
特点,与阵列 可编程 或阵列 固定与同样位数的 PLA相比,PAL不但减少了编程点数 (或阵列固定 )，而且也简化了编程工作 (仅对与阵列编程，工作单一 )。
这样，更加有利于辅助设计系统的开发。
输入
I [0-(n-1)]
组合 PAL的基本结构框图
n
O [0-(s-1)]
s
l
k
P [0-(k-1)]
O 输出
IO 输出
IO [0-(l-1)]
与阵列
（可编程）
或阵列
（ 固定 ）
第 2页
（ 3） 通用阵列逻辑（ GAL）
采用浮栅隧道氧化层 MOS管，实现了在很短时间完成电擦除和电改写，而且可以多次编程。
特点,与阵列 可编程 或阵列 固定
OLMC O01
1
&
11
OLMC O01
&
11
CP
I0
I7
1
OE
GAL内部原理图（局部）
第 2页问题与讨论可编程的含义是什么？有哪几种编程方式？
PLD有哪几种类型
？指出它们的不同点？
答案在书中找，多看、多练、多思考。
第 2页
