2009-7-27 1
4.3 触发器的逻辑功能
4.3.1 RS触发器
4.3.2 D触发器
4.3.3 JK触发器
4.3.4 T触发器
4.4 集成触发器及其应用
4.4.1 集成 JK触发器
4.4.2 集成 D触发器
4.4.3 集成触发器的应用举例本章小结结束放映
2009-7-27 2
复习同步触发器的触发方式？
什么是同步触发器的空翻？
主从触发器的触发方式？
边沿触发器的触发方式？
Ｄ触发器的逻辑功能？
触发器的 分类,
按 逻辑功能 不同,RS触发器,D触发器,JK触发器,T触发器和 T′ 触发器等 。
按 触发方式 不同：电平触发器,边沿触发器和主从触发器等 。
按 电路结构 不同：基本 RS触发器，同步触发器、
维持阻塞触发器、主从触发器和边沿触发器等。
4.3 触发器的逻辑功能触发器的 逻辑功能 通常用功能表、时序图、状态转换表、特性方程和状态转换图表示。
2009-7-27 4
4.3.1 RS触发器表 4-5 RS触发器状态转换表以主从 RS触发器为例分析 RS触发器的逻辑功能。
状态转换表是表示触发器的现态 Qn,输入信号和次态 Qn+1之间转换关系的表格 。
1.状态转换表
S R Qn Qn+1
0 0
0 0
0
1
0
1
0 1
0 1
0
1
0
0
1 0
1 0
0
1
1
1
1 1
1 1
0
1
×
×
R有效置 0
S有效置 1 R,S不允许同时有效
R,S同时无效保持
2009-7-27 5
2.特性方程 （ 又称为状态方程 ）
由状态转换表得到 Qn+1的状态转换卡诺图。
图 4-15 RS触发器的 Qn+1卡诺图进一步可写出 Qn+1的表达式。
S R Qn Qn+1
0 0
0 0
0
1
0
10 1
0 1
0
1
0
01 0
1 0
0
1
1
11 1
1 1
0
1
×
×
输入 输出约束条件，表示不允许将 R,S同时取为 1
2009-7-27 6
3.状态转换图图 4-16 RS触发器的状态转换图状态转换图：表示触发器状态转换的图形。它是触发器从一个状态变化到另一个状态或保持原状不变时，对输入信号（ R,S）提出的要求。两个圆圈表示状态 0和 1
箭头表示状态转换的方向在箭头旁边用文字或符号表示实现转换所必备的条件
2009-7-27 7
4.3.2 D触发器
1.状态转换表表 4-6 D触发器的状态转换表
D Qn Qn+1
0 0 0
0 1 0
1 0 1
1 1 1
2.特性方程
Qn+1=D
3,状态转换图图 4-17 D触发器的状态转换图
2009-7-27 8
4.3.3 JK触发器图 4-18 JK触发器的逻辑符号
（ a）下降沿触发 （ b）上升沿触发
JK触发器是一种多功能触发器，在实际中应用很广。
JK触发器是在 RS触发器基础上改进而来，在使用中没有约束条件。
常见的 JK触发器有主从结构的，也有边沿型的。
2009-7-27 9
2,状态转换表1,功能表表 4-7 JK触发器功能表 表 4-8 JK触发器状态转换表
2009-7-27 10
3,特性方程
4,状态转换图图 4-19 JK触发器的状态转换图
2009-7-27 11
5,时序图 （以 CP下降沿触发的 JK触发器为例）
图 4-20 JK触发器的时序图在 CP的下降沿更新状态，次态由 CP下降沿到来之前的 J,K输入信号决定。
2009-7-27 12
具有保持和翻转功能。
4.3.4 T触发器表 4-9 T触发器的功能表
1.功能表 2,状态转换表表 4-10 T触发器的状态转换表
2009-7-27 13
3,特性方程
4,状态转换图图 4-21 T触发器的状态转换图令 JK触发器的 J＝ K＝ T，就可实现 T触发器。
图 4-22 JK触发器接成 T触发器
2009-7-27 14
5,T′触发器
（ 1） T′触发器的功能把 T=1时的 T触发器称为计数型触发器,又叫做
T′触发器 。
每来一个 CP脉冲,T′触发器就翻转一次，显然能实现计数功能。
表 4-11 T′触发器的状态转换表 特性方程为
2009-7-27 15
（ 2） JK触发器的计数形式令 JK触发器的 J= K =1,就可以构成 T′触发器 。
图 4-23 JK触发器的计数形式
（ a）电路 （ b）工作波形仿真
2009-7-27 16
（ 3） D触发器的计数形式令 D=Qn,D触发器就可以构成 T′触发器 。
图 4-24 接成计数形式的 D触发器
（ a）电路 （ b）工作波形仿真
2009-7-27 17
目前市场上出售的集成触发器产品通常为 JK触发器和 D触发器两种类型 。
4.4 集成触发器及其应用表 4-12 常用集成触发器
2009-7-27 18
4.4.1 集成 JK触发器图 4-25 集成 JK触发器 74LS112
(a) 外引脚图 (b) 逻辑符号常用的有 74LS112,CC4027等。
74LS112为负边沿触发的双 JK触发器 。 SD,RD
分别为异步置 1端和异步置 0端,均为低电平有效 。
1,74LS112的外引脚图和逻辑符号
2009-7-27 19
2,逻辑功能表 4-13 74LS112的功能表
2009-7-27 20
3,时序图图 4-26 74LS112的时序图置 0 置 1 置 1 置 0
2009-7-27 21
4.4.2 集成 D触发器图 4-27 双 D触发器 74LS74
(a) 外引脚图 (b)逻辑符号
1.双 D触发器 74LS74外引脚图和逻辑符号
2009-7-27 22
2,逻辑功能表 4-14 双 D触发器 74LS74的功能表触 发 方 式为 CP上升沿触发 。
低电平有效的异步置 0端和异步置 1端
2009-7-27 23
3,时序图图 4-28 74LS74的时序图置 0
置 D 置 1
2009-7-27 24
单按钮电子转换开关电路,该电路只利用一个按钮即可实现电路的接通与断开 。
4.4.3 集成触发器的应用举例图 4-29 74LS112的应用电路
1,74LS112的应用实例用触发器 F1构成无抖动开关,S为按钮开关 。
触发器 F2接成计数形式,每按一次按钮 S,相当于为触发器 F2提供一个时钟脉冲下降沿 。
Q2端经三极管 VT驱动继电器 KA,利用 KA的触点转换即可通断其它电路 。
2009-7-27 25
图 4-30 同步单脉冲发生电路
（ a）电路图 （ b）工作波形
2,74LS74的应用实例同步单脉冲发生电路 。
该电路借助于 CP产生两个起始不一致的脉冲,再由一个与非门来选通,便组成一个同步单脉冲发生电路 。
从波形图可以看出,电路产生的单脉冲与 CP脉冲严格同步,且脉冲宽度等于 CP脉冲的一个周期 。 电路的正常工作与开关 S的机械触点产生的毛刺无关,因此,可以应用于设备的起动,或系统的调试与检测 。
2009-7-27 26
1.触发器 是具有记忆功能的的逻辑电路,每个触发器能存储一位二进制数据 。
2.按照逻辑 电路结构 的不同,可以把触发器分为基本 RS触发器,同步 RS触发器,主从触发器和边沿触发器 。
按照 触发方式 不同,可以把触发器分为异步电平触发,同步电平触发,主从触发,边沿触发 。
按照 逻辑功能 不同,可以把触发器分为 RS触发器,JK触发器,D触发器,T触发器和 T′触发器 。
本章小结
2009-7-27 27
3,RS触发器具有约束条件 。
T 触发器和 D触发器比较简单 。
T′触发器是一种计数型触发器 。
JK触发器是多功能触发器,它可以方便地构成 D
触发器,T触发器和 T′触发器 。
4,描述触发器逻辑功能的方法 有功能表,状态转换表,特性方程,状态转换图和时序图 。
5,集成触发器 产品通常为 D触发器和 JK触发器 。
在选用集成触发器时,不仅要知道它的逻辑功能,还必须知道它的触发方式,只有这样,才能正确的使用好触发器 。
2009-7-27 28
⑴ 逻辑符号
,∧,表示边沿触发方式,
“┐”表示主从触发方式,
非号,－,,表示低电平有效,
加小圆圈,ο”：表示低电平有效触发或下降沿有效触发,
不加小圆圈,ο”：表示高电平有效触发或上升沿有效触发 。
总结：触发器的两要素
1．逻辑功能描述方法：逻辑符号、特性表、驱动表、特性方程
2009-7-27 29
⑵ 特性表
D Qn Qn+1
0 0 0
0 1 0
1 0 1
1 1 1
2009-7-27 30
⑶ 驱动表
⑷ 特性方程
2009-7-27 31
(1) 基本 RS触发器直接电平触发 （ 低电平有效 /高电平有效 ）,无 CP
2,触发方式
(2) 同步触发
CP的 （ 高 /低 ） 电平期间触发,
在整个电平期间接收信号 RS/JK/D/T，
在整个电平期间状态相应更新,所以存在空翻 。
(3) 边沿触发只在 CP的 ↑或 ↓边沿触发,
只在 CP的 ↑或 ↓边沿接收信号 RS/JK/D/T，
只在 CP的 ↑或 ↓边沿状态更新,克服了空翻 。
2009-7-27 32
(4) 主从触发有主,从两个触发器,在 CP的高 /低电平期间交替工作,封锁,
只在 CP的高电平期间 （ 或低电平期间 ） 接收信号
RS/JK/D/T，
只在 CP的 ↑或 ↓边沿总的输出状态更新 。
集成触发器中常见的直接置 0和置 1端
RD：直接 （ 异步 ） 置 0端
SD：直接 （ 异步 ） 置 1端,
非号：低电平有效,
直接 （ 异步 ）,不受 CP的影响 。
2009-7-27 33
作业题
4-7
4-8
4-11
4.3 触发器的逻辑功能
4.3.1 RS触发器
4.3.2 D触发器
4.3.3 JK触发器
4.3.4 T触发器
4.4 集成触发器及其应用
4.4.1 集成 JK触发器
4.4.2 集成 D触发器
4.4.3 集成触发器的应用举例本章小结结束放映
2009-7-27 2
复习同步触发器的触发方式？
什么是同步触发器的空翻？
主从触发器的触发方式？
边沿触发器的触发方式？
Ｄ触发器的逻辑功能？
触发器的 分类,
按 逻辑功能 不同,RS触发器,D触发器,JK触发器,T触发器和 T′ 触发器等 。
按 触发方式 不同：电平触发器,边沿触发器和主从触发器等 。
按 电路结构 不同：基本 RS触发器，同步触发器、
维持阻塞触发器、主从触发器和边沿触发器等。
4.3 触发器的逻辑功能触发器的 逻辑功能 通常用功能表、时序图、状态转换表、特性方程和状态转换图表示。
2009-7-27 4
4.3.1 RS触发器表 4-5 RS触发器状态转换表以主从 RS触发器为例分析 RS触发器的逻辑功能。
状态转换表是表示触发器的现态 Qn,输入信号和次态 Qn+1之间转换关系的表格 。
1.状态转换表
S R Qn Qn+1
0 0
0 0
0
1
0
1
0 1
0 1
0
1
0
0
1 0
1 0
0
1
1
1
1 1
1 1
0
1
×
×
R有效置 0
S有效置 1 R,S不允许同时有效
R,S同时无效保持
2009-7-27 5
2.特性方程 （ 又称为状态方程 ）
由状态转换表得到 Qn+1的状态转换卡诺图。
图 4-15 RS触发器的 Qn+1卡诺图进一步可写出 Qn+1的表达式。
S R Qn Qn+1
0 0
0 0
0
1
0
10 1
0 1
0
1
0
01 0
1 0
0
1
1
11 1
1 1
0
1
×
×
输入 输出约束条件，表示不允许将 R,S同时取为 1
2009-7-27 6
3.状态转换图图 4-16 RS触发器的状态转换图状态转换图：表示触发器状态转换的图形。它是触发器从一个状态变化到另一个状态或保持原状不变时，对输入信号（ R,S）提出的要求。两个圆圈表示状态 0和 1
箭头表示状态转换的方向在箭头旁边用文字或符号表示实现转换所必备的条件
2009-7-27 7
4.3.2 D触发器
1.状态转换表表 4-6 D触发器的状态转换表
D Qn Qn+1
0 0 0
0 1 0
1 0 1
1 1 1
2.特性方程
Qn+1=D
3,状态转换图图 4-17 D触发器的状态转换图
2009-7-27 8
4.3.3 JK触发器图 4-18 JK触发器的逻辑符号
（ a）下降沿触发 （ b）上升沿触发
JK触发器是一种多功能触发器，在实际中应用很广。
JK触发器是在 RS触发器基础上改进而来，在使用中没有约束条件。
常见的 JK触发器有主从结构的，也有边沿型的。
2009-7-27 9
2,状态转换表1,功能表表 4-7 JK触发器功能表 表 4-8 JK触发器状态转换表
2009-7-27 10
3,特性方程
4,状态转换图图 4-19 JK触发器的状态转换图
2009-7-27 11
5,时序图 （以 CP下降沿触发的 JK触发器为例）
图 4-20 JK触发器的时序图在 CP的下降沿更新状态，次态由 CP下降沿到来之前的 J,K输入信号决定。
2009-7-27 12
具有保持和翻转功能。
4.3.4 T触发器表 4-9 T触发器的功能表
1.功能表 2,状态转换表表 4-10 T触发器的状态转换表
2009-7-27 13
3,特性方程
4,状态转换图图 4-21 T触发器的状态转换图令 JK触发器的 J＝ K＝ T，就可实现 T触发器。
图 4-22 JK触发器接成 T触发器
2009-7-27 14
5,T′触发器
（ 1） T′触发器的功能把 T=1时的 T触发器称为计数型触发器,又叫做
T′触发器 。
每来一个 CP脉冲,T′触发器就翻转一次，显然能实现计数功能。
表 4-11 T′触发器的状态转换表 特性方程为
2009-7-27 15
（ 2） JK触发器的计数形式令 JK触发器的 J= K =1,就可以构成 T′触发器 。
图 4-23 JK触发器的计数形式
（ a）电路 （ b）工作波形仿真
2009-7-27 16
（ 3） D触发器的计数形式令 D=Qn,D触发器就可以构成 T′触发器 。
图 4-24 接成计数形式的 D触发器
（ a）电路 （ b）工作波形仿真
2009-7-27 17
目前市场上出售的集成触发器产品通常为 JK触发器和 D触发器两种类型 。
4.4 集成触发器及其应用表 4-12 常用集成触发器
2009-7-27 18
4.4.1 集成 JK触发器图 4-25 集成 JK触发器 74LS112
(a) 外引脚图 (b) 逻辑符号常用的有 74LS112,CC4027等。
74LS112为负边沿触发的双 JK触发器 。 SD,RD
分别为异步置 1端和异步置 0端,均为低电平有效 。
1,74LS112的外引脚图和逻辑符号
2009-7-27 19
2,逻辑功能表 4-13 74LS112的功能表
2009-7-27 20
3,时序图图 4-26 74LS112的时序图置 0 置 1 置 1 置 0
2009-7-27 21
4.4.2 集成 D触发器图 4-27 双 D触发器 74LS74
(a) 外引脚图 (b)逻辑符号
1.双 D触发器 74LS74外引脚图和逻辑符号
2009-7-27 22
2,逻辑功能表 4-14 双 D触发器 74LS74的功能表触 发 方 式为 CP上升沿触发 。
低电平有效的异步置 0端和异步置 1端
2009-7-27 23
3,时序图图 4-28 74LS74的时序图置 0
置 D 置 1
2009-7-27 24
单按钮电子转换开关电路,该电路只利用一个按钮即可实现电路的接通与断开 。
4.4.3 集成触发器的应用举例图 4-29 74LS112的应用电路
1,74LS112的应用实例用触发器 F1构成无抖动开关,S为按钮开关 。
触发器 F2接成计数形式,每按一次按钮 S,相当于为触发器 F2提供一个时钟脉冲下降沿 。
Q2端经三极管 VT驱动继电器 KA,利用 KA的触点转换即可通断其它电路 。
2009-7-27 25
图 4-30 同步单脉冲发生电路
（ a）电路图 （ b）工作波形
2,74LS74的应用实例同步单脉冲发生电路 。
该电路借助于 CP产生两个起始不一致的脉冲,再由一个与非门来选通,便组成一个同步单脉冲发生电路 。
从波形图可以看出,电路产生的单脉冲与 CP脉冲严格同步,且脉冲宽度等于 CP脉冲的一个周期 。 电路的正常工作与开关 S的机械触点产生的毛刺无关,因此,可以应用于设备的起动,或系统的调试与检测 。
2009-7-27 26
1.触发器 是具有记忆功能的的逻辑电路,每个触发器能存储一位二进制数据 。
2.按照逻辑 电路结构 的不同,可以把触发器分为基本 RS触发器,同步 RS触发器,主从触发器和边沿触发器 。
按照 触发方式 不同,可以把触发器分为异步电平触发,同步电平触发,主从触发,边沿触发 。
按照 逻辑功能 不同,可以把触发器分为 RS触发器,JK触发器,D触发器,T触发器和 T′触发器 。
本章小结
2009-7-27 27
3,RS触发器具有约束条件 。
T 触发器和 D触发器比较简单 。
T′触发器是一种计数型触发器 。
JK触发器是多功能触发器,它可以方便地构成 D
触发器,T触发器和 T′触发器 。
4,描述触发器逻辑功能的方法 有功能表,状态转换表,特性方程,状态转换图和时序图 。
5,集成触发器 产品通常为 D触发器和 JK触发器 。
在选用集成触发器时,不仅要知道它的逻辑功能,还必须知道它的触发方式,只有这样,才能正确的使用好触发器 。
2009-7-27 28
⑴ 逻辑符号
,∧,表示边沿触发方式,
“┐”表示主从触发方式,
非号,－,,表示低电平有效,
加小圆圈,ο”：表示低电平有效触发或下降沿有效触发,
不加小圆圈,ο”：表示高电平有效触发或上升沿有效触发 。
总结：触发器的两要素
1．逻辑功能描述方法：逻辑符号、特性表、驱动表、特性方程
2009-7-27 29
⑵ 特性表
D Qn Qn+1
0 0 0
0 1 0
1 0 1
1 1 1
2009-7-27 30
⑶ 驱动表
⑷ 特性方程
2009-7-27 31
(1) 基本 RS触发器直接电平触发 （ 低电平有效 /高电平有效 ）,无 CP
2,触发方式
(2) 同步触发
CP的 （ 高 /低 ） 电平期间触发,
在整个电平期间接收信号 RS/JK/D/T，
在整个电平期间状态相应更新,所以存在空翻 。
(3) 边沿触发只在 CP的 ↑或 ↓边沿触发,
只在 CP的 ↑或 ↓边沿接收信号 RS/JK/D/T，
只在 CP的 ↑或 ↓边沿状态更新,克服了空翻 。
2009-7-27 32
(4) 主从触发有主,从两个触发器,在 CP的高 /低电平期间交替工作,封锁,
只在 CP的高电平期间 （ 或低电平期间 ） 接收信号
RS/JK/D/T，
只在 CP的 ↑或 ↓边沿总的输出状态更新 。
集成触发器中常见的直接置 0和置 1端
RD：直接 （ 异步 ） 置 0端
SD：直接 （ 异步 ） 置 1端,
非号：低电平有效,
直接 （ 异步 ）,不受 CP的影响 。
2009-7-27 33
作业题
4-7
4-8
4-11
