(4-1)
电子技术第四章触发器数字电路部分
(4-2)
第四章 触发器
§ 4.1 概述
§ 4.2 触发器的基本形式
§ 4.3 触发器按逻辑功能的分类
§ 4.4 触发器逻辑功能的转换
§ 4.5 触发器的触发方式
§ 4.6 触发器的应用举例
(4-3)
§ 4.1 概述触发器的功能,形象地说,它具有“一触即发”的功能。在输入信号的作用下，它能够从一种状态 ( 0 或 1 )转变成另一种状态 ( 1 或 0 )。
触发器的特点,有记忆功能的逻辑部件。输出状态不只与现时的输入有关，还与原来的输出状态有关。
触发器的分类：
按功能分,有 R-S触发器,D型触发器、
JK触发器,T型等；
按触发方式划分,有电平触发方式、主从触发方式和边沿触发方式 。
(4-4)
两个输入端
§ 4.2 触发器的基本形式
&a &b
Q Q
DR DS
反馈两个输出端
——基本 RS 触发器反馈正是由于 引入反馈,才使电路具有 记忆功能 !
(4-5)
输入 RD=0,SD=1时若原状态,1Q0Q
1
1
0
0
1
0 1
0
输出仍保持,1Q0Q
&a &b
Q Q
DR DS
若原状态,0Q1Q
0
1
1
1
1
0 1
0
输出变为,1Q0Q
置,0‖！
&a &b
Q Q
DR DS
(4-6)
输入 RD=1,SD=0时若原状态,1Q0Q
1 0
1 01
0
0
1
输出变为,0Q1Q
&a &b
Q Q
DR DS
若原状态,0Q1Q
0
0
1
1
0
1 0
1
输出保持,0Q1Q
&a &b
Q Q
DR DS
置,1‖ ！
(4-7)
输入 RD=1,SD=1时若原状态：
10
1 11
0
0
1
输出保持原状态：
0Q1Q
0Q1Q
若原状态,1Q0Q
01
1 10
1
1
0
输出保持原状态：
1Q0Q
&a &b
Q Q
DR DS
&a &b
Q Q
DR DS
保持！
(4-8)
输入 RD=0,SD=0时
0 0
1 1
输出：全是 1
注意,当 RD,SD同时由 0变为 1时，翻转快的门输出变为
0，另一个不得翻转。因此，
该状态为不定状态。
&a &b
Q Q
DR DS
基本触发器的功能表
QRD SD Q
1 1
0 1
1 0
0 0
保持原状态
0 1
1 0
不定状态复位端 置位端
Q
DR DS
Q
逻辑符号
(4-9)
1,触发器是双稳态器件，只要令 RD=SD=1，
触发器即保持原态。稳态情况下，两输出互补。一般定义 Q为触发器的状态。
2,在控制端加入负脉冲，可以使触发器状态变化。
SD端加入负脉冲，使 Q=1,SD称为“置位”或
“置 1‖端。 RD端加入负脉冲，使 Q=0,RD称为“复位”或“清 0”端。
小结
(4-10)
§ 4.3 触发器按逻辑功能的分类
4.3.1 同步 RS触发器
Q Q
RD SD
a b
c d
R SCP
― 同步,的含义：由时钟 CP决定 R,S能否对输出端起控制作用。
直接清零端 直接置位端输出端输入端
(4-11)
Q Q
RD SD
a b
c d
R SCP
平时常为 1
平时常为 1
直接清零端 直接置位端直接清零端、置位端的处理：
(4-12)
CP=0时
0
1 1
触发器保持原态
CP=1时
&a &b
Q Q
DR
DS
&c &d
R SCP
1 1
1
R S
&a &b
Q Q
DR
DS
&c &d
R SCP
1 1
(4-13)
RS触发器的功能表
CP R S Q
0 φ φ 保持
1 0 0 保持
1 0 1 1 0
1 1 0 0 1
1 1 1 不确定
Q
简化的功能表
R S Q n + 1
0 0 Q n
0 1 1
1 0 0
1 1 不确定
Q
n+1 ---下一状态（ CP过后）
Qn ---原状态
RD SDR SC
QQ
逻辑符号
(4-14)
简化的功能表
R S Q n + 1
0 0 Q n
0 1 1
1 0 0
1 1 不确定由它的功能表可见：
在 R,S不相等时,Q
服从于 S !
这是一个值得重视的规律，有必要进一步归纳和进行形象化的表达。
(4-15)
R,S不相等 时,信息传送路径 的形象化表达,
c d
CP
QQ
a b
R S
1
QQ
R SC
CP
该电路的 信息传送规律在今后的学习过程中，将会 多次使用 。
(4-16)
例,画出 RS触发器的输出波形 。假设 Q的初始状态为 0。
CP
R
S
Q
Q
Set 使输出全为 1
CP撤去后状态不定
Reset
(4-17)
同步 R-S 触发器的小结
1,当 CP = 0 时,无论 R,S 为何种取值组合，输出端均“保持原态”；
2.只有当 CP=1 时,将 c门和 d门打开，控制端 R,S的取值组合才会在输出端有所反映，
即有所谓“功能表”。
Q Q
RD SD
a b
c d
R SCP
(4-18)
QQ
RD SDR SC 逻辑符号这根红颜色的线还表示一重含义：,高电平有效,，即,只有在时钟
CP＝ 1 时，它才表现出应有的逻辑功能；如果 CP＝
0，输出端 Q 则保持原状态”。
逻辑符号这根绿颜色的线也表示一重含义：,低电平有效,，即,只有在时钟
CP＝ 0 时，它才表现出应有的逻辑功能；如果 CP＝
1，输出端 Q 则保持原状态”。
QQ
RD SDR SC
(4-19)
4.3.2 D触发器
D
&c &d
Q Q
DR DS
&a &b
CP 输入端基本 RS 触发器导引门电路
(4-20)
CP=0时,a,b门被堵，输出保持原态：
0
1 1
保持
D
&c &d
Q Q
DR DS
&a &b
CP
(4-21)
D
&c &d
Q Q
DR DS
&a &b
CPD
&c &d
Q Q
DR DS
&a &b
CP
CP=1时,a,b门被打开，输出由 D决定：
若 D=0
1 0
1
1
0
01
若 D=1
1 1
0
0
1
10
结论,Qn+1 = D
(4-22)
D Q n +1
0 0
1 1
功能表
CP
D
Q
Q
例,画出 D触发器的输出波形。
逻辑符号
RD SDD C
QQ
(4-23)
1 2 3 4 5 6 7
14 13 12 11 10 9 8
1D 2D 允许
3D 4D NCVCC
1Q 2Q 3Q 4QNCGND
允许
74LS77 (4位锁存器 )
D触发器也称 D锁存器，有集成组件的产品，
如 74LS77(4位锁存器 ),74LS75(4位双稳态锁存器 )，
等等。
(4-24)
4.3.3 T'和 T触发器一,T' 触发器逻辑功能,每来一个时钟脉冲，输出的状态就翻转一次，也叫计数器。R S
QQ
R SC
CP
QQ
c d
CP
QQ
a b
(4-25)
工作原理：
c d
CP
QQ
a b
显然,当时钟 CP = 0 时，触发器必然处于保持状态。
CP = 0 时
(4-26)
归纳,在 CP ＝ 1期间，
下状态 Q n+1必然对其原状态作一次否定 !
CP =1 时
S ＝ Qn
R ＝ Qn
1
= Qn= Q
n
QnQn
QnQ n+1Q n+1Qn
T' 触发器的功能就是每来一个脉冲翻转一次 。R S
c d
CP
QQ
a b
若 Qn=0，则 Qn+1=1
若 Qn=1，则 Qn+1=0
(4-27)
由同步 RS触发器构成的 T' 触发器存在的问题,计数脉冲必须严密配合,CP脉冲不能太长，否则触发器将产生空翻现象 (CP=1期间，输出状态翻转若干次 ) 。
1 0
10
0 1
01
0 1 01
1 1
R S
c d
CP
QQ
a b
1
1 0
R S
c d
CP
QQ
a b
1
0 1
(4-28)
F主
F从
CP＝ 1时,主触发器打开，从触发器封锁 。
克服“空翻”的办法,用主从 RS触发器构成 T' 触发器。
CP＝ 0时,主触发器封锁，从触发器打开 。
动作特点,F主,F从 轮流工作。
QQ
R2 S2C
CP
QQ
Q'Q'
R1 S1C
CP
(4-29)
小结,R1,S1之值向上传送一级，抵达 Q' ；
主从触发方式 T' 触发器的工作原理
F主 被打开，进入工作状态。
F从 被封锁，输出端保持原状态不变。
CP = 1 时，
QQ
R2 S2C
CP
QQ
Q'Q'
R1 S1C
CP
F主
F从
(4-30)
QQ
R2 S2C
CP
QQ
Q'Q'
R1 S1C
CP
F主
F从
0
F主 被封锁，
输出端保持原状态不变。1
F从 被打开，
进入工作状态。
小结,R1,S1又 向上传送一级，抵达 Q端 。
注意,输出端 Q的变化发生在 CP 从 1变为 0 后 !
CP = 1 时，
(4-31)
综合上述分析,主从触发器一个 CP 只能翻转一次。
前沿处，输出交叉反馈到 F主 。
后沿处，输出传递到 F从翻转完成。
CP
CP边沿处翻转
CP负沿处翻转逻辑符号,时序图：
Q
CP
RD SDC
QQ
(4-32)
R– S 触发器的电路结构演变过程由两个与非门构成基本 R－ S触发器由四个与非门构成同步 R－ S触发器由九个与非门构成主从 R－ S触发器公共结构让其接受时钟控制克服空翻
(4-33)
二,T 触发器
T触发器与 T′触发器无本质区别，只是加入了控制端 T。 R2 S2C
F从Q Q
R1 S1C
F主Q Q
CP
QQ
CP
T
T=0时 CP不起作用,T=1时与 T′
相同。
R1 = TQ
S1 = TQ
(4-34)
R2 S2C
F从Q Q
R1 S1C
F主Q Q
CP
QQ
CP
T = 0 时,将 F主 封锁，输出端 维持原态 。
T = 1 时,右图电路即为 T ’触发器，
当 cp到来时，输出端将 正常翻转 。
(4-35)
T
0
1
nQ
nQ
1nQ?
功能表时序图,CP
Q
T
RD SDC
QQ
T
逻辑符号,
(4-36)
三,JK触发器
Q Q
R2 S2C
F从Q Q
R1 S1C
F主
CP
QQ
CP
K J
JK触发器的功能最完善，
有两个控制端 J,K。
(4-37)
JK触发器的工作原理：
=0 =0
被封锁保持原态
J=K=0时：
R2 S2C
F从Q Q
R1 S1C
F主
CP
QQ
CP
K J
相当于 T触发器 T=0
(4-38)
=1 =1
相当于 T触发器 T=1
R2 S2C
F从Q Q
R1 S1C
F主
CP
QQ
CP
K J
J=K=1时：
(4-39)
=0 =1
Qn=0时
0 1
Qn+1=1
1
J=1,K=0时：
R2 S2C
F从Q Q
R1 S1C
F主
CP
QQ
CP
K J
(4-40)
=0 =1
Qn=1时
1 0
0 0
F主 被封保持原态
Qn+1 =1
R2 S2C
F从Q Q
R1 S1C
F主
CP
QQ
CP
K J
J=1,K=0时：
(4-41)
=1 =0
Qn+1=0
同样原理：
J=0,K=1时：
R2 S2C
F从Q Q
R1 S1C
F主
CP
QQ
CP
K J
(4-42)
J K Q n+ 1
0 0 Q n
0 1 0
1 0 1
1 1
nQ
功能表
JK触发器的功能小结：
1,当 J=0,K=0时，具有保持功能；
2,当 J=1,K=1时，具有翻转功能；
3,当 J=0,K=1时，具有复位功能；
4,当 J=1,K=0时，具有置位功能。
逻辑符号
RD SDC
Q
Q
K J
(4-43)
时序图
J?Q
CP
K
J
Q
保持 T
(4-44)
例 1,画出主从 JK 触发器输出端波形图。
J K Q n+1
0 0 Qn
1 1 Qn
0 1 0
1 0 1
CP
J
K
Q
(4-45)
J
K Q
Q
CP
Q2
J
K Q
Q
CP
Q1
CP
例 2,假设初始状态 Q n = 0,画出 Q1和 Q2 的波形图。
Q1
Q2
看懂逻辑符号 ；
熟练使用功能表 。
(4-46)
RD SDC
Q
Q
K J
常用“专业术语”介绍数据锁定,触发器的输出状态固定不变，
这就称作“数据锁定”。它相当于“保持”功能。
清除,在 RD = 0 时使得 Q n+1＝ 0。
预置,在 SD = 0 时使得 Q n+1＝ 1。
(4-47)
主从 J－ K 触发器的小结
1,熟练掌握 JK触发器逻辑符号的全部含义。
2,熟练掌握并正确运用
JK触发器的功能表。
QQ
K J
C SDRD
QQ
K J
C SDRD
(4-48)
§ 4.4 触发器逻辑功能的转换被转换的触发器的功能包含目的触发器的功能。
例如,JK触发器
1,当 J=0,K=0时，具有保持功能；
2,当 J=1,K=1时，具有翻转功能；
3,当 J=0,K=1时，具有复位功能；
4,当 J=1,K=0时，具有置位功能。
因此,JK触发器可以转换成其他多种触发器。
(4-49)
一,JK触发器转换成 D触发器
C
Q
Q
K J
D CP
(4-50)
二,JK触发器转换成 T触发器
C
Q
Q
K J
T
CP
(4-51)
三,D触发器转换成 T′触发器
C
QQ
D
CP
(4-52)
§ 4.5 触发器的触发方式触发方式？ 研究翻转时刻与时钟脉冲间的关系
4.5.1 电位触发方式电位触发正电位触发负电位触发
CP=1 期间翻转
CP=0 期间翻转
(4-53)
例如,下图所示的 D触发器就是电位触发方式。
c d
CP
Q Q
RD SD
a b
D
QQ
RD SDD C
QQ
RD SDD C
―高电平触发”
―低电平触发”
优点,结构简单；动作较快。
缺点,容易空翻。
适用范围：
只能用作数据锁存器。
(4-54)
4.5.2 主从触发方式主从触发方式的翻转过程：
前沿处，输出交叉反馈到 F
主 。
后沿处，输出传递到 F从翻转完成。
CP
CP=1期间输入端控制信号不容许变化
(4-55)
以主从触发的 D触发器为例,设 Qn = 0
CP
D
Q
干扰
t1 t2
正确的输出波形假设在 CP=1期间 D有一干扰出现干扰后，主从型的 D
触发器的输出波形如何？
主从触发方式存在其固有的缺陷 —一次翻转”问题。
(4-56)
QQ
Q
R2 S2C
c d
a b
CP D
Q'Q'
F从
F主
CP
Q
1
1
0
10
1 0
0 10
1 1
0
0
1
1 0
保 持解释如下,
CP
D
设 Qn = 0
保持跟随
D
端初始状态
Q实际保持注意
Q'
(4-57)
归 纳产生上述输出结果的根本原因是：主触发器是一个同步 RS触发器，
在 CP=1期间当输入信号变化时，其状态能，且只能改变一次；于是导致 CP下降沿到来时 Q状态跟随 Q’状态改变。
QQ
Q
R2 S2C
c d
a b
CP D
Q'Q'
F从
F主
CP
Q
(4-58)
主从触发方式在功能表中一般用,”表示。
CP D Q
n + 1
0 0
1 1
主从型 D触发器功能表 逻辑符号
C
QQ
D
(4-59)
在使用主从结构触发器时必须注意,只有在
CP = 1的全部时间里输入始终保持不变的条件下，用 CP 下降沿到来时的输入状态决定触发器的下态才肯定是对的。否则，必须考虑 CP=1 期间输入端状态的全部变化过程，
才能确定 CP 降沿到来时触发器的下态。
结论
(4-60)
4.5.3 边沿触发方式为了免除 CP=1期间输入控制电平不许改变的限制，可采用 边沿触发 方式。其特点是：触发器只在时钟跳转时发生翻转，而在 CP=1或
CP=0期间，输入端的任何变化都不影响输出。
如果翻转发生在上升沿就叫,上升沿触发,
或,正边沿触发,。如果翻转发生在下降沿就叫,下降沿触发,或,负边缘触发,。下面以边缘触发的 D触发器为例讲解。
(4-61)
&e &f
Q Q
&c &d
&a &b
D CP
设原态 Q=0，并设 D=1。
1
CP=0期间：
(1) c,d被锁,c、
d的输出均为 1。
0
0
11
0
(4-62)
1
(2) c=1,d=1
反馈到 a、
b的输入，
a,b输出为 0,1。
0
0
11
11
0 1
0
CP=0期间,&
e &f
Q Q
&c &d
&a &b
D CP
(4-63)
CP正沿到达时,
c,d开启，使
c=1,d=0。
Q翻转为 1
1
1
11
0 1
1 0
&e &f
Q Q
&c &d
&a &b
D CP
置 0 阻塞线置
1
维持线
0 1
(4-64)
CP正沿过后：
d=0将 c封锁,并使
b=1，维持 d=0。
1
1 0
0 1
因此以后 CP=1
期间 D的变化不影响输出。
0
0
1D=0时的翻转，请大家自己分析。
&e &f
Q Q
&c &d
&a &b
D CP
(4-65)
Q Q
e f
c d
a b
CP
D
置 0 阻塞线置 1 阻塞线置
1
维持线置
0
维持线该上升沿触发的 D触发器是 维持－阻塞型 D触发器。
(4-66)
CP D Q n+ 1
0? Q n
1? Q n
0 0
1 1
边沿触发的 D触发器功能表正沿触发触发方式在逻辑符号中的表示：
C
QQ
负沿触发
C
QQ
正沿触发
(4-67)
1,在应用触发器时，要特别注意触发形式，否则很容易造成整个数字系统工作不正常。
2,边沿触发抗干扰能力强，且不存在空翻，应用较广泛。
小结
(4-68)
§ 4.6 应用举例例,四人抢答电路。 四人参加比赛，每人一个按钮，其中一人按下按钮后，相应的指示灯亮。
并且，其它按钮按下时不起作用。
电路的核心是 74LS175四 D触发器。它的内部包含了四个 D触发器，各输入、输出以字头相区别，管脚图见下页。
(4-69)
CLR
DCP
QQ
CLR
D CP
Q Q
CLR DCP
QQ
CLRD
CP
Q Q
1Q Q1 1D 2QQ22D GND
4Q Q4 4D 3QQ33D 时钟清零
USC
公用清零公用时钟
74LS175管脚图
(4-70)
+5V
1Q
1Q
2Q
2Q
3Q
3Q
4Q
4Q
D1
D2
D3
D4
CLR CP
赛前先清零
0
输出为零发光管不亮
CP
& 1
& 2
& 2
清零
(4-71)
1Q
1Q
2Q
2Q
3Q
3Q
4Q
4Q
D1
D2
D3
D4
CLR CP
+5V
1
反相端都为 1
1开启
CP
& 1
& 2
& 2
清零
(4-72)
1Q
1Q
2Q
2Q
3Q
3Q
4Q
4Q
D1
D2
D3
D4
CLR CP
+5V
若有一按钮被按下，
比如第一个钮。
=1
=0
0
被封这时其它按钮被按下也没反应。0CP
& 1
& 2
& 2
清零
(4-73)
本章教学要求虽然花费了不少时间用于分析触发器内部电路的工作原理，
但 重点 要求大家在理解的基础上能够 牢固地记忆和正确地使用边沿触发方式下的 D 触发器和 JK
触发器的逻辑符号和功能。
(4-74)
第四章结束电子技术数字电路部分
电子技术第四章触发器数字电路部分
(4-2)
第四章 触发器
§ 4.1 概述
§ 4.2 触发器的基本形式
§ 4.3 触发器按逻辑功能的分类
§ 4.4 触发器逻辑功能的转换
§ 4.5 触发器的触发方式
§ 4.6 触发器的应用举例
(4-3)
§ 4.1 概述触发器的功能,形象地说,它具有“一触即发”的功能。在输入信号的作用下，它能够从一种状态 ( 0 或 1 )转变成另一种状态 ( 1 或 0 )。
触发器的特点,有记忆功能的逻辑部件。输出状态不只与现时的输入有关，还与原来的输出状态有关。
触发器的分类：
按功能分,有 R-S触发器,D型触发器、
JK触发器,T型等；
按触发方式划分,有电平触发方式、主从触发方式和边沿触发方式 。
(4-4)
两个输入端
§ 4.2 触发器的基本形式
&a &b
Q Q
DR DS
反馈两个输出端
——基本 RS 触发器反馈正是由于 引入反馈,才使电路具有 记忆功能 !
(4-5)
输入 RD=0,SD=1时若原状态,1Q0Q
1
1
0
0
1
0 1
0
输出仍保持,1Q0Q
&a &b
Q Q
DR DS
若原状态,0Q1Q
0
1
1
1
1
0 1
0
输出变为,1Q0Q
置,0‖！
&a &b
Q Q
DR DS
(4-6)
输入 RD=1,SD=0时若原状态,1Q0Q
1 0
1 01
0
0
1
输出变为,0Q1Q
&a &b
Q Q
DR DS
若原状态,0Q1Q
0
0
1
1
0
1 0
1
输出保持,0Q1Q
&a &b
Q Q
DR DS
置,1‖ ！
(4-7)
输入 RD=1,SD=1时若原状态：
10
1 11
0
0
1
输出保持原状态：
0Q1Q
0Q1Q
若原状态,1Q0Q
01
1 10
1
1
0
输出保持原状态：
1Q0Q
&a &b
Q Q
DR DS
&a &b
Q Q
DR DS
保持！
(4-8)
输入 RD=0,SD=0时
0 0
1 1
输出：全是 1
注意,当 RD,SD同时由 0变为 1时，翻转快的门输出变为
0，另一个不得翻转。因此，
该状态为不定状态。
&a &b
Q Q
DR DS
基本触发器的功能表
QRD SD Q
1 1
0 1
1 0
0 0
保持原状态
0 1
1 0
不定状态复位端 置位端
Q
DR DS
Q
逻辑符号
(4-9)
1,触发器是双稳态器件，只要令 RD=SD=1，
触发器即保持原态。稳态情况下，两输出互补。一般定义 Q为触发器的状态。
2,在控制端加入负脉冲，可以使触发器状态变化。
SD端加入负脉冲，使 Q=1,SD称为“置位”或
“置 1‖端。 RD端加入负脉冲，使 Q=0,RD称为“复位”或“清 0”端。
小结
(4-10)
§ 4.3 触发器按逻辑功能的分类
4.3.1 同步 RS触发器
Q Q
RD SD
a b
c d
R SCP
― 同步,的含义：由时钟 CP决定 R,S能否对输出端起控制作用。
直接清零端 直接置位端输出端输入端
(4-11)
Q Q
RD SD
a b
c d
R SCP
平时常为 1
平时常为 1
直接清零端 直接置位端直接清零端、置位端的处理：
(4-12)
CP=0时
0
1 1
触发器保持原态
CP=1时
&a &b
Q Q
DR
DS
&c &d
R SCP
1 1
1
R S
&a &b
Q Q
DR
DS
&c &d
R SCP
1 1
(4-13)
RS触发器的功能表
CP R S Q
0 φ φ 保持
1 0 0 保持
1 0 1 1 0
1 1 0 0 1
1 1 1 不确定
Q
简化的功能表
R S Q n + 1
0 0 Q n
0 1 1
1 0 0
1 1 不确定
Q
n+1 ---下一状态（ CP过后）
Qn ---原状态
RD SDR SC
逻辑符号
(4-14)
简化的功能表
R S Q n + 1
0 0 Q n
0 1 1
1 0 0
1 1 不确定由它的功能表可见：
在 R,S不相等时,Q
服从于 S !
这是一个值得重视的规律，有必要进一步归纳和进行形象化的表达。
(4-15)
R,S不相等 时,信息传送路径 的形象化表达,
c d
CP
a b
R S
1
R SC
CP
该电路的 信息传送规律在今后的学习过程中，将会 多次使用 。
(4-16)
例,画出 RS触发器的输出波形 。假设 Q的初始状态为 0。
CP
R
S
Q
Q
Set 使输出全为 1
CP撤去后状态不定
Reset
(4-17)
同步 R-S 触发器的小结
1,当 CP = 0 时,无论 R,S 为何种取值组合，输出端均“保持原态”；
2.只有当 CP=1 时,将 c门和 d门打开，控制端 R,S的取值组合才会在输出端有所反映，
即有所谓“功能表”。
Q Q
RD SD
a b
c d
R SCP
(4-18)
RD SDR SC 逻辑符号这根红颜色的线还表示一重含义：,高电平有效,，即,只有在时钟
CP＝ 1 时，它才表现出应有的逻辑功能；如果 CP＝
0，输出端 Q 则保持原状态”。
逻辑符号这根绿颜色的线也表示一重含义：,低电平有效,，即,只有在时钟
CP＝ 0 时，它才表现出应有的逻辑功能；如果 CP＝
1，输出端 Q 则保持原状态”。
RD SDR SC
(4-19)
4.3.2 D触发器
D
&c &d
Q Q
DR DS
&a &b
CP 输入端基本 RS 触发器导引门电路
(4-20)
CP=0时,a,b门被堵，输出保持原态：
0
1 1
保持
D
&c &d
Q Q
DR DS
&a &b
CP
(4-21)
D
&c &d
Q Q
DR DS
&a &b
CPD
&c &d
Q Q
DR DS
&a &b
CP
CP=1时,a,b门被打开，输出由 D决定：
若 D=0
1 0
1
1
0
01
若 D=1
1 1
0
0
1
10
结论,Qn+1 = D
(4-22)
D Q n +1
0 0
1 1
功能表
CP
D
Q
Q
例,画出 D触发器的输出波形。
逻辑符号
RD SDD C
(4-23)
1 2 3 4 5 6 7
14 13 12 11 10 9 8
1D 2D 允许
3D 4D NCVCC
1Q 2Q 3Q 4QNCGND
允许
74LS77 (4位锁存器 )
D触发器也称 D锁存器，有集成组件的产品，
如 74LS77(4位锁存器 ),74LS75(4位双稳态锁存器 )，
等等。
(4-24)
4.3.3 T'和 T触发器一,T' 触发器逻辑功能,每来一个时钟脉冲，输出的状态就翻转一次，也叫计数器。R S
R SC
CP
c d
CP
a b
(4-25)
工作原理：
c d
CP
a b
显然,当时钟 CP = 0 时，触发器必然处于保持状态。
CP = 0 时
(4-26)
归纳,在 CP ＝ 1期间，
下状态 Q n+1必然对其原状态作一次否定 !
CP =1 时
S ＝ Qn
R ＝ Qn
1
= Qn= Q
n
QnQn
QnQ n+1Q n+1Qn
T' 触发器的功能就是每来一个脉冲翻转一次 。R S
c d
CP
a b
若 Qn=0，则 Qn+1=1
若 Qn=1，则 Qn+1=0
(4-27)
由同步 RS触发器构成的 T' 触发器存在的问题,计数脉冲必须严密配合,CP脉冲不能太长，否则触发器将产生空翻现象 (CP=1期间，输出状态翻转若干次 ) 。
1 0
10
0 1
01
0 1 01
1 1
R S
c d
CP
a b
1
1 0
R S
c d
CP
a b
1
0 1
(4-28)
F主
F从
CP＝ 1时,主触发器打开，从触发器封锁 。
克服“空翻”的办法,用主从 RS触发器构成 T' 触发器。
CP＝ 0时,主触发器封锁，从触发器打开 。
动作特点,F主,F从 轮流工作。
R2 S2C
CP
Q'Q'
R1 S1C
CP
(4-29)
小结,R1,S1之值向上传送一级，抵达 Q' ；
主从触发方式 T' 触发器的工作原理
F主 被打开，进入工作状态。
F从 被封锁，输出端保持原状态不变。
CP = 1 时，
R2 S2C
CP
Q'Q'
R1 S1C
CP
F主
F从
(4-30)
R2 S2C
CP
Q'Q'
R1 S1C
CP
F主
F从
0
F主 被封锁，
输出端保持原状态不变。1
F从 被打开，
进入工作状态。
小结,R1,S1又 向上传送一级，抵达 Q端 。
注意,输出端 Q的变化发生在 CP 从 1变为 0 后 !
CP = 1 时，
(4-31)
综合上述分析,主从触发器一个 CP 只能翻转一次。
前沿处，输出交叉反馈到 F主 。
后沿处，输出传递到 F从翻转完成。
CP
CP边沿处翻转
CP负沿处翻转逻辑符号,时序图：
Q
CP
RD SDC
(4-32)
R– S 触发器的电路结构演变过程由两个与非门构成基本 R－ S触发器由四个与非门构成同步 R－ S触发器由九个与非门构成主从 R－ S触发器公共结构让其接受时钟控制克服空翻
(4-33)
二,T 触发器
T触发器与 T′触发器无本质区别，只是加入了控制端 T。 R2 S2C
F从Q Q
R1 S1C
F主Q Q
CP
CP
T
T=0时 CP不起作用,T=1时与 T′
相同。
R1 = TQ
S1 = TQ
(4-34)
R2 S2C
F从Q Q
R1 S1C
F主Q Q
CP
CP
T = 0 时,将 F主 封锁，输出端 维持原态 。
T = 1 时,右图电路即为 T ’触发器，
当 cp到来时，输出端将 正常翻转 。
(4-35)
T
0
1
nQ
nQ
1nQ?
功能表时序图,CP
Q
T
RD SDC
T
逻辑符号,
(4-36)
三,JK触发器
Q Q
R2 S2C
F从Q Q
R1 S1C
F主
CP
CP
K J
JK触发器的功能最完善，
有两个控制端 J,K。
(4-37)
JK触发器的工作原理：
=0 =0
被封锁保持原态
J=K=0时：
R2 S2C
F从Q Q
R1 S1C
F主
CP
CP
K J
相当于 T触发器 T=0
(4-38)
=1 =1
相当于 T触发器 T=1
R2 S2C
F从Q Q
R1 S1C
F主
CP
CP
K J
J=K=1时：
(4-39)
=0 =1
Qn=0时
0 1
Qn+1=1
1
J=1,K=0时：
R2 S2C
F从Q Q
R1 S1C
F主
CP
CP
K J
(4-40)
=0 =1
Qn=1时
1 0
0 0
F主 被封保持原态
Qn+1 =1
R2 S2C
F从Q Q
R1 S1C
F主
CP
CP
K J
J=1,K=0时：
(4-41)
=1 =0
Qn+1=0
同样原理：
J=0,K=1时：
R2 S2C
F从Q Q
R1 S1C
F主
CP
CP
K J
(4-42)
J K Q n+ 1
0 0 Q n
0 1 0
1 0 1
1 1
nQ
功能表
JK触发器的功能小结：
1,当 J=0,K=0时，具有保持功能；
2,当 J=1,K=1时，具有翻转功能；
3,当 J=0,K=1时，具有复位功能；
4,当 J=1,K=0时，具有置位功能。
逻辑符号
RD SDC
Q
Q
K J
(4-43)
时序图
J?Q
CP
K
J
Q
保持 T
(4-44)
例 1,画出主从 JK 触发器输出端波形图。
J K Q n+1
0 0 Qn
1 1 Qn
0 1 0
1 0 1
CP
J
K
Q
(4-45)
J
K Q
Q
CP
Q2
J
K Q
Q
CP
Q1
CP
例 2,假设初始状态 Q n = 0,画出 Q1和 Q2 的波形图。
Q1
Q2
看懂逻辑符号 ；
熟练使用功能表 。
(4-46)
RD SDC
Q
Q
K J
常用“专业术语”介绍数据锁定,触发器的输出状态固定不变，
这就称作“数据锁定”。它相当于“保持”功能。
清除,在 RD = 0 时使得 Q n+1＝ 0。
预置,在 SD = 0 时使得 Q n+1＝ 1。
(4-47)
主从 J－ K 触发器的小结
1,熟练掌握 JK触发器逻辑符号的全部含义。
2,熟练掌握并正确运用
JK触发器的功能表。
K J
C SDRD
K J
C SDRD
(4-48)
§ 4.4 触发器逻辑功能的转换被转换的触发器的功能包含目的触发器的功能。
例如,JK触发器
1,当 J=0,K=0时，具有保持功能；
2,当 J=1,K=1时，具有翻转功能；
3,当 J=0,K=1时，具有复位功能；
4,当 J=1,K=0时，具有置位功能。
因此,JK触发器可以转换成其他多种触发器。
(4-49)
一,JK触发器转换成 D触发器
C
Q
Q
K J
D CP
(4-50)
二,JK触发器转换成 T触发器
C
Q
Q
K J
T
CP
(4-51)
三,D触发器转换成 T′触发器
C
D
CP
(4-52)
§ 4.5 触发器的触发方式触发方式？ 研究翻转时刻与时钟脉冲间的关系
4.5.1 电位触发方式电位触发正电位触发负电位触发
CP=1 期间翻转
CP=0 期间翻转
(4-53)
例如,下图所示的 D触发器就是电位触发方式。
c d
CP
Q Q
RD SD
a b
D
RD SDD C
RD SDD C
―高电平触发”
―低电平触发”
优点,结构简单；动作较快。
缺点,容易空翻。
适用范围：
只能用作数据锁存器。
(4-54)
4.5.2 主从触发方式主从触发方式的翻转过程：
前沿处，输出交叉反馈到 F
主 。
后沿处，输出传递到 F从翻转完成。
CP
CP=1期间输入端控制信号不容许变化
(4-55)
以主从触发的 D触发器为例,设 Qn = 0
CP
D
Q
干扰
t1 t2
正确的输出波形假设在 CP=1期间 D有一干扰出现干扰后，主从型的 D
触发器的输出波形如何？
主从触发方式存在其固有的缺陷 —一次翻转”问题。
(4-56)
Q
R2 S2C
c d
a b
CP D
Q'Q'
F从
F主
CP
Q
1
1
0
10
1 0
0 10
1 1
0
0
1
1 0
保 持解释如下,
CP
D
设 Qn = 0
保持跟随
D
端初始状态
Q实际保持注意
Q'
(4-57)
归 纳产生上述输出结果的根本原因是：主触发器是一个同步 RS触发器，
在 CP=1期间当输入信号变化时，其状态能，且只能改变一次；于是导致 CP下降沿到来时 Q状态跟随 Q’状态改变。
Q
R2 S2C
c d
a b
CP D
Q'Q'
F从
F主
CP
Q
(4-58)
主从触发方式在功能表中一般用,”表示。
CP D Q
n + 1
0 0
1 1
主从型 D触发器功能表 逻辑符号
C
D
(4-59)
在使用主从结构触发器时必须注意,只有在
CP = 1的全部时间里输入始终保持不变的条件下，用 CP 下降沿到来时的输入状态决定触发器的下态才肯定是对的。否则，必须考虑 CP=1 期间输入端状态的全部变化过程，
才能确定 CP 降沿到来时触发器的下态。
结论
(4-60)
4.5.3 边沿触发方式为了免除 CP=1期间输入控制电平不许改变的限制，可采用 边沿触发 方式。其特点是：触发器只在时钟跳转时发生翻转，而在 CP=1或
CP=0期间，输入端的任何变化都不影响输出。
如果翻转发生在上升沿就叫,上升沿触发,
或,正边沿触发,。如果翻转发生在下降沿就叫,下降沿触发,或,负边缘触发,。下面以边缘触发的 D触发器为例讲解。
(4-61)
&e &f
Q Q
&c &d
&a &b
D CP
设原态 Q=0，并设 D=1。
1
CP=0期间：
(1) c,d被锁,c、
d的输出均为 1。
0
0
11
0
(4-62)
1
(2) c=1,d=1
反馈到 a、
b的输入，
a,b输出为 0,1。
0
0
11
11
0 1
0
CP=0期间,&
e &f
Q Q
&c &d
&a &b
D CP
(4-63)
CP正沿到达时,
c,d开启，使
c=1,d=0。
Q翻转为 1
1
1
11
0 1
1 0
&e &f
Q Q
&c &d
&a &b
D CP
置 0 阻塞线置
1
维持线
0 1
(4-64)
CP正沿过后：
d=0将 c封锁,并使
b=1，维持 d=0。
1
1 0
0 1
因此以后 CP=1
期间 D的变化不影响输出。
0
0
1D=0时的翻转，请大家自己分析。
&e &f
Q Q
&c &d
&a &b
D CP
(4-65)
Q Q
e f
c d
a b
CP
D
置 0 阻塞线置 1 阻塞线置
1
维持线置
0
维持线该上升沿触发的 D触发器是 维持－阻塞型 D触发器。
(4-66)
CP D Q n+ 1
0? Q n
1? Q n
0 0
1 1
边沿触发的 D触发器功能表正沿触发触发方式在逻辑符号中的表示：
C
负沿触发
C
正沿触发
(4-67)
1,在应用触发器时，要特别注意触发形式，否则很容易造成整个数字系统工作不正常。
2,边沿触发抗干扰能力强，且不存在空翻，应用较广泛。
小结
(4-68)
§ 4.6 应用举例例,四人抢答电路。 四人参加比赛，每人一个按钮，其中一人按下按钮后，相应的指示灯亮。
并且，其它按钮按下时不起作用。
电路的核心是 74LS175四 D触发器。它的内部包含了四个 D触发器，各输入、输出以字头相区别，管脚图见下页。
(4-69)
CLR
DCP
CLR
D CP
Q Q
CLR DCP
CLRD
CP
Q Q
1Q Q1 1D 2QQ22D GND
4Q Q4 4D 3QQ33D 时钟清零
USC
公用清零公用时钟
74LS175管脚图
(4-70)
+5V
1Q
1Q
2Q
2Q
3Q
3Q
4Q
4Q
D1
D2
D3
D4
CLR CP
赛前先清零
0
输出为零发光管不亮
CP
& 1
& 2
& 2
清零
(4-71)
1Q
1Q
2Q
2Q
3Q
3Q
4Q
4Q
D1
D2
D3
D4
CLR CP
+5V
1
反相端都为 1
1开启
CP
& 1
& 2
& 2
清零
(4-72)
1Q
1Q
2Q
2Q
3Q
3Q
4Q
4Q
D1
D2
D3
D4
CLR CP
+5V
若有一按钮被按下，
比如第一个钮。
=1
=0
0
被封这时其它按钮被按下也没反应。0CP
& 1
& 2
& 2
清零
(4-73)
本章教学要求虽然花费了不少时间用于分析触发器内部电路的工作原理，
但 重点 要求大家在理解的基础上能够 牢固地记忆和正确地使用边沿触发方式下的 D 触发器和 JK
触发器的逻辑符号和功能。
(4-74)
第四章结束电子技术数字电路部分
