1
本章主要教学内容
8086微处理器内部组成、寄存器结构
8086微处理器的外部引脚特性和作用
8086微处理器的存储器和 I/O组织
8086的时序和总线概念以及最小 /最大工作方式
80X86和 Pentium系列微处理器的组成结构及特点第 2章典型微处理器
2
本章教学目的及要求通过学习,使学生掌握 8086微处理器的基本应用；熟悉 8086微处理器的组成及其寄存器结构；掌握 8086微处理器的存储器和 I/O组织 。
第 2章典型微处理器
3
2.1 Intel 8086微处理器
Intel 8086微处理器是典型的 16位微处理器,
它采用高速运算性能的 HMOS工艺制造,芯片上集成了 2.9万只晶体管,使用单一的 +5V电源,
40条引脚双列直插式封装,有 16根数据线和 20
根地址线,可寻址的地址空间为 1MB（ 220B）,
时钟频率为 5MHz~10MHz,基本指令的执行时间为 0.3ms~0.6ms。
第 2章典型微处理器
4
8086 CPU的特点是：采用并行流水线工作方式,通过设置指令预取队列实现；对内存空间实行分段管理,将内存分为 4个段并设置地址段寄存器,
以实现对 1MB空间的寻址；支持多处理器系统；
8086可工作于两种模式下,即最小模式和最大模式 。
8086还具有多重处理能力,使它能极方便地和浮点运算器 8087,I/O处理器 8089或其他处理器组成多处理器系统,从而极大地提高了系统的数据吞吐能力和数据处理能力 。
第 2章典型微处理器
5
2.1.1 8086微处理器的内部结构
Intel 8086微处理器内部安排了两个逻辑单元,即执行部件 EU（ Execution Unit） 和总线接口部件 BIU（ Bus Interface Unit）,其组成结构如图 2-1所示 。
第 2章典型微处理器
6
总线控制逻辑
8086
总线执行部件（ EU ） 总线接口部件（ BIU ）
标志寄存器
AH
∑
BL
CL
DL
BH
CH
DH
AX
BX
CX
DX
SP
BP
SI
D I
A L U 数据总线（ 16 位）
暂存器
A L U
EU
控制电路
1 2 3 4 5 6
CS
DS
SS
ES
内部通信寄存器
IP
地址加法器指令队列
AL
数据总线地址总线地址寄存器数据寄存器
7
1,执行部件 EU
执行部件 EU 负责指令的译码,执行和数据运算,它由算术逻辑单元 （ ALU）,8个通用寄存器,1个状态标志寄存器,1个数据暂存寄存器和 EU控制电路等组成 。
执行部件 EU的基本功能是：从总线接口部件 BIU的指令队列中取出指令代码，经过指令译码器译码后执行该指令所规定的操作功能。 EU中的各个部件都通过 16
位的 ALU数据总线连接在一起，在内部可实现快速的数据传输。
第 2章典型微处理器
8
2.1.2 8086的寄存器
8086CPU中可供编程使用的有 14个 16位寄存器,按其用途可分为 8个通用寄存器,2个控制寄存器和 4个段寄存器,
如图 2-2所示 。
第 2章典型微处理器
9
累加器AH AL
BH BL
CL
DH DL
CH
SP
SI
DI
IP
FLAGS
CS
DS
SS
ES
BP
基址寄存器计数寄存器数据寄存器堆栈指针寄存器基址指针寄存器源变址寄存器目的变址寄存器指令指针寄存器标志寄存器代码段寄存器段寄存器附加段寄存器堆栈段寄存器数据寄存器地址指针和变址寄存器控制寄存器通用寄存器数据段寄存器
10
1,通用寄存器通用寄存器是一种面向寄存器的体系结构,操作数可以直接存放在这些寄存器中 。
（ 1） 数据寄存器：有 4个 16位的寄存器,其典型功能归纳如下：
AX：累加器,用于完成各类运算和传送,移位等操作；
BX：基址寄存器,在间接寻址中用于存放基地址；
CX：计数寄存器,用于在循环或串操作指令中存放计数值；
DX：数据寄存器,在间接寻址的 I/O指令中存放 。
此外，还可将每个 16位的寄存器分成独立的两个 8位寄存器来使用，即 AH,BH,CH,DH和 AL,BL,CL,DL两组。 16位数据寄存器主要用于存放常用数据，也可存放地址，而 8位寄存器只能用于存放数据。
第 2章典型微处理器
11
（ 2）指针与变址寄存器,8086的指针寄存器和变址寄存器都是 16位寄存器，一般用来存放偏移地址,4个寄存器的功能如下：
SP：堆栈指针寄存器,保存位于当前堆栈段中的数据,其内容为栈顶的偏移地址 。
BP：基址指针寄存器,在访问内存时存放内存单元的偏移地址,
或用来存放位于堆栈段中的一个数据区基址的偏移地址 。
SI：源变址寄存器,用来存放源操作数的偏移地址 。
DI：目的变址寄存器，用来存放目的操作数的偏移地址。
第 2章典型微处理器
12
2,控制寄存器
（ 1） 指令指针寄存器 IP：由于指令代码是存放在存储器的代码段中,代码段寄存器 CS指示代码段的开始,16位指令指针寄存器 IP用来指示当前指令在代码段的偏移位置 。 CPU利用 CS和 IP取得要执行的指令,然后修改 IP中的内容,使之指向 BIU要取的下一条指令的偏移地址 。
指令序列执行时,每取一次指令 IP就自动加 1,这样保证按顺序取出指令并执行相应操作 。 需要注意的是,IP是指令代码存放单元的地址指针,不能用指令取出 IP或给 IP设置给定值,但可以通过某些指令 （ 如转移类指令 ） 来修改 IP的内容 。
第 2章典型微处理器
13
（ 2） 标志寄存器 FLAG,FLAG用于反映指令执行结果或控制指令执行的形式 。 它是一个 16位的寄存器,共有 9个可用的标志位,其余 7个位空闲不用 。 各种标志按作用可分为两类：
6个状态标志,CF-进位标志 ； PF-奇偶标志 ； AF-辅助进位标志； ZF-零标志 ； SF-符号标志 ； OF-溢出标志
3个控制标志,TF-陷阱标志或单步操作标志,IF-中断允许标志； DF-方向标志第 2章典型微处理器
14
3,段寄存器
（ 1） 代码段 （ Code Segment）,用来存放程序和常数 。 系统在取指时将寻址代码段,其段地址和偏移地址分别由段寄存器 CS和指令指针 IP给出 。
（ 2） 数据段 （ Data Segment）,用于数据的保存 。
用户在寻址该段内的数据时,可以缺省段的说明,
其偏移地址可通过多种寻址方式形成 。
第 2章典型微处理器
15
（ 3） 堆栈段 （ Stack Segment）,,堆栈,是数据的一种存取方式,按照,先进后出,的方式操作 。 堆栈指针
SP用来指示栈顶 。 堆栈为保护,调度数据提供了重要的手段 。 系统在执行栈操作指令时将寻址堆栈段,这时,
段地址和偏移地址分别由段寄存器 SS和堆栈指针 SP提供 。
（ 4）附加数据段（ Extra Segment）：该段用于数据的保存。用户在访问段内的数据时，其偏移地址同样可以通过多种寻址方式来形成，但在偏移地址前要加上段的说明（即段跨越前缀 ES）。
第 2章典型微处理器
16
2.1.3 8086CPU引脚功能
8086CPU具有 40个引脚,采用双列直插式的封装形式,如图 2-4所示 。
数据总线为 16条,地址总线为 20条,其余为状态线,控制信号线,电源,地线等 。 地址 /数据总线采用了分时复用方式,即一部分引脚具有双重功能,
例如 AD15~AD0这 16个引脚,有时传送数据信号,有时可输出地址信号 。
第 2章典型微处理器
17
GND
IN TR
NMI
CLK
GND
19
IN TA ( Q S 1 )
TE ST
REA D Y
RESET
2 39
1 40
3 38
4 37
5 36
6 35
7 34
8 33
9 32
10 31
11 30
12 29
13 28
14 27
15 26
16 25
17 24
18 23
19 22
20 21
AD 14
AD 11
AD 10
AD 9
AD 8
AD 7
AD 6
AD 5
AD 4
AD 3
AD 2
AD 1
AD 0
RD
MN / MX
H O LD ( RQ / GT
0
)
BH E / S 7
6
A
A 17 / S 4
A
18 /
S
5
/ S
A
16
/ S
3
AD 15
）V CC （ + 5 V
M / IO ( S 2 )
WR ( LO CK )
H LD A ( RQ / GT
1
)
DT / R ( S 1 )
D EN ( S 0 )
A LE ( Q S 0 )
AD
12
13
AD
图 2-4 8086CPU引脚图
18
2.1.4 存储器和 I/O组织
1,存储器组织存储器内部是按字节进行组织的，两个相邻的字节被称为一个“字”。
8086CPU在组织 1M字节的存储器时，其存储空间被分成两个 512K字节的存储体：固定与 CPU的低位字节数据线 D7~D0相连的称为低字节存储体，该存储体中的每个地址均为偶数；固定与 CPU的高位字节数据线 D15~D8相连的称为高字节存储体，该存储体中的每个地址均为奇数。两个存储体之间采用字节交叉编址方式，如图 2-5所示。
第 2章典型微处理器
19
00001H 00000H
00003H 00002H
00005H 00004H
512K× 8（ 位 ） 512K× 8（ 位 ）
高字节存储体 低字节存储体
(奇地址存储体 ) (偶地址存储体 )
（ A0=1） （ A0=0）
FFFFDH FFFFCH
FFFFFH FFFFEH
图 2-5 8086存储器的分体结构
20
2,存储器分段
8086系统中采用 20位地址线来寻址 1M字节的存储空间 。 由于 CPU内所有的寄存器都只有 16位,只能寻址
64KB（ 216字节 ） 。 因此,把整个存储空间分成若干逻辑段,每个逻辑段的容量最大为 64KB。 CPU允许各个逻辑段在整个存储空间中浮动,它们可以紧密相连,
也可以相互重叠,还可以分开一段距离,如图 2-7所示 。
第 2章典型微处理器
21
∶
∶
∶
∶
00000H
图 2 - 7 存储器分段示意图逻辑段 1 起点逻辑段 2 起点逻辑段 3 起点逻辑段 4 起点
FFFFFH
逻辑段 1
≤ 6 4 KB
逻辑段 2
≤ 6 4 KB
逻辑段 3
≤ 6 4 KB
逻辑段 4
≤ 6 4 KB
22
3．逻辑地址（ LA）和物理地址（ PA）
物理地址：就是存储器的实际地址，它是指 CPU和存储器进行数据交换时所使用的地址（ 20位）。
逻辑地址：是在程序中使用的地址，它由段地址和偏移地址两部分组成（ 16位）。
逻辑地址的表示形式为“段地址 ∶ 偏移地址”。
物理地址 =段地址 × 10H＋偏移地址第 2章典型微处理器
23
4,I/O端口组织
8086的 I/O端口有以下两种编址方式：
（ 1） 统一编址：该方式将 I/O端口地址置于 1MB的存储器空间中,把它们看作存储器单元对待,每个端口占用一个存储单元的地址 。 CPU访问存储器的指令和各种寻址方式都可用于寻址 I/O端口 。 优点是不需要专门的 I/O指令,对
I/O端口操作的指令类型多,数据存取灵活,方便进行 I/O
程序的设计 ;缺点是 I/O端口要占用部分存储器的地址空间,
程序不易阅读,不容易区分哪些指令在访问存储器,哪些指令在访问外部设备 。
第 2章典型微处理器
24
（ 2） 独立编址：该方式的端口单独编址构成一个 I/O空间,
不占用存储器地址 。 CPU设置了专门的输入 /输出指令 （ IN和
OUT） 和接口控制信号来访问 I/O端口 。 8086CPU使用 16条地址线 A15~A0来作为访问 I/O端口的地址线,可访问最多 64K容量的 8位端口或 32K容量的 16位端口 。
独立编址的优点是 I/O端口的地址空间独立,控制电路和地址译码电路比较简单,采用专用的 I/O指令,使得端口操作的指令在形式上与存储器操作指令有明显区别,程序编制清晰,阅读容易；缺点是输入 /输出指令类别少,一般只能进行传送操作 。
第 2章典型微处理器
25
2.1.5 总线操作及时序
8086CPU的操作是在时钟 CLK统一控制下进行的,以便使取指令和传送数据能够协调地工作 。
8086CPU经外部总线对存储器或 I/O端口进行一次信息的输入或输出过程,称为总线操作,执行该操作所需要的时间,
称为总线周期 。 一个总线周期通常包括 T1,T2,T3,T4状态,
即 4个时钟周期 。 不同的总线操作需要不同的总线信号,对这些信号的变化进行时间顺序的描述称为,总线时序,
第 2章典型微处理器
26
1,8284A时钟信号发生器
8284A是 Intel公司专为 8086设计的时钟信号发生器,能产生 8086所需的系统时钟信号,即系统主频 。 8284A除提供恒定的时钟信号外,还对外界输入的准备就绪信号 RDY
和复位信号进行同步操作 。
8284A芯片的引脚特性如图 2-9所示。
第 2章典型微处理器
27
R EA D Y
1 1 8
2 1 7
3 1 6
4 1 5
5 1 4
6 1 3
7 1 2
8 1 1
9 1 0
8284A
C SYN C
P C L K
A EN
1
RDY
1
RDY
2
A EN
2
C L K
G N D
V
CC
X
1
X
2
A SYN C
EFI
F / C
O SC
R ES
R ESET
图 3 - 1 2 8 2 8 4 引脚特性图 2-9 8284A引脚特性
28
其工作原理简述如下：当外界的准备就绪信号 RDY输入 8284A,经时钟下降沿同步后,输出 READY信号作为 8086的准备就绪信号；外界的复位信号输入 8284A,经整形并由时钟的下降沿同步后,输出 RESET信号作为 8086的复位信号,其宽度不得小于 4个时钟周期 。 采用脉冲发生器作为振荡源时只需将脉冲发生器的输出端和 8284A的 EFI端相连,引脚 F/
接为高电平即可；采用石英晶体振荡器作为振荡源时只需将晶体振荡器连在 8284A的 X1和 X2两端,将引脚 F/接地即可 。 不管采用哪种方法,
8284A输出的时钟频率 CLK应该是振荡源频率的 1/3,振荡源频率经过驱动后,再由 OSC端输出供系统使用 。
第 2章典型微处理器
29
2,8086总线周期通常,计算机执行一条指令所需要的时间称为一个指令周期 。 而一个指令周期是由若干个总线周期所组成的,一个总线周期是 CPU通过总线与存储器或外部设备进行一次数据传输所需的时间 。
为了保证总线的读 /写操作,8086的总线周期至少要由 4
个时钟周期组成,每个时钟周期称为 T状态 。 时钟周期是 CPU
的基本时间计量单位,由主频决定 。 对于 8086来讲,其主频为 5MHz,故一个时钟周期为 200ns。
第 2章典型微处理器
30
第 2章
3,8086CPU的最小 /最大工作模式
Intel公司在设计 8086CPU芯片时,为了适应各种应用场合,构成不同规模的微型计算机系统,规定了两种工作模式,即最小工作模式和最大工作模式 。 通过 CPU的第 33条引脚 MN/来控制 。
（ 1） 最小工作模式 （ MN/=1）,当把 8086CPU的 33引脚 MN/接 +5V时,系统就处于最小工作模式了 。 最小模式系统适用于单微处理器组成的小系统,
系统中通常只有一个微处理器,所有的总线控制信号都直接由 8086CPU产生,系统中的总线控制逻辑电路被减到最少 。 该模式 8086CPU的 8条控制引脚 24~31的功能定义如表 2-7所示 。
（ 2） 最大工作模式 （ MN/=0）,当把 8086的 33引脚 MN/接地时,系统处于最大工作模式 。 此时,系统中存在两个或两个以上的微处理器,其中有一个主处理器 8086,其他处理器称为协处理器 。
典型微处理器
31
第 2章
2.2 Intel 80X86微处理器的功能结构
2.2.1 Intel 80386微处理器
80386是 Intel公司在 1985年 10月推出的 32位微处理器,
它采用先进的高速 CHMOS（ 互补高速金属氧化物半导体 ）
工艺,既具有 HMOS的高性能特点,也具有 CMOS低功耗的特点 。 80386CPU芯片内部集成有 27.5万个晶体管,整个芯片采用 132引脚的陶瓷网格阵列 PGA封装,具有高可靠性和紧密性 。 系统采用了高速缓冲器结构,可大大提高指令的执行速度和工作效率 。
典型微处理器
32
第 2章
1,80386的主要特点
（ 1） 80386微处理器拥有 32位数据总线和 32位地址总线,
可直接寻址 4GB（ 232） 的物理存储空间,同时具有虚拟存储的能力,虚拟存储空间达 64TB。 存储器采用分段结构,一个段最大可为 4G字节 。
（ 2） 系统采用了流水线和指令重叠技术,虚拟存储技术,
片内存储器管理技术,存储器管理分段分页保护技术等,使
80386系统实现了多用户多任务操作,功能得到大大加强 。
（ 3） 提供 32位的指令,可支持 8位,16位,32位的数据类型,具有 8个通用的 32位寄存器,具有片内地址转换的高速缓冲存储器 Cache。
典型微处理器
33
第 2章
（ 4） 提供 32位外部总线接口,最大数据传输速率为 32Mbps。
系统可同高速的 DRAM芯片接口,支持动态总线宽度控制,
能动态地切换 32位 /16位数据总线 。
（ 5） 具有片内集成的存储器管理部件 MMU,可支持虚拟存储和特权保护,保护机构采用 4级特权层,可选择片内分页单元 。 片内具有多任务机构,能快速完成任务的切换 。
（ 6） 通过配置浮点协处理器 80387实现数据高速处理,加快了浮点运算速度 。
（ 7） 80386系统能在时钟频率为 12.5 MHz或 16 MHz下可靠工作,指令的执行速度可达 3~4MIPS以上 。
典型微处理器
34
第 2章
2,80386的工作方式
（ 1）实地址方式：当系统启动或复位时,80386微处理器自动进入实地址方式工作,可以访问 32位寄存器组。
（ 2）保护方式：此方式下存储器按段进行组织，每段最长为 4GB，同时该方式下的 80386 CPU可寻址 4 GB物理地址及 64TB虚拟地址空间。因此，对 64TB虚拟存储空间允许每个任务最多可用 16K个段。
（ 3） 虚拟 8086方式：此方式可在实地址方式下运行 8086 应用程序,同时,利用 80386CPU的虚拟保护机构运行多用户操作系统及程序,能实现同时运行多个用户程序,计算机资源得到共享,非常灵活 。
典型微处理器
35
第 2章
3.80386的内部结构
80386CPU由总线接口部件,指令预取部件,
指令译码部件,控制部件,数据部件,保护测试部件,分段部件和分页部件等组成 。
其内部结构如图 2-16所示 。
典型微处理器
36
控制部件测试部件分段描述符超高速缓存器分段部件分页描述符超高速缓存器分页部件总线接口部件预取队列预取单元
3 2 位寄存器组桶形移位器
ALU
指令译码指令队列
3 2 位地址总线
3 2 位数据总线控制总线
NPX
接口中断复位图 2-16 80386CPU的内部结构框图
37
第 2章
2.2.2 Intel 80486微处理器
Intel公司在 1989年 4月推出了与 80386完全兼容但功能更强的 32位微处理器 80486，它是对 80386的改进和发展，是第二代 32位微处理器的代表。该芯片采用 1mm的 CHMOS工艺，芯片内集成了 120万个晶体管，时钟频率为 25~66MHz，内部寄存器为 32位，数据总线和地址总线也皆为 32位，采用 168条引线网格阵列式封装。
典型微处理器
38
第 2章典型微处理器
1,80486的主要特点
（ 1） 80486是在复杂指令集计算机 CISC技术的基础上,首次采用了精简指令集计算机 RISC技术的 80X86系列微处理器 。
（ 2） 把浮点运算部件和高速缓冲存储器 Cache集成在芯片内,
使运算速度和数据存取速度得到大大提高 。
（ 3） 80486增加了多处理器指令,增强了多重处理系统,片上硬件确保了超高速缓存一致性协议,并支持多级超高速缓存结构 。
（ 4） 80486具有机内自测试功能,可以广泛地测试片上逻辑电路,超高速缓存和片上分页转换高速缓存,支持硬件测试,
Intel软件和扩展的第三者软件,调试性能包括执行指令和存取数据时的断点设置功能 。
39
第 2章
2,80486的基本结构
80486CPU的内部结构如图 2-17所示，它包括总线接口部件、片内高速缓冲存储器 Cache、指令预取、
指令译码、控制 /保护、整数、浮点运算、分段和分页等功能部件。 80486将这些部件集成在一块芯片上，
既可以减少主板空间，还可以提高 CPU的执行速度。
典型微处理器
40
寄存器组桶形移位器
ALU
整数部件描述符寄存器极限/ 属性
PLA
分段部件 分页部件转移用旁视缓冲区
TLB
高速缓存部件
8 K B 高速缓存总线控制器数据总线收发器地址总线驱动器指令译码部件已译码队列浮点运算部件浮点寄存器组指令预取部件
3 2 字节指令队列控制R O M
A 31 ～A 2
BE 0 ～BE 1
D 31 ～D 0
各种控制信号控制/ 保护部件图 2-17 80486CPU内部结构
41
第 2章
2.3 Pentium系列微处理器基本结构及新技术
2.3.1 Pentium系列微处理器典型结构
1993年,Intel公司发布了 Pentium微处理器,它是继
80486之后研制的新一代微处理器 。 Pentium微处理器拥有全新的结构与功能,它的超标量指令流水线结构,双重分离式高速缓存,外部 64位数据总线,内部 256位指令总线,分支指令预测,高性能的浮点运算器,与 80X86系列微处理器完全兼容等一系列先进技术,给现有的 Intel体系结构和应用带来了广阔的前景 。
典型微处理器
42
第 2章
1,Pentium系列微型计算机的主要特点
（ 1） 采用了超标量双流水线结构,使微处理器可以在一个时钟周期内能够同时执行多条指令 。
（ 2） 采用两个彼此独立的高速缓冲存储器,将指令高速缓存与数据高速缓存分离,各自拥有独立的 8KB高速缓存 。
（ 3） 采用了全新设计的增强型浮点运算器 （ FPU）,FPU采用了超级流水线技术,使得它的浮点运算速度比 80486DX要快 3~5倍 。 处理器内部采用了分支预测技术,大大提高了流水线执行效率 。
典型微处理器
43
第 2章
（ 4） 系统可工作在实地址方式,保护方式,虚拟 8086方式以及具有特色的 SMM系统管理方式 。 系统复位时自动进入实地址方式,并可以从一种方式切换到另一种方式 。
（ 5） 将常用指令进行了固化及微代码的改进,把一些常用的指令 （ 如 MOV,INC,DEC,PUSH等 ） 改用硬件实现,不再使用微代码操作,使指令执行速度进一步提高 。
此外,系统使用 64位的数据总线,大幅度提高了数据传输速度 。 采用 PCI局部总线,系统内部还增强了错误检测与报告功能,支持多重处理等功能 。
典型微处理器
44
第 2章
2,Pentium微处理器的内部结构
Pentium微处理器的内部结构框图如图 2-18所示,从图中可知,Pentium微处理器的主要部件包括总线接口部件,指令高速缓存器,数据高速缓存器,指令预取部件与转移目标缓冲器,寄存器组,指令译码部件,具有两条流水线的整数处理部件 （ U流水线和 V流水线 ）,以及浮点处理部件 FPU等 。
典型微处理器
45
分支目标缓冲器控制部件地址通用器
（U 流水）
地址通用器
（V 流水）
整数寄存器组
A L U （U 流水） A L U （V 流水）
桶形移位器数据高速缓存（8 K B ）
TLB
控制R O M
预取缓冲器指令译码器分支检验与目标地址分页部件预取地址指令高速缓存（8 K B ）
TLB
浮点部件控制寄存器组加法除法乘法
6 4 位数据总线
64
3 2 位地址总线
32
32
32
32
80
80
总线部件
6 4 位数据总线
3 2 位地址总线控制总线
256
图 2-18 Pentium微处理器内部结构
46
第 2章
2.3.2 Pentium系列微处理器采用的新技术
1,超标量结构和超级流水线技术为了提高微型计算机的工作速度,可以采用某些功能部件分离的方法,使大的顺序操作分解为由不同功能部件分别完成,在时间上重叠的子操作,这种技术称为流水线技术 。
Pentium微处理器采用了超标量流水线技术,在芯片内设置多个相互独立的执行单元,使处理器在一个指令周期内能够执行多条指令 。 两条超标量流水线,U流水线和 V流水线都有自己独立的地址生成逻辑,算术逻辑部件及数据高速缓存接口 。
典型微处理器
47
第 2章
2,超高速缓存 Cache技术
Pentium芯片上有两个独立的数据和指令超高速缓存,
容量均扩充到 8~12 KB,Cache单元为处理器提供快速访问指令和数据刷新途径,这两个超高速缓存可以同时被访问,不必花费很长时间 。 指令 Cache可以提供多达 32B的原始操作码,
数据 Cache在每个时钟内可以提供两次数据访问的数据 。 每种 Cache都使用物理地址进行访问,并且都有自己的转换后援缓冲器 （ TLB） 将线性地址转换成所用的物理地址 。
Pentium中分离的代码 Cache使预取单元操作更有效,它采用
256位数据宽度的二路组相联设计,它的填充是通过使用突发的存贮传送周期来完成 。
典型微处理器
48
第 2章
3,指令预取技术
Pentium含有几个指令预取缓冲器,它在前一条执行指令的结尾之后最多可预取 94B。 此外,Pentium还实现了一种动态分支预测算法,这种算法与过去某个时间执行的指令的地址相对应 。 运行这些指令预取周期要基于过去的执行情况,
而不考虑检索的指令是否与当前正在执行的指令顺序相关 。
典型微处理器
49
第 2章
4,虚拟存储技术虚拟存储技术是一种存储管理技术,目的是扩大面向用户的内存容量 。 一般情况下,系统除了配备一定容量的内存外,还配备了较大容量的辅助存储器 。 大量的程序和数据平时是存放在辅存中的,待使用时才调入内存 。 所谓虚拟存储技术,就是采用硬件,软件相结合的方法,由系统自动分批将程序调入内存,不断地用新的程序段来覆盖内存中暂时不用的老的程序段 。 对于用户来说,可以放心地使用更大的虚拟内存,而不必过问实际内存的大小 。
典型微处理器
50
第 2章
5,微程序控制技术微程序控制的基本思想是将指令操作分解为微指令序列,
每一条微指令又包含若干可同时进行的微操作 。 微程序被固化在 CPU中,在操作时将根据机器指令不断取出微指令并执行微指令,从而实现指令规定的操作功能 。
典型微处理器
51
第 2章
6,精简指令系统 RISC技术精简指令系统计算机 RISC（ Reduced Instruction Set
Computer） 是为了增加内部寄存器的数量,简化指令和指令系统 。 RISC选用那些最常用的简单指令,使得指令数目减少,
从而使指令的长度和指令周期进一步缩短 。 这样,以前由硬件和复杂指令实现的工作,就可由用户通过简单指令来实现,
从而降低了硬件设计难度,有利于提高芯片集成度和工作速度 。 与精简指令系统计算机相应的是复杂指令系统计算机
CISC（ Complex Instruction Set Computer） 。
典型微处理器
52
第 2章
7,多媒体技术多媒体技术是指用计算机来存储,管理和处理多种信息和信息媒体,如数字,文字,声音,图像,
动画和活动影像等 。 计算机中多媒体信息的处理可以通过软件或硬件的方法来实现 。
典型微处理器
53
第 2章
8,多处理器系统多处理器系统是指一个系统中同时有几个部件可以接受指令并进行指令的译码操作 。 采用多处理器结构是为了进一步提高系统的工作速度和工作能力 。
典型微处理器
54
第 2章小结本章小结要熟悉微型计算机系统就要先掌握微处理器的体系结构和特点，本章从 8086微处理器入手，对
8086微处理器的内部功能结构进行了详细的分析。
8086内部有两大功能部件，即执行部件 EU和总线接口部件 BIU，这两个部件并行操作，取指令和执行指令可以同时进行，减少了 CPU的等待时间，充分利用了总线，从而提高了 CPU的工作效率，加快了整机的运行速度。
典型微处理器
55
8086微处理器有可供编程使用的 14个 16位寄存器，
按其用途可分为通用寄存器、段寄存器、指针和标志寄存器 3类。要理解 8086CPU的引脚信号及其功能，
弄清楚这些信号在使用时的特点，是高电平有效还是低电平有效，是输入信号、输出信号还是双向信号，对于控制信号要明确是控制内存的信号还是控制 I/O接口工作的信号。
典型微处理器第 2章小结
56
对于 8086微处理器的存储器和 I/O组织,要重点掌握存储器的分段管理,逻辑地址和物理地址的换算及 I/O端口的编址方式 。 熟悉数据在内存单元中的存放方式,以及如何分别访问高字节和低字节的数据 。 要理解 8086的总线操作和时序的工作原理,明确指令周期,总线周期和时钟周期的定义及相应关系 。 本章最后对 80X86的系列产品 80386,80486、
Pentium系列等高档微处理器的特点及基本结构做了介绍,以方便读者了解更高档的微处理器功能和应用技术 。
典型微处理器第 2章小结
57
第 2章内容到此结束谢谢各位 !
本章主要教学内容
8086微处理器内部组成、寄存器结构
8086微处理器的外部引脚特性和作用
8086微处理器的存储器和 I/O组织
8086的时序和总线概念以及最小 /最大工作方式
80X86和 Pentium系列微处理器的组成结构及特点第 2章典型微处理器
2
本章教学目的及要求通过学习,使学生掌握 8086微处理器的基本应用；熟悉 8086微处理器的组成及其寄存器结构；掌握 8086微处理器的存储器和 I/O组织 。
第 2章典型微处理器
3
2.1 Intel 8086微处理器
Intel 8086微处理器是典型的 16位微处理器,
它采用高速运算性能的 HMOS工艺制造,芯片上集成了 2.9万只晶体管,使用单一的 +5V电源,
40条引脚双列直插式封装,有 16根数据线和 20
根地址线,可寻址的地址空间为 1MB（ 220B）,
时钟频率为 5MHz~10MHz,基本指令的执行时间为 0.3ms~0.6ms。
第 2章典型微处理器
4
8086 CPU的特点是：采用并行流水线工作方式,通过设置指令预取队列实现；对内存空间实行分段管理,将内存分为 4个段并设置地址段寄存器,
以实现对 1MB空间的寻址；支持多处理器系统；
8086可工作于两种模式下,即最小模式和最大模式 。
8086还具有多重处理能力,使它能极方便地和浮点运算器 8087,I/O处理器 8089或其他处理器组成多处理器系统,从而极大地提高了系统的数据吞吐能力和数据处理能力 。
第 2章典型微处理器
5
2.1.1 8086微处理器的内部结构
Intel 8086微处理器内部安排了两个逻辑单元,即执行部件 EU（ Execution Unit） 和总线接口部件 BIU（ Bus Interface Unit）,其组成结构如图 2-1所示 。
第 2章典型微处理器
6
总线控制逻辑
8086
总线执行部件（ EU ） 总线接口部件（ BIU ）
标志寄存器
AH
∑
BL
CL
DL
BH
CH
DH
AX
BX
CX
DX
SP
BP
SI
D I
A L U 数据总线（ 16 位）
暂存器
A L U
EU
控制电路
1 2 3 4 5 6
CS
DS
SS
ES
内部通信寄存器
IP
地址加法器指令队列
AL
数据总线地址总线地址寄存器数据寄存器
7
1,执行部件 EU
执行部件 EU 负责指令的译码,执行和数据运算,它由算术逻辑单元 （ ALU）,8个通用寄存器,1个状态标志寄存器,1个数据暂存寄存器和 EU控制电路等组成 。
执行部件 EU的基本功能是：从总线接口部件 BIU的指令队列中取出指令代码，经过指令译码器译码后执行该指令所规定的操作功能。 EU中的各个部件都通过 16
位的 ALU数据总线连接在一起，在内部可实现快速的数据传输。
第 2章典型微处理器
8
2.1.2 8086的寄存器
8086CPU中可供编程使用的有 14个 16位寄存器,按其用途可分为 8个通用寄存器,2个控制寄存器和 4个段寄存器,
如图 2-2所示 。
第 2章典型微处理器
9
累加器AH AL
BH BL
CL
DH DL
CH
SP
SI
DI
IP
FLAGS
CS
DS
SS
ES
BP
基址寄存器计数寄存器数据寄存器堆栈指针寄存器基址指针寄存器源变址寄存器目的变址寄存器指令指针寄存器标志寄存器代码段寄存器段寄存器附加段寄存器堆栈段寄存器数据寄存器地址指针和变址寄存器控制寄存器通用寄存器数据段寄存器
10
1,通用寄存器通用寄存器是一种面向寄存器的体系结构,操作数可以直接存放在这些寄存器中 。
（ 1） 数据寄存器：有 4个 16位的寄存器,其典型功能归纳如下：
AX：累加器,用于完成各类运算和传送,移位等操作；
BX：基址寄存器,在间接寻址中用于存放基地址；
CX：计数寄存器,用于在循环或串操作指令中存放计数值；
DX：数据寄存器,在间接寻址的 I/O指令中存放 。
此外，还可将每个 16位的寄存器分成独立的两个 8位寄存器来使用，即 AH,BH,CH,DH和 AL,BL,CL,DL两组。 16位数据寄存器主要用于存放常用数据，也可存放地址，而 8位寄存器只能用于存放数据。
第 2章典型微处理器
11
（ 2）指针与变址寄存器,8086的指针寄存器和变址寄存器都是 16位寄存器，一般用来存放偏移地址,4个寄存器的功能如下：
SP：堆栈指针寄存器,保存位于当前堆栈段中的数据,其内容为栈顶的偏移地址 。
BP：基址指针寄存器,在访问内存时存放内存单元的偏移地址,
或用来存放位于堆栈段中的一个数据区基址的偏移地址 。
SI：源变址寄存器,用来存放源操作数的偏移地址 。
DI：目的变址寄存器，用来存放目的操作数的偏移地址。
第 2章典型微处理器
12
2,控制寄存器
（ 1） 指令指针寄存器 IP：由于指令代码是存放在存储器的代码段中,代码段寄存器 CS指示代码段的开始,16位指令指针寄存器 IP用来指示当前指令在代码段的偏移位置 。 CPU利用 CS和 IP取得要执行的指令,然后修改 IP中的内容,使之指向 BIU要取的下一条指令的偏移地址 。
指令序列执行时,每取一次指令 IP就自动加 1,这样保证按顺序取出指令并执行相应操作 。 需要注意的是,IP是指令代码存放单元的地址指针,不能用指令取出 IP或给 IP设置给定值,但可以通过某些指令 （ 如转移类指令 ） 来修改 IP的内容 。
第 2章典型微处理器
13
（ 2） 标志寄存器 FLAG,FLAG用于反映指令执行结果或控制指令执行的形式 。 它是一个 16位的寄存器,共有 9个可用的标志位,其余 7个位空闲不用 。 各种标志按作用可分为两类：
6个状态标志,CF-进位标志 ； PF-奇偶标志 ； AF-辅助进位标志； ZF-零标志 ； SF-符号标志 ； OF-溢出标志
3个控制标志,TF-陷阱标志或单步操作标志,IF-中断允许标志； DF-方向标志第 2章典型微处理器
14
3,段寄存器
（ 1） 代码段 （ Code Segment）,用来存放程序和常数 。 系统在取指时将寻址代码段,其段地址和偏移地址分别由段寄存器 CS和指令指针 IP给出 。
（ 2） 数据段 （ Data Segment）,用于数据的保存 。
用户在寻址该段内的数据时,可以缺省段的说明,
其偏移地址可通过多种寻址方式形成 。
第 2章典型微处理器
15
（ 3） 堆栈段 （ Stack Segment）,,堆栈,是数据的一种存取方式,按照,先进后出,的方式操作 。 堆栈指针
SP用来指示栈顶 。 堆栈为保护,调度数据提供了重要的手段 。 系统在执行栈操作指令时将寻址堆栈段,这时,
段地址和偏移地址分别由段寄存器 SS和堆栈指针 SP提供 。
（ 4）附加数据段（ Extra Segment）：该段用于数据的保存。用户在访问段内的数据时，其偏移地址同样可以通过多种寻址方式来形成，但在偏移地址前要加上段的说明（即段跨越前缀 ES）。
第 2章典型微处理器
16
2.1.3 8086CPU引脚功能
8086CPU具有 40个引脚,采用双列直插式的封装形式,如图 2-4所示 。
数据总线为 16条,地址总线为 20条,其余为状态线,控制信号线,电源,地线等 。 地址 /数据总线采用了分时复用方式,即一部分引脚具有双重功能,
例如 AD15~AD0这 16个引脚,有时传送数据信号,有时可输出地址信号 。
第 2章典型微处理器
17
GND
IN TR
NMI
CLK
GND
19
IN TA ( Q S 1 )
TE ST
REA D Y
RESET
2 39
1 40
3 38
4 37
5 36
6 35
7 34
8 33
9 32
10 31
11 30
12 29
13 28
14 27
15 26
16 25
17 24
18 23
19 22
20 21
AD 14
AD 11
AD 10
AD 9
AD 8
AD 7
AD 6
AD 5
AD 4
AD 3
AD 2
AD 1
AD 0
RD
MN / MX
H O LD ( RQ / GT
0
)
BH E / S 7
6
A
A 17 / S 4
A
18 /
S
5
/ S
A
16
/ S
3
AD 15
）V CC （ + 5 V
M / IO ( S 2 )
WR ( LO CK )
H LD A ( RQ / GT
1
)
DT / R ( S 1 )
D EN ( S 0 )
A LE ( Q S 0 )
AD
12
13
AD
图 2-4 8086CPU引脚图
18
2.1.4 存储器和 I/O组织
1,存储器组织存储器内部是按字节进行组织的，两个相邻的字节被称为一个“字”。
8086CPU在组织 1M字节的存储器时，其存储空间被分成两个 512K字节的存储体：固定与 CPU的低位字节数据线 D7~D0相连的称为低字节存储体，该存储体中的每个地址均为偶数；固定与 CPU的高位字节数据线 D15~D8相连的称为高字节存储体，该存储体中的每个地址均为奇数。两个存储体之间采用字节交叉编址方式，如图 2-5所示。
第 2章典型微处理器
19
00001H 00000H
00003H 00002H
00005H 00004H
512K× 8（ 位 ） 512K× 8（ 位 ）
高字节存储体 低字节存储体
(奇地址存储体 ) (偶地址存储体 )
（ A0=1） （ A0=0）
FFFFDH FFFFCH
FFFFFH FFFFEH
图 2-5 8086存储器的分体结构
20
2,存储器分段
8086系统中采用 20位地址线来寻址 1M字节的存储空间 。 由于 CPU内所有的寄存器都只有 16位,只能寻址
64KB（ 216字节 ） 。 因此,把整个存储空间分成若干逻辑段,每个逻辑段的容量最大为 64KB。 CPU允许各个逻辑段在整个存储空间中浮动,它们可以紧密相连,
也可以相互重叠,还可以分开一段距离,如图 2-7所示 。
第 2章典型微处理器
21
∶
∶
∶
∶
00000H
图 2 - 7 存储器分段示意图逻辑段 1 起点逻辑段 2 起点逻辑段 3 起点逻辑段 4 起点
FFFFFH
逻辑段 1
≤ 6 4 KB
逻辑段 2
≤ 6 4 KB
逻辑段 3
≤ 6 4 KB
逻辑段 4
≤ 6 4 KB
22
3．逻辑地址（ LA）和物理地址（ PA）
物理地址：就是存储器的实际地址，它是指 CPU和存储器进行数据交换时所使用的地址（ 20位）。
逻辑地址：是在程序中使用的地址，它由段地址和偏移地址两部分组成（ 16位）。
逻辑地址的表示形式为“段地址 ∶ 偏移地址”。
物理地址 =段地址 × 10H＋偏移地址第 2章典型微处理器
23
4,I/O端口组织
8086的 I/O端口有以下两种编址方式：
（ 1） 统一编址：该方式将 I/O端口地址置于 1MB的存储器空间中,把它们看作存储器单元对待,每个端口占用一个存储单元的地址 。 CPU访问存储器的指令和各种寻址方式都可用于寻址 I/O端口 。 优点是不需要专门的 I/O指令,对
I/O端口操作的指令类型多,数据存取灵活,方便进行 I/O
程序的设计 ;缺点是 I/O端口要占用部分存储器的地址空间,
程序不易阅读,不容易区分哪些指令在访问存储器,哪些指令在访问外部设备 。
第 2章典型微处理器
24
（ 2） 独立编址：该方式的端口单独编址构成一个 I/O空间,
不占用存储器地址 。 CPU设置了专门的输入 /输出指令 （ IN和
OUT） 和接口控制信号来访问 I/O端口 。 8086CPU使用 16条地址线 A15~A0来作为访问 I/O端口的地址线,可访问最多 64K容量的 8位端口或 32K容量的 16位端口 。
独立编址的优点是 I/O端口的地址空间独立,控制电路和地址译码电路比较简单,采用专用的 I/O指令,使得端口操作的指令在形式上与存储器操作指令有明显区别,程序编制清晰,阅读容易；缺点是输入 /输出指令类别少,一般只能进行传送操作 。
第 2章典型微处理器
25
2.1.5 总线操作及时序
8086CPU的操作是在时钟 CLK统一控制下进行的,以便使取指令和传送数据能够协调地工作 。
8086CPU经外部总线对存储器或 I/O端口进行一次信息的输入或输出过程,称为总线操作,执行该操作所需要的时间,
称为总线周期 。 一个总线周期通常包括 T1,T2,T3,T4状态,
即 4个时钟周期 。 不同的总线操作需要不同的总线信号,对这些信号的变化进行时间顺序的描述称为,总线时序,
第 2章典型微处理器
26
1,8284A时钟信号发生器
8284A是 Intel公司专为 8086设计的时钟信号发生器,能产生 8086所需的系统时钟信号,即系统主频 。 8284A除提供恒定的时钟信号外,还对外界输入的准备就绪信号 RDY
和复位信号进行同步操作 。
8284A芯片的引脚特性如图 2-9所示。
第 2章典型微处理器
27
R EA D Y
1 1 8
2 1 7
3 1 6
4 1 5
5 1 4
6 1 3
7 1 2
8 1 1
9 1 0
8284A
C SYN C
P C L K
A EN
1
RDY
1
RDY
2
A EN
2
C L K
G N D
V
CC
X
1
X
2
A SYN C
EFI
F / C
O SC
R ES
R ESET
图 3 - 1 2 8 2 8 4 引脚特性图 2-9 8284A引脚特性
28
其工作原理简述如下：当外界的准备就绪信号 RDY输入 8284A,经时钟下降沿同步后,输出 READY信号作为 8086的准备就绪信号；外界的复位信号输入 8284A,经整形并由时钟的下降沿同步后,输出 RESET信号作为 8086的复位信号,其宽度不得小于 4个时钟周期 。 采用脉冲发生器作为振荡源时只需将脉冲发生器的输出端和 8284A的 EFI端相连,引脚 F/
接为高电平即可；采用石英晶体振荡器作为振荡源时只需将晶体振荡器连在 8284A的 X1和 X2两端,将引脚 F/接地即可 。 不管采用哪种方法,
8284A输出的时钟频率 CLK应该是振荡源频率的 1/3,振荡源频率经过驱动后,再由 OSC端输出供系统使用 。
第 2章典型微处理器
29
2,8086总线周期通常,计算机执行一条指令所需要的时间称为一个指令周期 。 而一个指令周期是由若干个总线周期所组成的,一个总线周期是 CPU通过总线与存储器或外部设备进行一次数据传输所需的时间 。
为了保证总线的读 /写操作,8086的总线周期至少要由 4
个时钟周期组成,每个时钟周期称为 T状态 。 时钟周期是 CPU
的基本时间计量单位,由主频决定 。 对于 8086来讲,其主频为 5MHz,故一个时钟周期为 200ns。
第 2章典型微处理器
30
第 2章
3,8086CPU的最小 /最大工作模式
Intel公司在设计 8086CPU芯片时,为了适应各种应用场合,构成不同规模的微型计算机系统,规定了两种工作模式,即最小工作模式和最大工作模式 。 通过 CPU的第 33条引脚 MN/来控制 。
（ 1） 最小工作模式 （ MN/=1）,当把 8086CPU的 33引脚 MN/接 +5V时,系统就处于最小工作模式了 。 最小模式系统适用于单微处理器组成的小系统,
系统中通常只有一个微处理器,所有的总线控制信号都直接由 8086CPU产生,系统中的总线控制逻辑电路被减到最少 。 该模式 8086CPU的 8条控制引脚 24~31的功能定义如表 2-7所示 。
（ 2） 最大工作模式 （ MN/=0）,当把 8086的 33引脚 MN/接地时,系统处于最大工作模式 。 此时,系统中存在两个或两个以上的微处理器,其中有一个主处理器 8086,其他处理器称为协处理器 。
典型微处理器
31
第 2章
2.2 Intel 80X86微处理器的功能结构
2.2.1 Intel 80386微处理器
80386是 Intel公司在 1985年 10月推出的 32位微处理器,
它采用先进的高速 CHMOS（ 互补高速金属氧化物半导体 ）
工艺,既具有 HMOS的高性能特点,也具有 CMOS低功耗的特点 。 80386CPU芯片内部集成有 27.5万个晶体管,整个芯片采用 132引脚的陶瓷网格阵列 PGA封装,具有高可靠性和紧密性 。 系统采用了高速缓冲器结构,可大大提高指令的执行速度和工作效率 。
典型微处理器
32
第 2章
1,80386的主要特点
（ 1） 80386微处理器拥有 32位数据总线和 32位地址总线,
可直接寻址 4GB（ 232） 的物理存储空间,同时具有虚拟存储的能力,虚拟存储空间达 64TB。 存储器采用分段结构,一个段最大可为 4G字节 。
（ 2） 系统采用了流水线和指令重叠技术,虚拟存储技术,
片内存储器管理技术,存储器管理分段分页保护技术等,使
80386系统实现了多用户多任务操作,功能得到大大加强 。
（ 3） 提供 32位的指令,可支持 8位,16位,32位的数据类型,具有 8个通用的 32位寄存器,具有片内地址转换的高速缓冲存储器 Cache。
典型微处理器
33
第 2章
（ 4） 提供 32位外部总线接口,最大数据传输速率为 32Mbps。
系统可同高速的 DRAM芯片接口,支持动态总线宽度控制,
能动态地切换 32位 /16位数据总线 。
（ 5） 具有片内集成的存储器管理部件 MMU,可支持虚拟存储和特权保护,保护机构采用 4级特权层,可选择片内分页单元 。 片内具有多任务机构,能快速完成任务的切换 。
（ 6） 通过配置浮点协处理器 80387实现数据高速处理,加快了浮点运算速度 。
（ 7） 80386系统能在时钟频率为 12.5 MHz或 16 MHz下可靠工作,指令的执行速度可达 3~4MIPS以上 。
典型微处理器
34
第 2章
2,80386的工作方式
（ 1）实地址方式：当系统启动或复位时,80386微处理器自动进入实地址方式工作,可以访问 32位寄存器组。
（ 2）保护方式：此方式下存储器按段进行组织，每段最长为 4GB，同时该方式下的 80386 CPU可寻址 4 GB物理地址及 64TB虚拟地址空间。因此，对 64TB虚拟存储空间允许每个任务最多可用 16K个段。
（ 3） 虚拟 8086方式：此方式可在实地址方式下运行 8086 应用程序,同时,利用 80386CPU的虚拟保护机构运行多用户操作系统及程序,能实现同时运行多个用户程序,计算机资源得到共享,非常灵活 。
典型微处理器
35
第 2章
3.80386的内部结构
80386CPU由总线接口部件,指令预取部件,
指令译码部件,控制部件,数据部件,保护测试部件,分段部件和分页部件等组成 。
其内部结构如图 2-16所示 。
典型微处理器
36
控制部件测试部件分段描述符超高速缓存器分段部件分页描述符超高速缓存器分页部件总线接口部件预取队列预取单元
3 2 位寄存器组桶形移位器
ALU
指令译码指令队列
3 2 位地址总线
3 2 位数据总线控制总线
NPX
接口中断复位图 2-16 80386CPU的内部结构框图
37
第 2章
2.2.2 Intel 80486微处理器
Intel公司在 1989年 4月推出了与 80386完全兼容但功能更强的 32位微处理器 80486，它是对 80386的改进和发展，是第二代 32位微处理器的代表。该芯片采用 1mm的 CHMOS工艺，芯片内集成了 120万个晶体管，时钟频率为 25~66MHz，内部寄存器为 32位，数据总线和地址总线也皆为 32位，采用 168条引线网格阵列式封装。
典型微处理器
38
第 2章典型微处理器
1,80486的主要特点
（ 1） 80486是在复杂指令集计算机 CISC技术的基础上,首次采用了精简指令集计算机 RISC技术的 80X86系列微处理器 。
（ 2） 把浮点运算部件和高速缓冲存储器 Cache集成在芯片内,
使运算速度和数据存取速度得到大大提高 。
（ 3） 80486增加了多处理器指令,增强了多重处理系统,片上硬件确保了超高速缓存一致性协议,并支持多级超高速缓存结构 。
（ 4） 80486具有机内自测试功能,可以广泛地测试片上逻辑电路,超高速缓存和片上分页转换高速缓存,支持硬件测试,
Intel软件和扩展的第三者软件,调试性能包括执行指令和存取数据时的断点设置功能 。
39
第 2章
2,80486的基本结构
80486CPU的内部结构如图 2-17所示，它包括总线接口部件、片内高速缓冲存储器 Cache、指令预取、
指令译码、控制 /保护、整数、浮点运算、分段和分页等功能部件。 80486将这些部件集成在一块芯片上，
既可以减少主板空间，还可以提高 CPU的执行速度。
典型微处理器
40
寄存器组桶形移位器
ALU
整数部件描述符寄存器极限/ 属性
PLA
分段部件 分页部件转移用旁视缓冲区
TLB
高速缓存部件
8 K B 高速缓存总线控制器数据总线收发器地址总线驱动器指令译码部件已译码队列浮点运算部件浮点寄存器组指令预取部件
3 2 字节指令队列控制R O M
A 31 ～A 2
BE 0 ～BE 1
D 31 ～D 0
各种控制信号控制/ 保护部件图 2-17 80486CPU内部结构
41
第 2章
2.3 Pentium系列微处理器基本结构及新技术
2.3.1 Pentium系列微处理器典型结构
1993年,Intel公司发布了 Pentium微处理器,它是继
80486之后研制的新一代微处理器 。 Pentium微处理器拥有全新的结构与功能,它的超标量指令流水线结构,双重分离式高速缓存,外部 64位数据总线,内部 256位指令总线,分支指令预测,高性能的浮点运算器,与 80X86系列微处理器完全兼容等一系列先进技术,给现有的 Intel体系结构和应用带来了广阔的前景 。
典型微处理器
42
第 2章
1,Pentium系列微型计算机的主要特点
（ 1） 采用了超标量双流水线结构,使微处理器可以在一个时钟周期内能够同时执行多条指令 。
（ 2） 采用两个彼此独立的高速缓冲存储器,将指令高速缓存与数据高速缓存分离,各自拥有独立的 8KB高速缓存 。
（ 3） 采用了全新设计的增强型浮点运算器 （ FPU）,FPU采用了超级流水线技术,使得它的浮点运算速度比 80486DX要快 3~5倍 。 处理器内部采用了分支预测技术,大大提高了流水线执行效率 。
典型微处理器
43
第 2章
（ 4） 系统可工作在实地址方式,保护方式,虚拟 8086方式以及具有特色的 SMM系统管理方式 。 系统复位时自动进入实地址方式,并可以从一种方式切换到另一种方式 。
（ 5） 将常用指令进行了固化及微代码的改进,把一些常用的指令 （ 如 MOV,INC,DEC,PUSH等 ） 改用硬件实现,不再使用微代码操作,使指令执行速度进一步提高 。
此外,系统使用 64位的数据总线,大幅度提高了数据传输速度 。 采用 PCI局部总线,系统内部还增强了错误检测与报告功能,支持多重处理等功能 。
典型微处理器
44
第 2章
2,Pentium微处理器的内部结构
Pentium微处理器的内部结构框图如图 2-18所示,从图中可知,Pentium微处理器的主要部件包括总线接口部件,指令高速缓存器,数据高速缓存器,指令预取部件与转移目标缓冲器,寄存器组,指令译码部件,具有两条流水线的整数处理部件 （ U流水线和 V流水线 ）,以及浮点处理部件 FPU等 。
典型微处理器
45
分支目标缓冲器控制部件地址通用器
（U 流水）
地址通用器
（V 流水）
整数寄存器组
A L U （U 流水） A L U （V 流水）
桶形移位器数据高速缓存（8 K B ）
TLB
控制R O M
预取缓冲器指令译码器分支检验与目标地址分页部件预取地址指令高速缓存（8 K B ）
TLB
浮点部件控制寄存器组加法除法乘法
6 4 位数据总线
64
3 2 位地址总线
32
32
32
32
80
80
总线部件
6 4 位数据总线
3 2 位地址总线控制总线
256
图 2-18 Pentium微处理器内部结构
46
第 2章
2.3.2 Pentium系列微处理器采用的新技术
1,超标量结构和超级流水线技术为了提高微型计算机的工作速度,可以采用某些功能部件分离的方法,使大的顺序操作分解为由不同功能部件分别完成,在时间上重叠的子操作,这种技术称为流水线技术 。
Pentium微处理器采用了超标量流水线技术,在芯片内设置多个相互独立的执行单元,使处理器在一个指令周期内能够执行多条指令 。 两条超标量流水线,U流水线和 V流水线都有自己独立的地址生成逻辑,算术逻辑部件及数据高速缓存接口 。
典型微处理器
47
第 2章
2,超高速缓存 Cache技术
Pentium芯片上有两个独立的数据和指令超高速缓存,
容量均扩充到 8~12 KB,Cache单元为处理器提供快速访问指令和数据刷新途径,这两个超高速缓存可以同时被访问,不必花费很长时间 。 指令 Cache可以提供多达 32B的原始操作码,
数据 Cache在每个时钟内可以提供两次数据访问的数据 。 每种 Cache都使用物理地址进行访问,并且都有自己的转换后援缓冲器 （ TLB） 将线性地址转换成所用的物理地址 。
Pentium中分离的代码 Cache使预取单元操作更有效,它采用
256位数据宽度的二路组相联设计,它的填充是通过使用突发的存贮传送周期来完成 。
典型微处理器
48
第 2章
3,指令预取技术
Pentium含有几个指令预取缓冲器,它在前一条执行指令的结尾之后最多可预取 94B。 此外,Pentium还实现了一种动态分支预测算法,这种算法与过去某个时间执行的指令的地址相对应 。 运行这些指令预取周期要基于过去的执行情况,
而不考虑检索的指令是否与当前正在执行的指令顺序相关 。
典型微处理器
49
第 2章
4,虚拟存储技术虚拟存储技术是一种存储管理技术,目的是扩大面向用户的内存容量 。 一般情况下,系统除了配备一定容量的内存外,还配备了较大容量的辅助存储器 。 大量的程序和数据平时是存放在辅存中的,待使用时才调入内存 。 所谓虚拟存储技术,就是采用硬件,软件相结合的方法,由系统自动分批将程序调入内存,不断地用新的程序段来覆盖内存中暂时不用的老的程序段 。 对于用户来说,可以放心地使用更大的虚拟内存,而不必过问实际内存的大小 。
典型微处理器
50
第 2章
5,微程序控制技术微程序控制的基本思想是将指令操作分解为微指令序列,
每一条微指令又包含若干可同时进行的微操作 。 微程序被固化在 CPU中,在操作时将根据机器指令不断取出微指令并执行微指令,从而实现指令规定的操作功能 。
典型微处理器
51
第 2章
6,精简指令系统 RISC技术精简指令系统计算机 RISC（ Reduced Instruction Set
Computer） 是为了增加内部寄存器的数量,简化指令和指令系统 。 RISC选用那些最常用的简单指令,使得指令数目减少,
从而使指令的长度和指令周期进一步缩短 。 这样,以前由硬件和复杂指令实现的工作,就可由用户通过简单指令来实现,
从而降低了硬件设计难度,有利于提高芯片集成度和工作速度 。 与精简指令系统计算机相应的是复杂指令系统计算机
CISC（ Complex Instruction Set Computer） 。
典型微处理器
52
第 2章
7,多媒体技术多媒体技术是指用计算机来存储,管理和处理多种信息和信息媒体,如数字,文字,声音,图像,
动画和活动影像等 。 计算机中多媒体信息的处理可以通过软件或硬件的方法来实现 。
典型微处理器
53
第 2章
8,多处理器系统多处理器系统是指一个系统中同时有几个部件可以接受指令并进行指令的译码操作 。 采用多处理器结构是为了进一步提高系统的工作速度和工作能力 。
典型微处理器
54
第 2章小结本章小结要熟悉微型计算机系统就要先掌握微处理器的体系结构和特点，本章从 8086微处理器入手，对
8086微处理器的内部功能结构进行了详细的分析。
8086内部有两大功能部件，即执行部件 EU和总线接口部件 BIU，这两个部件并行操作，取指令和执行指令可以同时进行，减少了 CPU的等待时间，充分利用了总线，从而提高了 CPU的工作效率，加快了整机的运行速度。
典型微处理器
55
8086微处理器有可供编程使用的 14个 16位寄存器，
按其用途可分为通用寄存器、段寄存器、指针和标志寄存器 3类。要理解 8086CPU的引脚信号及其功能，
弄清楚这些信号在使用时的特点，是高电平有效还是低电平有效，是输入信号、输出信号还是双向信号，对于控制信号要明确是控制内存的信号还是控制 I/O接口工作的信号。
典型微处理器第 2章小结
56
对于 8086微处理器的存储器和 I/O组织,要重点掌握存储器的分段管理,逻辑地址和物理地址的换算及 I/O端口的编址方式 。 熟悉数据在内存单元中的存放方式,以及如何分别访问高字节和低字节的数据 。 要理解 8086的总线操作和时序的工作原理,明确指令周期,总线周期和时钟周期的定义及相应关系 。 本章最后对 80X86的系列产品 80386,80486、
Pentium系列等高档微处理器的特点及基本结构做了介绍,以方便读者了解更高档的微处理器功能和应用技术 。
典型微处理器第 2章小结
57
第 2章内容到此结束谢谢各位 !
