本章主要教学内容
总线的分类,特点和基本功能
常用系统总线的内部结构及引脚特性
常用局部总线的内部结构及引脚特性
常用外部设备总线的结构和特点第 5章 总线技术第 5章 总线技术本章教学目的及要求
l 从总线的基本概念入手，分析常用的系统总线和局部总线，熟悉各类总线的特点和功能
l 掌握系统总线、局部总线的应用
l 熟悉微机系统中采用的外部设备总线
5.1 总线的基本概念
5.1.1 总线概述所谓总线,是指计算机中多个部件之间公用的一组连线,是若干互连信号线的集合,由它构成系统插件间,插件的芯片间或系统间的标准信息通路 。
在微型计算机系统中,总线是各个部件信息交换的公共通道,各部件之间的联系都是通过总线实现的,
总线在计算机中起着重要的作用 。 微型计算机广泛采用总线技术,以便简化硬件,软件的系统设计 。
随着微型计算机的发展,总线技术也在不断地发展与完善,并且已经出现了一系列的标准化总线,
这些标准化总线的广泛使用,对微型计算机系统在各个领域的普及和应用起到了积极的推动作用 。 为了使微型计算机应用系统朝模块化,标准化的方向发展,标准总线应具有以下特点：
（ 1） 可以简化计算机软件和硬件的设计；
（ 2） 可以简化系统的结构；
（ 3） 易于系统的扩展；
（ 4） 便于系统的更新；
（ 5） 便于系统的调试和维修 。
5.1.2 总线分类在微型计算机系统中按照总线的规模,用途及应用场合,可将总线分为以下三类 。
（ 1） 微处理器芯片总线也称为元件级总线,这是在构成一块 CPU插件或用微处理机芯片组成一个很小系统时常用的总线,常用于 CPU芯片,
存储器芯片,I/O接口芯片等之间的信息传送 。 按所传送的信息类别不同,可将芯片总线分为传送地址,传送数据和传送控制信息等三组总线,分别简称为地址总线,数据总线和控制总线 。
（ 2）内总线也称为板极总线或系统总线，它是微型计算机系统内连接各插件板的总线，用以实现微机系统与各种扩展插件板之间的相互连接，是微机系统所特有的总线，一般用于模板之间的连接。在微型计算机系统中，系统总线是主板上微处理器和外部设备之间进行通讯时所采用的数据通道。
（ 3） 外部总线也称为通信总线,主要用于微机系统与微机系统之间或微机与外部设备 （ 如打印机,硬盘设备 ）,仪器仪表之间的通信,常用于设备级的互连 。 这种总线的数据传输可以是并行的,也可以是串行的,数据传输速率低于系统内部的总线 。
三类总线在微型计算机系统中的位置及相互关系如图 5-1所示 。
扩充存储器打印机接口通信接口网络接口仪表接口计算机打印机智能仪表局域网络
ROM RAM I / O 接口
CPU
片内总线内总线片总线外部总线主机板图 5-1微型计算机的总线层次结构
5.1.3 总线的裁决总线由多个部件共享,为了正确地实现各部件之间的信息传送,必须对总线的使用进行合理的分配和管理
。 当总线上的某个部件要与另一个部件进行通信时,首先应该发出请求信号,有时会发生在同一时刻总线上有多个部件发出总线请求信号的情况,这就要求根据一定的总线裁决原则来确定占用总线的先后次序 。 只有获得总线使用权的部件,才能在总线上传送信息,这就是所谓的总线裁决问题 。 通常,有并联,串联和循环等三种总线分配的优先级技术 。
1,并联优先权判别法当采用并联优先权判别法时,优先级别是通过一个优先权裁决电路进行判断的 。 共享总线的每个部件具有独立的总线请求线,通过请求线将各部件的请求信号送往裁决电路 。 裁决电路一般由一个优先权编码器和一个译码器组成 。 该电路接收到某个部件或多个部件发来的请求信号后,
首先经优先权编码器进行编码,然后由译码器产生相应的输出信号,发往请求总线部件中优先级最高的部件,允许该部件尽快获得总线 。 但需注意,即使某个部件获得了最先占有总线的特权,它也不一定能立即使用总线,而必须在总线不忙时,即原占有总线部件传送结束后才能使用总线 。
2,串联优先级判别法串联优先级判别法不需要优先权编码器和译码器，它采用链式结构，把共享总线的各个部件按规定的优先级别链接在链路的不同位置上。在链式结构中位置越前面的部件，优先级别越高。当前面的部件要使用总线时便发出信号，禁止后面的部件使用总线。通过这种方式，就确定了请求总线各部件中优先级最高的部件。显然，在这种方式中，当优先级高的部件频繁请求时，优先级低的部件很可能很长时间都无法获得总线使用权。
3,循环优先权判别法循环优先权判别法类似于并联优先权判别法,只是其中的优先权是动态分配的,原来的优先权编码器由一个更为复杂的电路代替,该电路把占用总线的优先权在发出总线请求的那些部件之间循环移动,从而使每个总线部件使用总线的机会相同 。
以上三种优先权判别法各有优缺点,循环优先权判别法需要大量的外部逻辑才能实现 。 串联优先权判别法不需要使用外部逻辑电路,但这种方法中所允许链接的部件数目受到很严格的限制,因为部件太多,那么链路产生的延时就将超过时钟周期长度,总线优先级别的裁决必须在一个总线周期中完成 。 从一般意义上讲,并联优先权判别方法较好,它允许在总线上连接许多部件,而裁决电路又不太复杂 。 在实际使用时可根据具体情况决定采用哪种优先权判别方法 。
5.1.4 总线数据的传送
1,总线数据的传送方式信息在总线上有三种传送方式：串行传送、并行传送和并串行传送。
（ 1）串行传送方式当信息以串行方式传送时只使用一条传输线，而且采用脉冲传送。具体操作就是在传输线上按顺序传送表示一个数码的所有二进制位的脉冲信号，每次一位。
通常第一个脉冲信号表示数码的最低有效位，最后一个脉冲信号表示数码的最高有效位。
（ 2） 并行传送方式采用并行方式传送二进制信息时,每个数据位都需要一条单独的传输线 。 信息由多少个二进制位组成,
机器就需要有多少条传输线,从而让二进制信息在不同的线上同时进行传送 。
当进行并行传送时,所有的位同时传送,所以并行传送方式的速度比串行传送的速度要快得多 。 并行传送是微机系统内部常用的传送方式 。
图 5-2中给出了串行,并行传送的示意图 。
源 目的
0
1
0
1
0
1
1
0
0
1
0
1
0
1
1
0
8 位数据线
( b )
源
0 1 1 0 1 0 1 0
目的
8T
( a )
图 5-3 总线数据的传送方式 (a) 串行传送 (b) 并行传送
（ 3） 并串行传送方式并串行传送方式是并行传送方式与串行传送方式的结合 。 当信息在总线上以并串行方式传送时,如果一个数据字由两个字节组成,那么当传送一个字节时采用并行方式,而字节之间采用串行方式 。
例如,有的微型计算机中 CPU的数据用 16位并行运算 。 但由于 CPU芯片引脚数的限制,出入 CPU的数据总线宽度是 8位 。 因此,当数据从 CPU中进入数据总线时以字节为单位,采用并串行方式进行传送 。
2,总线 数据传送 的通讯协议通讯协议是实现总线裁决和信息传送的手段,
通常分为同步方式和异步方式 。
（ 1） 同步通讯方式总线上的部件通过总线进行信息交换时用一个公共的时钟信号进行同步,这种方式称为同步通讯 。 在同步方式中,由于采用了公共时钟,每个部件何时发送或接收信息都由统一的时钟规定,
在通讯时不用附加时间标志或来回应答信号 。 所以,同步通讯具有较高的传输频率 。
（ 2） 异步通讯方式如果总线上各部件之间的距离和设备的速度相差很大,势必会降低总线的效率,在这种情况下往往采用异步通讯方式 。 异步通讯允许总线上的各个部件有各自的时钟,部件之间进行通讯时没有公共的时间标准,而是在发送信息的同时发出该部件的时间标志信号,用应答方式来协调通信过程 。
异步通讯又分为单向方式和双向方式两种 。 单向方式不能判别数据是否正确传送到对方,故大多采用双向方式,即应答式异步通讯 。
3,总线数据传送的错误检测由于外界或者自身存在着各种随机出现的干扰因素,总线上传输的信息可能产生错误 。 为此,需要采用错误检测电路来发现或纠正出现的错误,用专用的总线信号来报告出现的错误 。
最常用也是最简单的错误检测方法是奇偶校验法 。 在地址,数据或控制信息传输的同时,将它的奇偶校验信息通过另一根总线传输到信号接收方,接收方通过查验接收的信号是否符合校验规则来判断收到信号的正确性 。 一旦发现奇偶校验的错误,则通过另一条总线告知信号发送方发生了错误,
这时就可根据协定处理发现的错误 。
总线进行高速和大批量信息传输时,常采用的错误校验方式是循环冗余校验 CRC（ Cycle Redundancy
Checking） 。 CRC校验将传输的数据经过专门的电路,
产生一个 16位或 32位的 CRC码,加在数据的最后发送 。
在数据的接收端,采用相同的电路对接收到的数据进行处理 。 如果数据传输准确无误,则从线路上接收到的校验码应该与接收数据产生的校验码一致,否则就表示发生了传输错误 。
CRC校验方式对于成块数据传送中数据检错十分有效，但电路相对复杂一些,USB总线就是采用的这个方法。
5.1.5 总线标准目前总线标准有两类：
一类是 IEEE（ 美国电气及电子工程师协会 ） 标准委员会定义与解释的标准,如 IEEE-488总线和 RS-
232C串行接口标准等,这类标准现已有 20多个 。
一类是因广泛应用而被大家接受与公认的标准,
如 S-100总线,IBM PC总线,ISA总线,EISA总线,
STD总线接口标准等 。 不同的总线标准可以用于不同的微机系统或者同一微机系统的不同位置 。
通常情况下,总线能达到什么样的性能是由总线的指标体现的,主要有以下两点：
（ 1） 总线宽度：
总线宽度是指可以同时传输的数据位数,位数越多,一次传输的信息就越多 。 如 EISA总线宽度为 16位,PCI总线宽度为 32位,PCI-2总线宽度可达到 64位 。 微计算机的总线宽度一般不会超过 CPU外部数据总线的宽度 。
（ 2） 总线频率：
总线通常都有一个基本时钟,总线上其它信号都以这个时钟为基准,这个时钟的频率也是总线工作的最高频率 。 时钟的频率越高,单位时间内传输的数据量就越大 。 EISA总线的时钟频率为 8MHz,PCI总线为 33.3MHz,PCI-2总线可达
66MHz。
5.2 系统总线系统总线是组成微机系统所用的总线。常用的系统总线有 8/16位 ISA和 EISA两种。 8位 ISA总线也称为 PC总线，
16位 ISA总线也称为 PC/AT总线,80年代末期出现了 32位的
EISA总线。由于早期总线的时钟频率和最大传输率受主板上的扩展槽数量、传输线长度及扩展卡电路负载的限制，
系统总线传输速率较低，已成为限制计算机系统工作速度的一个瓶颈。随着芯片制造技术的不断提高，计算机结构的更新与工作速度也大幅度提高，全新一代的系统总线也在不断涌现。
5.2.1 PC总线
PC总线也叫做 PC/XT总线,是早期 PC/XT微机中采用的系统总线,它支持 8位数据传输和 10位寻址空间,最大通信速率为 5 MB/s。 它有 62根引脚,可插入符合 PC总线的各种扩展板,以扩展微机的功能 。 其特点是把 CPU视为总线的唯一总控设备,其余外围设备均为从属设备 。 具有价格低,可靠性好,兼容性好和使用灵活等优点 。
PC总线 62条引脚信号通过一个 31脚分为 A,B两面连接插槽,其中 A面为元件面,B面为焊接面 。 这 62条引脚信号分为地址线,数据线,控制线,状态线,辅助线与电源等 5类接口信号线 。
1,地址线 A19～ A0（ 20条 ）
20条地址总线为双向传输,其中 A19为最高位,A0为最低位
,它们用来指出内存地址或 I/O接口地址 。 在系统总线周期中由 CPU驱动,在 DMA周期中由 DMA控制器驱动,采用地址允许信号 AEN来确定 。 在存储器寻址时,利用这 20条地址线可访问 1MB
的存储空间,在进行 I/O端口寻址时,利用 16条地址线 A15～ A0
可访问 64K个端口地址,此时 A19～ A16无效 。
2,数据线 D7～ D0（ 8条 ）
数据线也是双向传输，其中 D7为最高位,D0为最低位。用于在 CPU、存储器及 I/O端口之间传输数据信息及指令操作码，
可采用相应的控制线来进行数据选通 。
3,控制线 （ 21条 ）
（ 1） AEN：地址允许信号,输出线,高电平有效 。
（ 2） ALE：地址锁存允许输出信号,高电平有效 。
（ 3）,存储器读信号,输出线,低电平有效 。
（ 4）,存储器写信号,输出线,低电平有效
（ 5）,I/O端口的读信号,输出低电平有效 。
（ 6）,I/O端口的写信号,输出线,低电平有效 。
（ 7） IRQ7～ IRQ2,6级中断请求输入信号,高电平有效 。
（ 8） DRQ3～ DRQ1,3条 DMA请求信号,输入线,高电平有效 。
（ 9） ～,4条 DMA响应信号,低电平有效 。
（ 10） T/C：计数结束信号,高电平有效 。
（ 11） RESET DRV：复位驱动信号,高电平有效 。
MEMR
MEMW
IOR
IOR
IOW
3DACK 0DACK
4,状态线（ 2条）
（ 1）,I/O通道奇偶校验输入信号,低电平有效 。
此信号由插入扩展槽的存储器卡或 I/O卡发出,用来向 CPU提供关于 I/O通道上的设备或存储器的奇偶校验信息 。 当其为低电平时,表明奇偶校验有错,会对微处理器产生不可屏蔽中断 （ NMI） 。
（ 2） I/O CHRDY,I/O通道准备就绪信号，高电平有效。该信号由扩展槽中的存储器卡或 I/O卡发出。在数据传送过程中，
当一些慢速的外设跟不上 CPU工作速度时，可将该信号变低来使 CPU或 DMA控制器插入适当的等待周期，从而延长 I/O周期或存储周期。此信号为低电平的时间不应超过 10个时钟周期。
该信号主要用来解决慢速的外设与快速 CPU或 DMA控制器之间的矛盾。
O C H C K/I
5,辅助线,电源和地线 （ 11条 ）
（ 1） OSC：晶体振荡脉冲信号,振荡周期为 70ns,主振频率为
14.318MHz,占空比为 50%。
（ 2） CLK：系统时钟信号,此信号是由 OSC三分频得到的,周期为 210 ns,频率为 4.77MHz,占空比为 33%,此信号用于总线周期同步 。
（ 3）,插件板选中信号,该信号只用于 PC/XT主板上第 8个扩展槽中的插件板 。 利用该信号向 CPU表明插件板已被选中,可以进行读取数据的操作 。
（ 4） 电源线,62芯 PC/XT总线有 ± 5V,± 12V电源,其中 +5V电源线 2条,其余电源线各 1条 。
（ 5） 地线 GND：有 3条地线 。
C A R D S L C T D
5.2.2 ISA总线
1,ISA总线的特点
PC总线仅适用于 8位数据的传送,所以,从 IBM PC/AT微机开始采用 PC/AT总线,即 ISA总线,该总线的数据传送速率最快为 8 MB/s,地址总线宽度为 24位,可以支持 16 MB的内存 。
ISA总线在 PC总线的 62引脚的基础上增加了一个 36引脚的插槽,
形成前 62引脚和后 36引脚的两个插座,这样就构成了 16位 ISA
总线 。 它可以利用前 62引脚的插座插入与 PC总线兼容的 8位接口电路卡,也可以利用整个插座插入 16位接口电路卡 。 除了数据和地址线的扩充外,16位 ISA部分还扩充了中断和 DMA请求,应答信号 。
2,引脚信号功能
16位 ISA总线的前 62引脚的信号分布及其功能与 PC总线基本相同,16位总线中新增加的 36引脚插槽信号扩展了数据线,
地址线,存储器和 I/O设备的读写控制线,中断和 DMA控制线,
电源和地线等 。
新插槽中的引脚信号分为 C（ 元件面 ） 和 D（ 焊接面 ） 两列 。
3,ISA总线的体系结构在利用 ISA总线构成的微机系统中,当内存速度较快时,
通常采用将内存移出 ISA总线并转移到自己的专用总线 — 内存总线上的体系结构,如图 5-4所示,微型计算机系统内部采用高速总线,DRAM通过内存总线与 CPU进行高速信息交换 。 ISA总线以扩展插槽形式对外开放,磁盘控制器,显示卡,声卡,打印机等接口卡均可插在 8/16位 ISA总线插槽上,以实现 ISA支持的各种外设与 CPU的通信 。
内 存 C P U P I C
系 统
D M A C
I S A 卡 I S A 卡 I S A 卡
I S A 总 线局 部 总 线 （ 内 存 总 线 ）
图 5-4 ISA总线的体系结构
5.2.3 EISA总线
EISA（ Extended Industry Standard Architecture扩展的工业标准体系结构 ） 总线是扩展的 ISA总线,引脚由原来 ISA
总线的 62个加 36个扩展到了 198个,其数据总线被扩展到 32位,
但时钟速度仍维持在 8MHz,传输速率为 33 MB/S,由于 EISA总线性能稳定,适用于网络服务器,高速图像处理,多媒体等领域,
最常见的应用是作为磁盘控制器和视频图形适配器 。 由于 EISA
是兼容机厂商共同推出的,所以其技术标准是公开的 。
与 ISA总线相比,EISA总线有如下特点：
（ 1） EISA总线用于 32 位微型计算机中,支持 32位的地址总线寻址,可寻址 4GB的存储空间,也支持 64KB的 I/O端口寻址 。
（ 2） 它具有 32位数据线,大大提高了数据传输能力,保证了系统性能的提高,使最大数据传输速率达 33 MB/S。
（ 3） EISA总线支持多处理器结构,支持多主控总线设备,具有较强的 I/O扩展能力和负载能力 。
（ 4） 具有自动配置功能,可以根据配置文件自动地初始化,配置系统板和多扩展卡 。
（ 5） 扩展了 DMA的范围和传输速度,支持 7个 DMA通道,DMA数据传输既可在 ISA方式下进行,也可在 EISA方式下进行 。 而且在
EISA方式下进行 DMA数据传输时,使用的数据总线和地址总线都是 32位的 。
（ 6） 采用同步数据传送协议,可支持常规的一次传送,也可支持突法方式即高速分组传送 。
5.3 局部总线局部总线可看作是 CPU总线和系统总线之间的一种总线 。 它具有较高的时钟频率和传输率,在一定程度上克服了系统总线的瓶颈问题,提高了系统性能 。
使用局部总线后,系统内有多条不同级别的总线,形成了,分级总线结构,。 在这种体系中,不同传输要求的设备,分类,
连接在不同性能的总线上,合理地分配系统资源,满足不同设备的不同需要 。 此外,局部总线信号独立于 CPU,处理器的更换不会影响系统结构 。
现在常用的有 3种局部总线,VESA局部总线,PCI局部总线,
AGP总线 。
5.3.1 VESA总线
1992年推出的 VESA（ Video Electronics Standards
Association 视频电子标准协会 ） 总线是一种 32位接口的局部总线,通常也称为 VL总线 。 它基于 80486微处理机的
32位局部总线,支持 16MHz～ 66MHz的时钟频率,其数据总线的宽度为 64位,地址总线为 32位,数据传输率可高达
267MB/s。
VESA局部总线接口卡参见图 5-5所示 。 与 EISA总线一样,VESA局部总线也是 ISA总线的扩展,不同之处在于
VESA局部总线没有在 16位 ISA总线连接器上增加任何器件,
而是在 16 位 ISA总线连接器的后面增加了第 3个连接器,
即 VESA连接器 。
8 位 ISA
16 位 ISA
VESA
VESA 局部总线卡图 5-5 VESA局部总线连接器
VESA局部总线上的连线与 EISA总线卡非常相似,VESA局部总线还包括一个 32位地址和数据总线,用于将存储器和 I/O设备连接到微处理器上 。
VESA局部总线出现以后,虽然提高了计算机系统的整体性能,
但也存在一定的局限性 。 主要表现在：
（ 1） 用户必须根据 CPU 的速度及系统采用的扩展总线来选用特定的 VESA总线卡 。
（ 2） 系统中的一个 VESA总线不能在多于两个 VESA总线卡的情况下运行,否则将降低系统的性能 。
（ 3） 由于其设计思想是低价格,快速上市,因此设计简单,无缓冲器,当 CPU主频大于 33 MHz时会导致延时,产生等待状态 。
5.3.2 PCI总线为解决 VESA局部总线存在的问题,1991年下半年,Intel公司首先提出了 PCI总线 （ Peripheral Component Interconnect，
外部设备互连 ） 的概念 。 PCI是一种同步且独立于处理器的 32位或 64位的局部总线,它允许外设与 CPU进行智能对话,从而避免了中断请求 （ IRQ）,直接存储器存取 （ DMA） 和 I/O通道之间的冲突 。 其工作频率为 25,33,66MHz,最大传输率可达 528MB/s。
PCI总线支持 64位数据传输,多总线主控和线性突发方式,
目前主要在奔腾 （ Pentium） 等高档微机中使用 。 PCI是高速外设与 CPU间的桥梁 。 它在 CPU 与外设间插入了一个复杂的管理层,以协调数据传输,并提供了一个标准的总线接口 。 该管理层提供信号的缓冲,使 PCI能支持 10种外设,并在高时钟频率下保持高性能 。
PCI总线有 PCI总线控制桥,即 PCI芯片组,可以支持对内存,
高速缓存,总线和输入 /输出接口的控制功能,支持突发数据传输周期,可确保总线不断载满数据 。 可减小存取延迟,能够大幅度减少外围设备取得总线控制权所需的时间,以保证数据传输的畅通 。 PCI总线所具有的主控和同步操作功能有利于提高
PCI总线的性能,而且 PCI总线不受处理器限制,兼容性强,适用于各种机型 。
PCI局部总线既符合当前的技术要求,又能满足未来技术的发展需要,已成为广泛使用的局部总线标准 。 PCI的高性能,高效率,使其成为开发当今高性能 AGP图形接口的基础 。
1,PCI总线的主要特点
（ 1） 线性突发传输
（ 2） 支持总线主控方式和同步操作
（ 3） 独立于处理器
（ 4） 即插即用
（ 5） 适合于各种机型
（ 6） 多总线共存
（ 7） 预留发展空间
（ 8） 采用了数据线和地址线复用结构,减少了总线引脚数,从而可以节约线路空间,降低设计成本
2,PCI总线信号的定义
PCI总线信号分为地址线,数据线,接口控制线,仲裁线,系统线,中断请求线,高速缓存支持,出错报告等信号线 。
PCI总线规定了两种 PCI扩展卡及连接器：一种称为长卡,另一种称为短卡 。 长卡提供 64位接口,插槽 A,B两边共定义了 188
个引脚；短卡提供 32位接口,插槽 A,B两边共定义了 124个引脚 。
除去电源线,地线,未定义的引脚之外,其余信号线按功能分类列于图 5-6中 。
P C I
总 线设 备
A D
~
A D
3 2
6 3
A D
~
A D
0
3 1
C / B E
~
0
C / B E
3
P A R 6 4
F R A M E
T R D Y
I R D Y
S T O P
D E V S E L
I D S E L
P E R R
S E R R
R E Q
G N T
C L K
R S T
P A R
C / B E
~
4 C / B E
7
R E Q 6 4
A C K 6 4
L O C K
I N T A
I N T B
I N T C
I N T D
S B O
S D O N E
T D I
T D O
T C K
T M S
T R S T
6 4 位 总 线扩 展 信 号接 口 控 制中 断 信 号支 持 C a c h e
的 信 号边 界 扫 描信 号地 址 / 数 据 线接 口 控 制信 号错 误 报 告信 号仲 裁 信 号系 统 信 号必 需 的 可 选 的图 5-6 PCI总线的引脚信号
3,PCI总线的系统结构图 5-7中给出了一个典型的 PCI总线系统结构 。 PCI局部总线与
Pentium机内部总线组合可以构成多总线系统结构,PCI总线允许在一个总线中插入 32个物理部件,每一个物理部件可以含有最多 8个不同的功能部件 。
在 PCI总线系统中,处理器与 RAM位于主机总线上,它具有 64
位数据通道和更宽以及更高的运行速度 。 指令和数据在 CPU和
RAM之间快速流动,然后数据被交给 PCI总线 。 PCI负责将数据交给 PCI扩展卡或设备 。 如果需要,也可以将数据导向 ISA、
EISA,MCA等总线或控制器如 IDE,SCSI以便进行存储 。
C a c h e
控 制 器 / P C I 桥
C P U 内 存图 形 加 速 器 I D E 控 制 器 S C S I 控 制 器 E t h e r n e t 控 制 器
P C I - P C I 桥设 备设 备
P C I 设 备功 能 部 件 0
功 能 部 件 7
P C I 设 备功 能 部 件 0
功 能 部 件 7
P C I - 桥
I S A
E I S A
I S A / E I S A /? 总 线
P C I 总 线
P C I 总 线
C P U 总 线 内 存 总 线
（ 3 2 / 6 4 位 ）
（ 3 2 / 6 4 位 ）
图 5-7 PCI总线系统结构
PCI桥的主要功能如下：
（ 1） 提供一个低延迟的访问通路,从而使处理器能够直接访问通过低延迟访问通路映射于存储器空间或 I/O空间的 PCI设备 。
（ 2） 提供能使 PCI主设备直接访问主存储器的高速通路 。
（ 3） 提供数据缓冲功能,可以使 CPU与 PCI总线上的设备并行工作而不必相互等待 。
（ 4） 可以使 PCI总线的操作与 CPU总线分开,以免相互影响,实现了 PCI总线的全部驱动控制 。
5.3.3 AGP总线
Intel公司为了解决高速视频或高品质画面的显示,在 1997
年又推出了一种高速图形接口的局部总线标准 — AGP总线 。
AGP总线是对 PCI总线的扩展和增强,但 AGP接口只能为图形设备独占,不具有一般总线的共享特性 。 采用 AGP接口,允许显示数据直接取自系统主存储器,而无需先预取至视频存储器中 。
通过系统设置,图形控制器可以从系统主存中划出一部分空间用于保存 AGP数据 。
绝大部分的微型计算机都支持 AGP总线 。 它的主要特点如下：
（ 1） 具有双重驱动技术,允许在一个总线周期内传输两次数据,即在 AGP时钟信号的上沿和下沿都进行 32位的数据传输,从而将有效带宽提高 4倍能达到 512MB/s。
（ 2） 采用带边信号传送技术,在总线上实现地址和数据的多路复用,从而把整个 32位的数据总线留出来给图形加速器 。
（ 3） 采用内存请求流水线技术,隐含了对存储器访问造成的延迟,允许系统处理图形控制器对内存进行的多次请求 。 通过内存请求的流水线策略,对各种内存请求进行排队来减少延迟,一个典型的排队可处理 12个以上的请求,
从而大大加快了数据传输的速度 。
（ 4） 通过把图形接口绕行到专用的适合传输高速图形,图像数据的 AGP通道上,解决了 PCI带宽问题 。 当 AGP承担这个任务后,PCI会有更多的能力负责其它应用的数据传输,大大减轻了 PCI总线的压力 。
（ 5） AGP总线是对 PCI总线的扩展和增强,但 AGP接口只能为图形设备独占,
不具有一般总线的共享特性 。 采用 AGP接口,允许显示数据直接取自系统主存储器,而无需先预取至视频存储器中 。
5.4 外部设备总线
5.4.1 IEEE1394总线
IEEE l394是一种新型的高速串行总线 。 它具有许多显著的特点：可以达到较高的传输速率,如 100MBps,200MBps,400MBps
等；总线采用两种数据传输模式,即同步传输模式和异步传输模式；可以实现即插即用并支持热插拔等 。 它的应用范围主要是那些带宽要求超过 100KB/s的硬盘和视频外设 。
1,IEEE 1394系统结构及工作原理
IEEE 1394的系统结构如图 5-8所示 。 IEEE 1394可以进行同步传输,也可以支持异步传输,总线通过一根 1394桥接器与计算机的外部设备相连 。
CPU 内存 I / O
1394 桥接器扫描仪 驱动器CPU
CD
ROM
驱动器数字照相机打印机
1394 内部总线联接并行总线
1394 总线
1394 线缆联接设备图 5-8 IEEE1394系统结构和接口卡用 IEEE 1394总线联接起来的设备采用一种内存编址方法,
各设备就象内存空间中的存储单元一样 。 设备地址有 64位宽,
占用 10位作为网络 ID号,6位用作节点号,48位用作内部编址 。
这样可得到总共 64个节点,每个节点上有 1023个网络 ID号,每个 ID号又具有 231TM的内存编址 。 以往的 IDE和 SCSI-2等 I/O结构采用的是通道模式,即对于每一控制器要求单独的 I/O通道 。
内存编址显然优于通道编址,它可以把设备资源当作寄存器或内存,因而可以进行处理器到内存的直接传输 。 每一个总线段称作一个节点,可对节点分别编址,复位和校验,许多节点在物理上形成一个模块,多个端口又可以集中在一个节点上 。
2,IEEE 1394总线协议
IEEE1394总线是一种基于数据包的数据传输总线,总线协议中实现了开放式互连参考模型 OSI七层协议中的三层：即传输层,
数据链路层和物理层 。
串行总线的管理层将这三个层次有机地联接起来,如图 5-9所示 。
各个层次的功能：
（ 1） 传输层：对异步传输协议的读写和锁定提供支持 。
（ 2） 数据链路层：为异步传送和等时传输两种类型的包数据提供了包传送功能 。
（ 3） 物理层：将数据链路层的逻辑信号根据不同的串行总线介质转换成相应的电信号,同时用来确保一次只有一个节点可发送数据 。
软件协议应用接口串行总线管理总线配置传输层,异步,
读,写,锁定链路层,包传送,包接收,等时会话,监听,循环控制物理层,特性,数据同步,编码 /
解码,联接头 / 媒体,信号层
IE E E 1394 物理接口图 5-9 IEEE1394串行总线协议图
5.4.2 I2C总线
1,I2C总线简介
I2C总线 （ Inter IC Bus） 是由 Philips公司推出的一种芯片间的串行通信总线,广泛应用于单片机系统中 。 在单片机应用系统中推广 I2C总线后将会大大改变单片机应用系统的结构性能,对单片机应用系统的开发带来如下好处：
（ 1） 可最大限度地简化结构 。
（ 2） 可实现电路系统的模块化,标准化设计 。
（ 3） 标准 I2C总线模块的组合开发方式大大地缩短了新品种的开发周期,有利于新产品及时地推向市场 。
（ 4） I2C总线各节点具有独立的电气特性,各节点单元电路能在相互不受影响的情况下以及在系统供电的情况下进行接入或撤除 。
（ 5） I2C总线系统的构成具有最大的灵活性 。 系统改型设计,或对已经加工好的电路板进行功能扩展时,对原有的设计及电路板系统影响是最小的 。
（ 6） I2C总线系统可以方便地对某一节点电路进行故障诊断与跟踪,有极好的可维护性 。
2,I2C总线的性能特点
I2C总线的串行数据传送与一般的串行数据传送无论从接口电气特性,传送状态管理以及程序编制特点等方面都有很大的不同,I2C总线主要具有以下特性：
（ 1） 二线传输
（ 2） 当系统中有多个主器件时,在 I2C总线工作时任何一个主器件都可成为主控制器 。 多机竞争时的时钟同步与总线仲裁都由硬件与标准软件模块自动完成,无须用户介入 。
（ 3） I2C总线传输时,采用状态码的管理方法 。
（ 4） 系统中所有外围器件及模块采用器件地址及引脚地址的编址方法 。
（ 5） 所有带 I2C接口的外围器件都具有应答功能 。
（ 6） I2C总线电气接口有 严格的规范,在硬件结构上,任何一个具有 I2C总线接口的外围器件,不论其功能差别有多大,都具有相同的电气接口,各节点的电源都可以单独供电,并可在系统带电情况下接入或撤出 。
本章小结总线是微型计算机系统的重要组成部分,总线性能的好坏直接影响到微型计算机系统的整体工作性能 。 总线传递着 CPU和其它部件之间的各类信息来实现数据传输,使微型计算机系统具有组态灵活,
易于扩展等优点 。
微型计算机的主板上通常配有 CPU总线,Cache
总线,内存总线,系统总线,局部总线,外设总线等 。 目前,应用广泛的微型计算机总线都实现了标准化,便于连接各个部件时遵守共同的总线规范 。
在应用时只需根据总线标准的要求来实现和完成接口的功能,形成了一种通用的总线接口技术 。
第 5章内容到此结束谢谢各位 !
总线的分类,特点和基本功能
常用系统总线的内部结构及引脚特性
常用局部总线的内部结构及引脚特性
常用外部设备总线的结构和特点第 5章 总线技术第 5章 总线技术本章教学目的及要求
l 从总线的基本概念入手，分析常用的系统总线和局部总线，熟悉各类总线的特点和功能
l 掌握系统总线、局部总线的应用
l 熟悉微机系统中采用的外部设备总线
5.1 总线的基本概念
5.1.1 总线概述所谓总线,是指计算机中多个部件之间公用的一组连线,是若干互连信号线的集合,由它构成系统插件间,插件的芯片间或系统间的标准信息通路 。
在微型计算机系统中,总线是各个部件信息交换的公共通道,各部件之间的联系都是通过总线实现的,
总线在计算机中起着重要的作用 。 微型计算机广泛采用总线技术,以便简化硬件,软件的系统设计 。
随着微型计算机的发展,总线技术也在不断地发展与完善,并且已经出现了一系列的标准化总线,
这些标准化总线的广泛使用,对微型计算机系统在各个领域的普及和应用起到了积极的推动作用 。 为了使微型计算机应用系统朝模块化,标准化的方向发展,标准总线应具有以下特点：
（ 1） 可以简化计算机软件和硬件的设计；
（ 2） 可以简化系统的结构；
（ 3） 易于系统的扩展；
（ 4） 便于系统的更新；
（ 5） 便于系统的调试和维修 。
5.1.2 总线分类在微型计算机系统中按照总线的规模,用途及应用场合,可将总线分为以下三类 。
（ 1） 微处理器芯片总线也称为元件级总线,这是在构成一块 CPU插件或用微处理机芯片组成一个很小系统时常用的总线,常用于 CPU芯片,
存储器芯片,I/O接口芯片等之间的信息传送 。 按所传送的信息类别不同,可将芯片总线分为传送地址,传送数据和传送控制信息等三组总线,分别简称为地址总线,数据总线和控制总线 。
（ 2）内总线也称为板极总线或系统总线，它是微型计算机系统内连接各插件板的总线，用以实现微机系统与各种扩展插件板之间的相互连接，是微机系统所特有的总线，一般用于模板之间的连接。在微型计算机系统中，系统总线是主板上微处理器和外部设备之间进行通讯时所采用的数据通道。
（ 3） 外部总线也称为通信总线,主要用于微机系统与微机系统之间或微机与外部设备 （ 如打印机,硬盘设备 ）,仪器仪表之间的通信,常用于设备级的互连 。 这种总线的数据传输可以是并行的,也可以是串行的,数据传输速率低于系统内部的总线 。
三类总线在微型计算机系统中的位置及相互关系如图 5-1所示 。
扩充存储器打印机接口通信接口网络接口仪表接口计算机打印机智能仪表局域网络
ROM RAM I / O 接口
CPU
片内总线内总线片总线外部总线主机板图 5-1微型计算机的总线层次结构
5.1.3 总线的裁决总线由多个部件共享,为了正确地实现各部件之间的信息传送,必须对总线的使用进行合理的分配和管理
。 当总线上的某个部件要与另一个部件进行通信时,首先应该发出请求信号,有时会发生在同一时刻总线上有多个部件发出总线请求信号的情况,这就要求根据一定的总线裁决原则来确定占用总线的先后次序 。 只有获得总线使用权的部件,才能在总线上传送信息,这就是所谓的总线裁决问题 。 通常,有并联,串联和循环等三种总线分配的优先级技术 。
1,并联优先权判别法当采用并联优先权判别法时,优先级别是通过一个优先权裁决电路进行判断的 。 共享总线的每个部件具有独立的总线请求线,通过请求线将各部件的请求信号送往裁决电路 。 裁决电路一般由一个优先权编码器和一个译码器组成 。 该电路接收到某个部件或多个部件发来的请求信号后,
首先经优先权编码器进行编码,然后由译码器产生相应的输出信号,发往请求总线部件中优先级最高的部件,允许该部件尽快获得总线 。 但需注意,即使某个部件获得了最先占有总线的特权,它也不一定能立即使用总线,而必须在总线不忙时,即原占有总线部件传送结束后才能使用总线 。
2,串联优先级判别法串联优先级判别法不需要优先权编码器和译码器，它采用链式结构，把共享总线的各个部件按规定的优先级别链接在链路的不同位置上。在链式结构中位置越前面的部件，优先级别越高。当前面的部件要使用总线时便发出信号，禁止后面的部件使用总线。通过这种方式，就确定了请求总线各部件中优先级最高的部件。显然，在这种方式中，当优先级高的部件频繁请求时，优先级低的部件很可能很长时间都无法获得总线使用权。
3,循环优先权判别法循环优先权判别法类似于并联优先权判别法,只是其中的优先权是动态分配的,原来的优先权编码器由一个更为复杂的电路代替,该电路把占用总线的优先权在发出总线请求的那些部件之间循环移动,从而使每个总线部件使用总线的机会相同 。
以上三种优先权判别法各有优缺点,循环优先权判别法需要大量的外部逻辑才能实现 。 串联优先权判别法不需要使用外部逻辑电路,但这种方法中所允许链接的部件数目受到很严格的限制,因为部件太多,那么链路产生的延时就将超过时钟周期长度,总线优先级别的裁决必须在一个总线周期中完成 。 从一般意义上讲,并联优先权判别方法较好,它允许在总线上连接许多部件,而裁决电路又不太复杂 。 在实际使用时可根据具体情况决定采用哪种优先权判别方法 。
5.1.4 总线数据的传送
1,总线数据的传送方式信息在总线上有三种传送方式：串行传送、并行传送和并串行传送。
（ 1）串行传送方式当信息以串行方式传送时只使用一条传输线，而且采用脉冲传送。具体操作就是在传输线上按顺序传送表示一个数码的所有二进制位的脉冲信号，每次一位。
通常第一个脉冲信号表示数码的最低有效位，最后一个脉冲信号表示数码的最高有效位。
（ 2） 并行传送方式采用并行方式传送二进制信息时,每个数据位都需要一条单独的传输线 。 信息由多少个二进制位组成,
机器就需要有多少条传输线,从而让二进制信息在不同的线上同时进行传送 。
当进行并行传送时,所有的位同时传送,所以并行传送方式的速度比串行传送的速度要快得多 。 并行传送是微机系统内部常用的传送方式 。
图 5-2中给出了串行,并行传送的示意图 。
源 目的
0
1
0
1
0
1
1
0
0
1
0
1
0
1
1
0
8 位数据线
( b )
源
0 1 1 0 1 0 1 0
目的
8T
( a )
图 5-3 总线数据的传送方式 (a) 串行传送 (b) 并行传送
（ 3） 并串行传送方式并串行传送方式是并行传送方式与串行传送方式的结合 。 当信息在总线上以并串行方式传送时,如果一个数据字由两个字节组成,那么当传送一个字节时采用并行方式,而字节之间采用串行方式 。
例如,有的微型计算机中 CPU的数据用 16位并行运算 。 但由于 CPU芯片引脚数的限制,出入 CPU的数据总线宽度是 8位 。 因此,当数据从 CPU中进入数据总线时以字节为单位,采用并串行方式进行传送 。
2,总线 数据传送 的通讯协议通讯协议是实现总线裁决和信息传送的手段,
通常分为同步方式和异步方式 。
（ 1） 同步通讯方式总线上的部件通过总线进行信息交换时用一个公共的时钟信号进行同步,这种方式称为同步通讯 。 在同步方式中,由于采用了公共时钟,每个部件何时发送或接收信息都由统一的时钟规定,
在通讯时不用附加时间标志或来回应答信号 。 所以,同步通讯具有较高的传输频率 。
（ 2） 异步通讯方式如果总线上各部件之间的距离和设备的速度相差很大,势必会降低总线的效率,在这种情况下往往采用异步通讯方式 。 异步通讯允许总线上的各个部件有各自的时钟,部件之间进行通讯时没有公共的时间标准,而是在发送信息的同时发出该部件的时间标志信号,用应答方式来协调通信过程 。
异步通讯又分为单向方式和双向方式两种 。 单向方式不能判别数据是否正确传送到对方,故大多采用双向方式,即应答式异步通讯 。
3,总线数据传送的错误检测由于外界或者自身存在着各种随机出现的干扰因素,总线上传输的信息可能产生错误 。 为此,需要采用错误检测电路来发现或纠正出现的错误,用专用的总线信号来报告出现的错误 。
最常用也是最简单的错误检测方法是奇偶校验法 。 在地址,数据或控制信息传输的同时,将它的奇偶校验信息通过另一根总线传输到信号接收方,接收方通过查验接收的信号是否符合校验规则来判断收到信号的正确性 。 一旦发现奇偶校验的错误,则通过另一条总线告知信号发送方发生了错误,
这时就可根据协定处理发现的错误 。
总线进行高速和大批量信息传输时,常采用的错误校验方式是循环冗余校验 CRC（ Cycle Redundancy
Checking） 。 CRC校验将传输的数据经过专门的电路,
产生一个 16位或 32位的 CRC码,加在数据的最后发送 。
在数据的接收端,采用相同的电路对接收到的数据进行处理 。 如果数据传输准确无误,则从线路上接收到的校验码应该与接收数据产生的校验码一致,否则就表示发生了传输错误 。
CRC校验方式对于成块数据传送中数据检错十分有效，但电路相对复杂一些,USB总线就是采用的这个方法。
5.1.5 总线标准目前总线标准有两类：
一类是 IEEE（ 美国电气及电子工程师协会 ） 标准委员会定义与解释的标准,如 IEEE-488总线和 RS-
232C串行接口标准等,这类标准现已有 20多个 。
一类是因广泛应用而被大家接受与公认的标准,
如 S-100总线,IBM PC总线,ISA总线,EISA总线,
STD总线接口标准等 。 不同的总线标准可以用于不同的微机系统或者同一微机系统的不同位置 。
通常情况下,总线能达到什么样的性能是由总线的指标体现的,主要有以下两点：
（ 1） 总线宽度：
总线宽度是指可以同时传输的数据位数,位数越多,一次传输的信息就越多 。 如 EISA总线宽度为 16位,PCI总线宽度为 32位,PCI-2总线宽度可达到 64位 。 微计算机的总线宽度一般不会超过 CPU外部数据总线的宽度 。
（ 2） 总线频率：
总线通常都有一个基本时钟,总线上其它信号都以这个时钟为基准,这个时钟的频率也是总线工作的最高频率 。 时钟的频率越高,单位时间内传输的数据量就越大 。 EISA总线的时钟频率为 8MHz,PCI总线为 33.3MHz,PCI-2总线可达
66MHz。
5.2 系统总线系统总线是组成微机系统所用的总线。常用的系统总线有 8/16位 ISA和 EISA两种。 8位 ISA总线也称为 PC总线，
16位 ISA总线也称为 PC/AT总线,80年代末期出现了 32位的
EISA总线。由于早期总线的时钟频率和最大传输率受主板上的扩展槽数量、传输线长度及扩展卡电路负载的限制，
系统总线传输速率较低，已成为限制计算机系统工作速度的一个瓶颈。随着芯片制造技术的不断提高，计算机结构的更新与工作速度也大幅度提高，全新一代的系统总线也在不断涌现。
5.2.1 PC总线
PC总线也叫做 PC/XT总线,是早期 PC/XT微机中采用的系统总线,它支持 8位数据传输和 10位寻址空间,最大通信速率为 5 MB/s。 它有 62根引脚,可插入符合 PC总线的各种扩展板,以扩展微机的功能 。 其特点是把 CPU视为总线的唯一总控设备,其余外围设备均为从属设备 。 具有价格低,可靠性好,兼容性好和使用灵活等优点 。
PC总线 62条引脚信号通过一个 31脚分为 A,B两面连接插槽,其中 A面为元件面,B面为焊接面 。 这 62条引脚信号分为地址线,数据线,控制线,状态线,辅助线与电源等 5类接口信号线 。
1,地址线 A19～ A0（ 20条 ）
20条地址总线为双向传输,其中 A19为最高位,A0为最低位
,它们用来指出内存地址或 I/O接口地址 。 在系统总线周期中由 CPU驱动,在 DMA周期中由 DMA控制器驱动,采用地址允许信号 AEN来确定 。 在存储器寻址时,利用这 20条地址线可访问 1MB
的存储空间,在进行 I/O端口寻址时,利用 16条地址线 A15～ A0
可访问 64K个端口地址,此时 A19～ A16无效 。
2,数据线 D7～ D0（ 8条 ）
数据线也是双向传输，其中 D7为最高位,D0为最低位。用于在 CPU、存储器及 I/O端口之间传输数据信息及指令操作码，
可采用相应的控制线来进行数据选通 。
3,控制线 （ 21条 ）
（ 1） AEN：地址允许信号,输出线,高电平有效 。
（ 2） ALE：地址锁存允许输出信号,高电平有效 。
（ 3）,存储器读信号,输出线,低电平有效 。
（ 4）,存储器写信号,输出线,低电平有效
（ 5）,I/O端口的读信号,输出低电平有效 。
（ 6）,I/O端口的写信号,输出线,低电平有效 。
（ 7） IRQ7～ IRQ2,6级中断请求输入信号,高电平有效 。
（ 8） DRQ3～ DRQ1,3条 DMA请求信号,输入线,高电平有效 。
（ 9） ～,4条 DMA响应信号,低电平有效 。
（ 10） T/C：计数结束信号,高电平有效 。
（ 11） RESET DRV：复位驱动信号,高电平有效 。
MEMR
MEMW
IOR
IOR
IOW
3DACK 0DACK
4,状态线（ 2条）
（ 1）,I/O通道奇偶校验输入信号,低电平有效 。
此信号由插入扩展槽的存储器卡或 I/O卡发出,用来向 CPU提供关于 I/O通道上的设备或存储器的奇偶校验信息 。 当其为低电平时,表明奇偶校验有错,会对微处理器产生不可屏蔽中断 （ NMI） 。
（ 2） I/O CHRDY,I/O通道准备就绪信号，高电平有效。该信号由扩展槽中的存储器卡或 I/O卡发出。在数据传送过程中，
当一些慢速的外设跟不上 CPU工作速度时，可将该信号变低来使 CPU或 DMA控制器插入适当的等待周期，从而延长 I/O周期或存储周期。此信号为低电平的时间不应超过 10个时钟周期。
该信号主要用来解决慢速的外设与快速 CPU或 DMA控制器之间的矛盾。
O C H C K/I
5,辅助线,电源和地线 （ 11条 ）
（ 1） OSC：晶体振荡脉冲信号,振荡周期为 70ns,主振频率为
14.318MHz,占空比为 50%。
（ 2） CLK：系统时钟信号,此信号是由 OSC三分频得到的,周期为 210 ns,频率为 4.77MHz,占空比为 33%,此信号用于总线周期同步 。
（ 3）,插件板选中信号,该信号只用于 PC/XT主板上第 8个扩展槽中的插件板 。 利用该信号向 CPU表明插件板已被选中,可以进行读取数据的操作 。
（ 4） 电源线,62芯 PC/XT总线有 ± 5V,± 12V电源,其中 +5V电源线 2条,其余电源线各 1条 。
（ 5） 地线 GND：有 3条地线 。
C A R D S L C T D
5.2.2 ISA总线
1,ISA总线的特点
PC总线仅适用于 8位数据的传送,所以,从 IBM PC/AT微机开始采用 PC/AT总线,即 ISA总线,该总线的数据传送速率最快为 8 MB/s,地址总线宽度为 24位,可以支持 16 MB的内存 。
ISA总线在 PC总线的 62引脚的基础上增加了一个 36引脚的插槽,
形成前 62引脚和后 36引脚的两个插座,这样就构成了 16位 ISA
总线 。 它可以利用前 62引脚的插座插入与 PC总线兼容的 8位接口电路卡,也可以利用整个插座插入 16位接口电路卡 。 除了数据和地址线的扩充外,16位 ISA部分还扩充了中断和 DMA请求,应答信号 。
2,引脚信号功能
16位 ISA总线的前 62引脚的信号分布及其功能与 PC总线基本相同,16位总线中新增加的 36引脚插槽信号扩展了数据线,
地址线,存储器和 I/O设备的读写控制线,中断和 DMA控制线,
电源和地线等 。
新插槽中的引脚信号分为 C（ 元件面 ） 和 D（ 焊接面 ） 两列 。
3,ISA总线的体系结构在利用 ISA总线构成的微机系统中,当内存速度较快时,
通常采用将内存移出 ISA总线并转移到自己的专用总线 — 内存总线上的体系结构,如图 5-4所示,微型计算机系统内部采用高速总线,DRAM通过内存总线与 CPU进行高速信息交换 。 ISA总线以扩展插槽形式对外开放,磁盘控制器,显示卡,声卡,打印机等接口卡均可插在 8/16位 ISA总线插槽上,以实现 ISA支持的各种外设与 CPU的通信 。
内 存 C P U P I C
系 统
D M A C
I S A 卡 I S A 卡 I S A 卡
I S A 总 线局 部 总 线 （ 内 存 总 线 ）
图 5-4 ISA总线的体系结构
5.2.3 EISA总线
EISA（ Extended Industry Standard Architecture扩展的工业标准体系结构 ） 总线是扩展的 ISA总线,引脚由原来 ISA
总线的 62个加 36个扩展到了 198个,其数据总线被扩展到 32位,
但时钟速度仍维持在 8MHz,传输速率为 33 MB/S,由于 EISA总线性能稳定,适用于网络服务器,高速图像处理,多媒体等领域,
最常见的应用是作为磁盘控制器和视频图形适配器 。 由于 EISA
是兼容机厂商共同推出的,所以其技术标准是公开的 。
与 ISA总线相比,EISA总线有如下特点：
（ 1） EISA总线用于 32 位微型计算机中,支持 32位的地址总线寻址,可寻址 4GB的存储空间,也支持 64KB的 I/O端口寻址 。
（ 2） 它具有 32位数据线,大大提高了数据传输能力,保证了系统性能的提高,使最大数据传输速率达 33 MB/S。
（ 3） EISA总线支持多处理器结构,支持多主控总线设备,具有较强的 I/O扩展能力和负载能力 。
（ 4） 具有自动配置功能,可以根据配置文件自动地初始化,配置系统板和多扩展卡 。
（ 5） 扩展了 DMA的范围和传输速度,支持 7个 DMA通道,DMA数据传输既可在 ISA方式下进行,也可在 EISA方式下进行 。 而且在
EISA方式下进行 DMA数据传输时,使用的数据总线和地址总线都是 32位的 。
（ 6） 采用同步数据传送协议,可支持常规的一次传送,也可支持突法方式即高速分组传送 。
5.3 局部总线局部总线可看作是 CPU总线和系统总线之间的一种总线 。 它具有较高的时钟频率和传输率,在一定程度上克服了系统总线的瓶颈问题,提高了系统性能 。
使用局部总线后,系统内有多条不同级别的总线,形成了,分级总线结构,。 在这种体系中,不同传输要求的设备,分类,
连接在不同性能的总线上,合理地分配系统资源,满足不同设备的不同需要 。 此外,局部总线信号独立于 CPU,处理器的更换不会影响系统结构 。
现在常用的有 3种局部总线,VESA局部总线,PCI局部总线,
AGP总线 。
5.3.1 VESA总线
1992年推出的 VESA（ Video Electronics Standards
Association 视频电子标准协会 ） 总线是一种 32位接口的局部总线,通常也称为 VL总线 。 它基于 80486微处理机的
32位局部总线,支持 16MHz～ 66MHz的时钟频率,其数据总线的宽度为 64位,地址总线为 32位,数据传输率可高达
267MB/s。
VESA局部总线接口卡参见图 5-5所示 。 与 EISA总线一样,VESA局部总线也是 ISA总线的扩展,不同之处在于
VESA局部总线没有在 16位 ISA总线连接器上增加任何器件,
而是在 16 位 ISA总线连接器的后面增加了第 3个连接器,
即 VESA连接器 。
8 位 ISA
16 位 ISA
VESA
VESA 局部总线卡图 5-5 VESA局部总线连接器
VESA局部总线上的连线与 EISA总线卡非常相似,VESA局部总线还包括一个 32位地址和数据总线,用于将存储器和 I/O设备连接到微处理器上 。
VESA局部总线出现以后,虽然提高了计算机系统的整体性能,
但也存在一定的局限性 。 主要表现在：
（ 1） 用户必须根据 CPU 的速度及系统采用的扩展总线来选用特定的 VESA总线卡 。
（ 2） 系统中的一个 VESA总线不能在多于两个 VESA总线卡的情况下运行,否则将降低系统的性能 。
（ 3） 由于其设计思想是低价格,快速上市,因此设计简单,无缓冲器,当 CPU主频大于 33 MHz时会导致延时,产生等待状态 。
5.3.2 PCI总线为解决 VESA局部总线存在的问题,1991年下半年,Intel公司首先提出了 PCI总线 （ Peripheral Component Interconnect，
外部设备互连 ） 的概念 。 PCI是一种同步且独立于处理器的 32位或 64位的局部总线,它允许外设与 CPU进行智能对话,从而避免了中断请求 （ IRQ）,直接存储器存取 （ DMA） 和 I/O通道之间的冲突 。 其工作频率为 25,33,66MHz,最大传输率可达 528MB/s。
PCI总线支持 64位数据传输,多总线主控和线性突发方式,
目前主要在奔腾 （ Pentium） 等高档微机中使用 。 PCI是高速外设与 CPU间的桥梁 。 它在 CPU 与外设间插入了一个复杂的管理层,以协调数据传输,并提供了一个标准的总线接口 。 该管理层提供信号的缓冲,使 PCI能支持 10种外设,并在高时钟频率下保持高性能 。
PCI总线有 PCI总线控制桥,即 PCI芯片组,可以支持对内存,
高速缓存,总线和输入 /输出接口的控制功能,支持突发数据传输周期,可确保总线不断载满数据 。 可减小存取延迟,能够大幅度减少外围设备取得总线控制权所需的时间,以保证数据传输的畅通 。 PCI总线所具有的主控和同步操作功能有利于提高
PCI总线的性能,而且 PCI总线不受处理器限制,兼容性强,适用于各种机型 。
PCI局部总线既符合当前的技术要求,又能满足未来技术的发展需要,已成为广泛使用的局部总线标准 。 PCI的高性能,高效率,使其成为开发当今高性能 AGP图形接口的基础 。
1,PCI总线的主要特点
（ 1） 线性突发传输
（ 2） 支持总线主控方式和同步操作
（ 3） 独立于处理器
（ 4） 即插即用
（ 5） 适合于各种机型
（ 6） 多总线共存
（ 7） 预留发展空间
（ 8） 采用了数据线和地址线复用结构,减少了总线引脚数,从而可以节约线路空间,降低设计成本
2,PCI总线信号的定义
PCI总线信号分为地址线,数据线,接口控制线,仲裁线,系统线,中断请求线,高速缓存支持,出错报告等信号线 。
PCI总线规定了两种 PCI扩展卡及连接器：一种称为长卡,另一种称为短卡 。 长卡提供 64位接口,插槽 A,B两边共定义了 188
个引脚；短卡提供 32位接口,插槽 A,B两边共定义了 124个引脚 。
除去电源线,地线,未定义的引脚之外,其余信号线按功能分类列于图 5-6中 。
P C I
总 线设 备
A D
~
A D
3 2
6 3
A D
~
A D
0
3 1
C / B E
~
0
C / B E
3
P A R 6 4
F R A M E
T R D Y
I R D Y
S T O P
D E V S E L
I D S E L
P E R R
S E R R
R E Q
G N T
C L K
R S T
P A R
C / B E
~
4 C / B E
7
R E Q 6 4
A C K 6 4
L O C K
I N T A
I N T B
I N T C
I N T D
S B O
S D O N E
T D I
T D O
T C K
T M S
T R S T
6 4 位 总 线扩 展 信 号接 口 控 制中 断 信 号支 持 C a c h e
的 信 号边 界 扫 描信 号地 址 / 数 据 线接 口 控 制信 号错 误 报 告信 号仲 裁 信 号系 统 信 号必 需 的 可 选 的图 5-6 PCI总线的引脚信号
3,PCI总线的系统结构图 5-7中给出了一个典型的 PCI总线系统结构 。 PCI局部总线与
Pentium机内部总线组合可以构成多总线系统结构,PCI总线允许在一个总线中插入 32个物理部件,每一个物理部件可以含有最多 8个不同的功能部件 。
在 PCI总线系统中,处理器与 RAM位于主机总线上,它具有 64
位数据通道和更宽以及更高的运行速度 。 指令和数据在 CPU和
RAM之间快速流动,然后数据被交给 PCI总线 。 PCI负责将数据交给 PCI扩展卡或设备 。 如果需要,也可以将数据导向 ISA、
EISA,MCA等总线或控制器如 IDE,SCSI以便进行存储 。
C a c h e
控 制 器 / P C I 桥
C P U 内 存图 形 加 速 器 I D E 控 制 器 S C S I 控 制 器 E t h e r n e t 控 制 器
P C I - P C I 桥设 备设 备
P C I 设 备功 能 部 件 0
功 能 部 件 7
P C I 设 备功 能 部 件 0
功 能 部 件 7
P C I - 桥
I S A
E I S A
I S A / E I S A /? 总 线
P C I 总 线
P C I 总 线
C P U 总 线 内 存 总 线
（ 3 2 / 6 4 位 ）
（ 3 2 / 6 4 位 ）
图 5-7 PCI总线系统结构
PCI桥的主要功能如下：
（ 1） 提供一个低延迟的访问通路,从而使处理器能够直接访问通过低延迟访问通路映射于存储器空间或 I/O空间的 PCI设备 。
（ 2） 提供能使 PCI主设备直接访问主存储器的高速通路 。
（ 3） 提供数据缓冲功能,可以使 CPU与 PCI总线上的设备并行工作而不必相互等待 。
（ 4） 可以使 PCI总线的操作与 CPU总线分开,以免相互影响,实现了 PCI总线的全部驱动控制 。
5.3.3 AGP总线
Intel公司为了解决高速视频或高品质画面的显示,在 1997
年又推出了一种高速图形接口的局部总线标准 — AGP总线 。
AGP总线是对 PCI总线的扩展和增强,但 AGP接口只能为图形设备独占,不具有一般总线的共享特性 。 采用 AGP接口,允许显示数据直接取自系统主存储器,而无需先预取至视频存储器中 。
通过系统设置,图形控制器可以从系统主存中划出一部分空间用于保存 AGP数据 。
绝大部分的微型计算机都支持 AGP总线 。 它的主要特点如下：
（ 1） 具有双重驱动技术,允许在一个总线周期内传输两次数据,即在 AGP时钟信号的上沿和下沿都进行 32位的数据传输,从而将有效带宽提高 4倍能达到 512MB/s。
（ 2） 采用带边信号传送技术,在总线上实现地址和数据的多路复用,从而把整个 32位的数据总线留出来给图形加速器 。
（ 3） 采用内存请求流水线技术,隐含了对存储器访问造成的延迟,允许系统处理图形控制器对内存进行的多次请求 。 通过内存请求的流水线策略,对各种内存请求进行排队来减少延迟,一个典型的排队可处理 12个以上的请求,
从而大大加快了数据传输的速度 。
（ 4） 通过把图形接口绕行到专用的适合传输高速图形,图像数据的 AGP通道上,解决了 PCI带宽问题 。 当 AGP承担这个任务后,PCI会有更多的能力负责其它应用的数据传输,大大减轻了 PCI总线的压力 。
（ 5） AGP总线是对 PCI总线的扩展和增强,但 AGP接口只能为图形设备独占,
不具有一般总线的共享特性 。 采用 AGP接口,允许显示数据直接取自系统主存储器,而无需先预取至视频存储器中 。
5.4 外部设备总线
5.4.1 IEEE1394总线
IEEE l394是一种新型的高速串行总线 。 它具有许多显著的特点：可以达到较高的传输速率,如 100MBps,200MBps,400MBps
等；总线采用两种数据传输模式,即同步传输模式和异步传输模式；可以实现即插即用并支持热插拔等 。 它的应用范围主要是那些带宽要求超过 100KB/s的硬盘和视频外设 。
1,IEEE 1394系统结构及工作原理
IEEE 1394的系统结构如图 5-8所示 。 IEEE 1394可以进行同步传输,也可以支持异步传输,总线通过一根 1394桥接器与计算机的外部设备相连 。
CPU 内存 I / O
1394 桥接器扫描仪 驱动器CPU
CD
ROM
驱动器数字照相机打印机
1394 内部总线联接并行总线
1394 总线
1394 线缆联接设备图 5-8 IEEE1394系统结构和接口卡用 IEEE 1394总线联接起来的设备采用一种内存编址方法,
各设备就象内存空间中的存储单元一样 。 设备地址有 64位宽,
占用 10位作为网络 ID号,6位用作节点号,48位用作内部编址 。
这样可得到总共 64个节点,每个节点上有 1023个网络 ID号,每个 ID号又具有 231TM的内存编址 。 以往的 IDE和 SCSI-2等 I/O结构采用的是通道模式,即对于每一控制器要求单独的 I/O通道 。
内存编址显然优于通道编址,它可以把设备资源当作寄存器或内存,因而可以进行处理器到内存的直接传输 。 每一个总线段称作一个节点,可对节点分别编址,复位和校验,许多节点在物理上形成一个模块,多个端口又可以集中在一个节点上 。
2,IEEE 1394总线协议
IEEE1394总线是一种基于数据包的数据传输总线,总线协议中实现了开放式互连参考模型 OSI七层协议中的三层：即传输层,
数据链路层和物理层 。
串行总线的管理层将这三个层次有机地联接起来,如图 5-9所示 。
各个层次的功能：
（ 1） 传输层：对异步传输协议的读写和锁定提供支持 。
（ 2） 数据链路层：为异步传送和等时传输两种类型的包数据提供了包传送功能 。
（ 3） 物理层：将数据链路层的逻辑信号根据不同的串行总线介质转换成相应的电信号,同时用来确保一次只有一个节点可发送数据 。
软件协议应用接口串行总线管理总线配置传输层,异步,
读,写,锁定链路层,包传送,包接收,等时会话,监听,循环控制物理层,特性,数据同步,编码 /
解码,联接头 / 媒体,信号层
IE E E 1394 物理接口图 5-9 IEEE1394串行总线协议图
5.4.2 I2C总线
1,I2C总线简介
I2C总线 （ Inter IC Bus） 是由 Philips公司推出的一种芯片间的串行通信总线,广泛应用于单片机系统中 。 在单片机应用系统中推广 I2C总线后将会大大改变单片机应用系统的结构性能,对单片机应用系统的开发带来如下好处：
（ 1） 可最大限度地简化结构 。
（ 2） 可实现电路系统的模块化,标准化设计 。
（ 3） 标准 I2C总线模块的组合开发方式大大地缩短了新品种的开发周期,有利于新产品及时地推向市场 。
（ 4） I2C总线各节点具有独立的电气特性,各节点单元电路能在相互不受影响的情况下以及在系统供电的情况下进行接入或撤除 。
（ 5） I2C总线系统的构成具有最大的灵活性 。 系统改型设计,或对已经加工好的电路板进行功能扩展时,对原有的设计及电路板系统影响是最小的 。
（ 6） I2C总线系统可以方便地对某一节点电路进行故障诊断与跟踪,有极好的可维护性 。
2,I2C总线的性能特点
I2C总线的串行数据传送与一般的串行数据传送无论从接口电气特性,传送状态管理以及程序编制特点等方面都有很大的不同,I2C总线主要具有以下特性：
（ 1） 二线传输
（ 2） 当系统中有多个主器件时,在 I2C总线工作时任何一个主器件都可成为主控制器 。 多机竞争时的时钟同步与总线仲裁都由硬件与标准软件模块自动完成,无须用户介入 。
（ 3） I2C总线传输时,采用状态码的管理方法 。
（ 4） 系统中所有外围器件及模块采用器件地址及引脚地址的编址方法 。
（ 5） 所有带 I2C接口的外围器件都具有应答功能 。
（ 6） I2C总线电气接口有 严格的规范,在硬件结构上,任何一个具有 I2C总线接口的外围器件,不论其功能差别有多大,都具有相同的电气接口,各节点的电源都可以单独供电,并可在系统带电情况下接入或撤出 。
本章小结总线是微型计算机系统的重要组成部分,总线性能的好坏直接影响到微型计算机系统的整体工作性能 。 总线传递着 CPU和其它部件之间的各类信息来实现数据传输,使微型计算机系统具有组态灵活,
易于扩展等优点 。
微型计算机的主板上通常配有 CPU总线,Cache
总线,内存总线,系统总线,局部总线,外设总线等 。 目前,应用广泛的微型计算机总线都实现了标准化,便于连接各个部件时遵守共同的总线规范 。
在应用时只需根据总线标准的要求来实现和完成接口的功能,形成了一种通用的总线接口技术 。
第 5章内容到此结束谢谢各位 !
