1
本章主要教学内容
半导体存储器的分类和性能,存储器系统的层次结构
随机存取存储器 RAM和只读存储器
ROM的特性,功能和原理
存储器与 CPU的连接方法
高速缓冲存储器和虚拟存储器技术第 4章半导体存储器及其接口
2
第 4章半导体存储器及其接口
4.1 存储器概述存储器是计算机中用来存储信息的记忆部件,
在运行程序时,CPU自动连续地从存储器中取出指令并执行指令规定的操作,计算机每完成一条指令,
至少要执行一次访问存储器的操作,并把处理结果存储在存储器中 。 因此,存储器是微机系统不可缺少的组成部分,是计算机中各种信息的存储和交流中心 。
3
第 4章半导体存储器及其接口
4.1.1 存储器的分类
1,按存储介质分类
（ 1） 用半导体器件做成的存储器称为半导体存储器,按制造工艺可把半导体存储器分为双极型,CMOS型,HMOS型等类别 。
（ 2） 用磁性材料做成的存储器称为磁表面存储器,如磁盘存储器和磁带存储器等 。
（ 3） 用光学材料做成的存储器称为光表面存储器,如光盘存储器 。
4
第 4章半导体存储器及其接口
2,按存储器的存取方式分类
（ 1） 只读存储器 ROM,ROM中所存储的内容是固定不变的,
即只能读出不能写入 。 ROM一般用来存放微机的系统管理程序,监控程序等 。
（ 2） 随机存取存储器 RAM,RAM中的任意一个存储单元都可被随机读写,且存取时间与存储单元的物理位置无关,读写速度较快 。 RAM主要用来存放输入,输出数据及中间结果并与外存储器交换信息 。
5
第 4章半导体存储器及其接口
（ 3） 顺序存取存储器 （ SAM）,SAM只能按照某种次序存取,即存取时间与存储单元的物理位置有关 。 由于按顺序读写的特点以及工作速度较慢,常用作外存存储器,例如磁带就是一种典型的顺序存储器 。
（ 4） 直接存取存储器 （ DAM）,DAM在存取数据时不必对存储介质做完整的顺序搜索而可以直接存取 。 例如磁盘和光盘都是典型的直接存取存储器,磁盘的逻辑扇区在每个磁道内顺序排列,邻近磁道紧接排列,读取磁盘中某扇区的内容时先要寻道定位,然后在磁道内顺序找到相应扇区 。
6
第 4章半导体存储器及其接口
3,按信息的可保存性分类根据存储器信息的可保存性可将存储器分为易失性存储器和非易失性存储器 。 断电后信息将消失的存储器为易失性存储器,如半导体介质的 RAM。 断电后仍保持信息的存储器为非易失性存储器,如半导体介质的 ROM,磁盘,光盘存储器等 。
7
第 4章半导体存储器及其接口
4,按在微机系统中的作用分类
（ 1） 主存储器：用来存放当前正在运行的程序和数据,位于主机内部 。 CPU通过指令可以直接访问主存储器 。 现代微机大多采用半导体存储器 。
（ 2） 辅助存储器：用来存储 CPU当前操作暂时用不到的程序或数据,位于主机外部,CPU不能直接用指令对外存储器进行读写操作 。 辅助存储器主要有磁带,磁盘和光盘等 。
（ 3） 高速缓冲存储器 Cache：是计算机系统中的一个高速小容量的存储器,位于 CPU和内存之间 。 高速缓存主要由高速静态 RAM组成 。
8
第 4章半导体存储器及其接口
5,按制造工艺分类半导体存储器可根据制造工艺的不同,分为双极型
（ 如 TTL）,MOS型等类存储器 。 双极型存储器集成度低,
功耗大,价格高但速度快； MOS型存储器集成度高,功耗低,
速度较慢但价格低 。 MOS型存储器还可进一步分为 NMOS
（ N沟道 MOS）,HMOS（ 高密度 MOS）,CMOS（ 互补型
MOS） 等不同工艺产品 。 其中,CMOS电路具有功耗低,速度快的特点,在计算机中应用较广 。
9
第 4章半导体存储器及其接口
4.1.2 存储器的体系结构
1,存储体系的组成计算机对存储器的基本要求是容量大,速度快和成本低,
尽量少出错,平均无故障间隔时间要长 。 但是要想在一个存储器中同时兼顾这些指标是很困难的,为了解决存储器的容量,速度和价格之间的矛盾,人们除了不断研制新的存储器件和改进存储性能外,还从存储系统体系上研究合理的结构模式 。 如果把多种类型的存储器有机地组成存储体系,可以如图 4-1所示 。
10
C P U
工作寄存器内存外存
0 级存储器
1 级存储器
2 级存储器容量大速度慢价格低调用方向间接直接保存方向非易失易失
CPU M
0
M
2
M
1
图 4-1存储体系的组成
11
第 4章半导体存储器及其接口
2,存储系统的多级层次结构我们可以把各种不同存储容量,存取速度和价格的存储器按层次结构组成多层存储器,并通过管理软件和辅助硬件有机组合成统一的整体,使所存放的程序和数据按层次分布在各种存储器中,形成存储系统的多级层次结构 。
目前,在计算机系统中通常采用三级层次结构来构成存储系统,主要由高速缓冲存储器 Cache,主存储器和辅助存储器组成,如图 4-2所示 。
12
CP U
高速缓存主存储器
I/O 控制电路辅存磁盘 光盘 磁带图 4 - 2 存储系统的多级层次结构
13
第 4章半导体存储器及其接口
4.1.3 主要性能指标存储器的主要性能指标反映了计算机对它们的要求,计算机一般对存储系统提出如下性能指标要求：
1,存储容量是指存储器可以存储的二进制信息总量 。 目前使用的存储容量达 MB（ 兆字节 ）,GB（ 千兆字节 ）,TB（ 兆兆字节 ） 或更大的存储空间 。 存储容量通常以字节 （ Byte） 为单位来表示,
各层次之间的换算关系为：
1KB=210B=1024B； 1MB=220B=1024KB；
1GB=230B=1024MB； 1TB=240B=1024GB
14
第 4章半导体存储器及其接口
2,存取速度存储器的存取速度可以用存取时间和存取周期来衡量 。
（ 1） 存取时间：是指完成一次存储器读 /写操作所需要的时间,故又称读写时间 。 具体是指从存储器接收到寻址地址开始,到取出或存入数据为止所需要的时间 。
（ 2） 存取周期：是连续进行读 /写操作的所需的最小时间间隔 。 当 CPU采用同步时序控制方式时,对存储器读,操作的时间安排,应不小于读取和写入周期中的最大值 。 这个值也确定了存储器总线传输时的最高速率 。
15
第 4章半导体存储器及其接口
3,价格存储器的价格也是人们比较关心的指标 。 一般来说,主存储器的价格较高,辅助存储器的价格较低 。
存储器总价格正比于存储容量,反比于存取速度 。 速度较快的存储器,其价格也较高,容量也不可能太大 。 因此,容量,速度,价格三个指标之间是相互制约的 。
衡量存储器性能的其它指标还有制造工艺,体积,重量,
功耗,品质等,要综合考虑这些因素,满足系统的主要要求并兼顾其它,尽量提高性能价格比 。
16
第 4章半导体存储器及其接口
4.2 随机存取存储器 RAM
随机存取存储器可以随机地对每个存储单元进行读写,但断电后信息会丢失 。 根据存储原理又可分为静态 RAM和动态 RAM。 静态 RAM存放的信息在不停电的情况下能长时间保留不变,只要不掉电所保存的信息就不会丢失 。 而动态 RAM保存的内容即使在不掉电的情况下隔一定时间后也会自动消失,因此要定时对其进行刷新 。
17
第 4章半导体存储器及其接口
4.2.1 静态 RAM（ SRAM）
常用的典型 SRAM芯片有 2114（ 1K× 4） 6116（ 2K× 8）,
6264（ 8K× 8）,62128（ 16K× 8） 62256（ 32K× 8） 等多种 。
1.SRAM的基本存储单元和电路结构图 4-3是一种 SRAM的基本存储结构,该电路由 6个 MOS管组成双稳态触发器电路,在这个电路中,T1～ T6构成一个基本存储单元,T1和 T2扭接,T3和 T4接成有源负载,电路左右对称 。
18
选择线
Vcc
T 1 T 2
T 3 T 4
T 5
T 6
A B
I/O
I/O
图 4 - 3 六管静态 R A M 存储电路
19
第 4章半导体存储器及其接口由 T1～ T4构成的双稳态触发器,可以存储一位二进制信息 。
该电路有两个稳定状态：当 T1截止时,A点为高电平,使 T2导通,B＝ 0保证 Tl可靠截止；当 T1导通,T2截止时,B点为高电平,A＝ 0,这也是 —种稳定状态 。 这样,可用 T1管的两种状态来表示,1”或,0”,Tl截止 T2导通的状态为,1”状态,Tl导通 T2截止的状态为,0”状态 。
T5,T6管作为两个控制门,起两个开关的作用,对两个稳定状态进行控制 。
20
第 4章半导体存储器及其接口该电路的工作原理为：当选择线输出为高电平时,门控管 T5,T6导通,触发器与 I/O线接通,即 A点接通 I/O线,B点接通 。
（ 1） 写入时,写入信号从 I/O线和线输入 。 若要写入
,1”,使 I/O线为,1”,为,0”,通过 T5,T6管与 A,B点相连,
从而使 T1截止,T2导通,当写入信号和地址译码信号消失后,
T5,T6截止,该状态仍能保持；若要写入,0”,使 I/O线为
,0”,为,1”,这使 T1导通,T2截止,只要不断电,这个状态会一直保持下去 。
21
第 4章半导体存储器及其接口
（ 2） 读出时,先通过地址译码使选择线为高电平,T5、
T6导通,A点的状态送到 I/O线上,B点的状态送到线上,这样就读取了原来存储的信息 。 信息读出以后,原来存储内容仍然保持不变 。
SRAM的主要优点是工作稳定,不需外加刷新电路,可简化外部电路设计 。 SRAM的缺点是集成度较低,功耗较大 。
22
第 4章半导体存储器及其接口
2,SRAM芯片 Intel 6116
Intel 6116的容量为 2K× 8位,有 2048个存储单元,需 11
根地址线,其中 7根用于行译码,4根用于列译码,每条列线控制 8位 。
6116的引脚及功能框图如图 4-5所示 。
图 4-5中的 6l16有 24条引脚,其中有主要的三条控制线：
片选信号,输出允许和读写控制 。
23
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
6116
A 4
GND
A 7
A 6
A 2
A 5
A 3
A 1
A 0
D 1
D 0
D 2
V CC
A 8
A 9
WE
OE
A 10
CS
D 7
D 6
D 5
D 4
D 3
行译码输入数据控制列I/O
列译码
A 3 A 0
D 7
D 0
控制逻辑
A 10
A 4
128 ×128
存储矩阵
CS
WE
OE
图 4-5 Intel 6116的引脚及功能框图
24
第 4章半导体存储器及其接口
6116存储器芯片的工作过程如下：
（ 1） 读出时,地址输入线 A10~A0输入的地址信号送到行,列地址译码器,经译码后选中一个存储单元,打开右面的 8个三态门,被选中单元的 8位数据经 I/O电路和三态门送到 D7~D0
输出 。
（ 2） 写入时,选中某一存储单元的方法和读出相同,打开左边的三态门,从 D7~D0输入的数据经三态门和输入数据控制电路送到 I/O电路,从而写到存储单元的 8个存储位中 。
（ 3） 没有读写操作时,片选信号＝,1”,处于无效状态 。
输入输出三态门呈高阻,存储器芯片与系统总线,脱离,。
25
第 4章半导体存储器及其接口
4.2.2 动态 RAM（ DRAM）
Intel 2164是一种典型的 DRAM芯片,容量为
64K× l位,片内有 65536个存储单元,每个单元存放
1位数据,用 8片 2164就可以构成 64K字节的存储器 。
Intel 2164的内部结构如图 4-7所示 。
26
128 × 128
存 储矩阵
128 读出放大器
1/2 ( 1/128
列译码器)
128 × 128
存 储矩阵
1/128行译码器
1/128行译码器
128 × 128
存 储矩阵
128 读出放大器
1/2(1/128
列译码器)
128 读出放大器
128 × 128
存储结构
128 读出放大器
1/4
I/O
门行时钟缓冲器列时钟缓冲器数据输入缓冲区
D IN
D OUT
V DD
V SS
输出缓冲器写允许时 钟缓冲器
8位地址锁存器
WE
CAS
RAS
A 0
A 4
A 5
A 6
A 7
A 3
A 2
A 1
图 4-7 DRAM 芯片 2164内部结构
27
第 4章半导体存储器及其接口
4.3 只读存储器 ROM
只读存储器 （ ROM） 是一种只能读出不能写入信息的存储器,所存储的信息可以长久保存,掉电后存储信息仍不会改变 。 一般存放固定程序,如监控程序,BIOS程序等 。
按存储单元的结构和生产工艺的不同,ROM可分成掩膜只读存储器 （ ROM）,可编程只读存储器 （ PROM）,光可擦除可编程只读存储器 （ EPROM）,电可擦除可编程只读存储器
（ E2PROM） 等种类 。
28
第 4章半导体存储器及其接口
4.3.1 掩膜只读存储器 ROM
掩膜式 ROM中的信息是在生产厂家制造过程中写入的 。 掩膜 ROM制成后,存储的信息就不能再改写了,用户在使用时只能进行读出操作 。
4.3.2 可编程只读存储器 PROM
PROM在出厂时,晶体管阵列的熔丝均为完好状态 。 编程时,通过字线选中某个晶体管 。 当写入信息时,可在 VCC端加高电平 。 若某位写,0”,则向相应位线送低电平,此时管子导通,控制电流使该位熔丝烧断,即存入,0”；若某位写
,1”,向相应位线送高电平,此时管子截止,使熔丝保持原状,即存入,1”。
29
第 4章半导体存储器及其接口
4.3.3 可擦除可编程只读存储器 EPROM
EPROM的特点是：芯片的顶部开有一个圆形的石英窗口,通过紫外线的照射可将片内所存储的原有信息擦除 。 根据需要可利用 EPROM的专用编程器
（ 也称为,烧写器,） 对其进行编程,因此这种芯片可反复使用 。
常用的 EPROM有 2716（ 2K× 8位 ）,2764（ 8K× 8
位 ）,27256（ 32K× 8位 ）,27512（ 64K× 8位 ） 等典型芯片 。
30
第 4章半导体存储器及其接口
4.3.4 电可擦除可编程只读存储器 E2PROM
E2PROM是一种新型的 ROM器件,也是近年来被广泛应用的一种可用电擦除和编程的只读存储器,其主要特点是能在应用系统中进行在线读写,并在断电情况下保存的数据信息不会丢失,它既能象 RAM那样随机地进行改写,又能象 ROM那样在掉电的情况下非易失地保存数据,可作为系统中可靠保存数据的存储器 。 其擦写次数可达 1万次以上,数据可保存
10年以上,使用起来比 EPROM要方便的多 。
31
第 4章半导体存储器及其接口
4.3.5 闪速存储器闪速存储器 （ Flash Memory） 是一种新型的半导体存储器,具有可靠的非易失性,电擦除性及低成本等优点,对于需要实施代码或数据更新的嵌入性应用是一种理想的存储器,
而且它在固有性能和成本方面有较明显的优势 。
闪速存储器的主要性能特点体现在：可实现大规模电擦除；可高速编程；闪速存储器可重复使用,目前,商品化的闪速存储器已可以做到擦写几十万次以上,读取时间小于
90ns,在文件需要经常更新的可重复编程应用中,这一性能是非常重要的 。
32
第 4章半导体存储器及其接口
4.4 半导体存储器与 CPU的接口
4.4.1 存储器芯片与 CPU连接概述
CPU与存储器的连接就是指地址线,数据线和控制线的连接 。 CPU对存储器的读写操作首先是向其地址线发出地址信号,然后向控制线发出读写信号,最后在数据线上传送数据信息 。 每一块存储器芯片的地址线,数据线和控制线都必须和 CPU建立正确的连接,才能完成正确的操作 。
33
第 4章半导体存储器及其接口
CPU发出的地址信号必须实现两种选择,首先是对存储器芯片的选择,使相关芯片的片选端 CS为有效,这称为片选；然后在选中的芯片内部再选择某一存储单元,这称为字选 。 片选信号和字选信号均由 CPU发出的地址信号经译码电路产生 。 片选信号由存储器芯片的外部译码电路产生,这是需要自行设计的部分；字选信号由存储器芯片的内部译码电路产生,这部分译码电路不需要用户设计 。
34
第 4章半导体存储器及其接口
1,存储器的地址分配及译码
（ 1） 存储器的地址分配选择好的存储器芯片如何同 CPU有机地连接,并能进行有效地寻址,这就是需要考虑的存储器地址分配问题 。
（ 2） 存储器的地址译码设计存储器系统时,要将所选芯片与所确定的地址空间联系起来,即将芯片中的存储单元与实际地址一一对应,这样才能通过寻址对存储单元进行读写操作 。
通过地址译码实现片选的方法通常有三种：线选译码；
全译码；部分译码 。
35
第 4章半导体存储器及其接口
2,存储器容量的扩展我们知道,单个存储芯片的存储容量是有限的,因此常常需要将多片存储器按一定方式组成具有一定存储单元数的存储器 。 下面以采用 2114组成 2K× 8位 RAM芯片为例,简要说明如何对存储器的容量进行扩充 。
如图 4-11所示的给定存储模块结构,采用每两个芯片为一组,进行位扩展,形成 1K× 8位的存储容量,若要组成
2K× 8位还要进行字扩展,则需要两组共 4片 2114。
36
CS
2114
1 K × 4
I / O
CS
2114
1 K × 4
I / O
D 0
D 7
CS
2114
1 K × 4
I / O
CS
2114
1 K × 4
I / O
数据总线
1
（ 组 1 ） （ 组 2 ）
A 10
A 9 ～ A 0
地址总线
A 10
图 4-11 用 2114组成 2K× 8位 RAM
37
第 4章半导体存储器及其接口
4.4.2 典型 CPU与存储器的连接
1.8086CPU与只读存储器的连接通常,ROM,PROM或 EPROM芯片均可以和 8086系统总线连接,图 4-12是采用两片 2732 EPROM组成 8KB
存储器和 8086系统总线的连接示意 。 使用时要注意
2732 EPROM芯片是以字节宽度输出的,因此要用两片存储芯片组合才能存储 8086的 16位指令字 。
38
地址译码器
2732
o 7-0
A 11-0
CE
2732
CE
OE
A 11 0
IOM
A 19 -A 13
OE
D 15 -D 8
A 12 -A 1
D 7 -D 0
RD
o 7-0
CS
图 4 - 1 2 8 K B 存储器连接
39
第 4章半导体存储器及其接口图 4-12中,上面一片 2732代表高 8位存储体,下面一片 2732代表低 8位存储体 。 为了寻址 8KB的存储单元共需 12条地址线 （ A12~A1） 。 两片 2732
EPROM在总线上是并行寻址的 。 其余的 8086高位地址线 （ A19~A13） 用来译码产生片选信号 。 两片 2732的端连接到同一个片选信号 。
地址线 A12~A1已作为 8KBROM的片内寻址,其余的 7根地址线 （ A19~A13）
经译码器可输出 128个片选信号线 。 采用全译码方式时,128个片选信号线全部用上,可寻址 128× 8KB（ 即 1M字节 ） 的存储器 。
当译码地址未用满时,可留作系统扩展 。 图中 M/信号线的作用是可以确保只有当 CPU要求与存储器交换数据时才会选中该存储器系统 。
40
第 4章半导体存储器及其接口
2,8086CPU与静态 RAM的连接如果微型计算机系统的存储器容量较小,则采用 SRAM芯片要比采用 DRAM芯片更加方便 。 因为大多数 DRAM芯片是位片式,如 16K× 1位或 64K× 1位,而且 DRAM芯片要求系统提供动态刷新支持电路,反而会增加存储器系统的成本 。
图 4-13为一个 2KB的读写存储器系统 。 存储器芯片选用
2142 SRAM,该存储器系统工作在 8086最小模式系统中 。
41
A 9 -A 0
OD
CS 2
WE
2142
CS 1
A 9 -A 0
OD
CS 2
WE
CS 1
D 7-0
D 15-8
A 10- A 1
RD
WR
A 0
BHE
CS
来自地址译码器图 4 - 1 3 8 0 8 6 最小模式下 S RA M 存储器连接
42
第 4章半导体存储器及其接口
4.5 高速缓冲存储器 Cache
高速缓存 Cache是一种存储空间较小而存取速度却很高的存储器,它位于 CPU和主存之间,用来存放 CPU频繁使用的指令和数据 。 由于使用高速缓存后可以减少存储器的访问时间,
所以对提高整个处理机的性能非常有益 。
Cache的全部功能由硬件实现,并且对程序员来说是
,透明,的,程序员不需要明确知道高速缓冲存储器的存在 。
Cache的存在,使得程序员面对一个既有 Cache速度,又有主存容量的存储系统 。 CPU不仅和与 Cache相连,而且和主存之间也要保持通路 。
43
第 4章半导体存储器及其接口
4.5.1 Cache存储器工作原理在存储系统的层次结构中引入 Cache是为了解决
CPU与主存之间的速度差异,以提高 CPU工作效率 。
CPU与主存之间的数据传输都必须经过 Cache控制器,Cache控制器将来自 CPU的数据读写请求传递给高速缓冲存储器 Cache进行相应的处理 。
图 4-14 给出了 Cache的逻辑结构 。
44
块地址 块内地址块地址变换替换逻辑块地址 块内地址
C a c h e 存储器读写控制主存
C
P
U
读主存地址：
未命中命中图 4-14 Cache的逻辑结构
45
第 4章半导体存储器及其接口
4.5.2 Cache存储器的替换算法当新的主存页需要调入 Cache而它的可用位置又被占用时 。
就产生了替换算法问题 。 一个好的算法首先要看访问 cache
的命中率如何,其次要看是否容易实现 。 其最终目标是使
Cache获得最高的命中率,即让 Cache总是保持使用频率高的数据,从而使 CPU访问 Cache的成功率最高 。
替换算法通常采用以下 2个：
（ 1） 先进先出算法 （ FIFO）
（ 2） 近期最少使用算法 （ LRU）
46
第 4章半导体存储器及其接口
4.5.3 多层次 Cache存储器
Pentium微处理器的 Cache大小规模可为 256KB或 512KB,其中片内 Cache的容量为 16KB。 这 16KB中有 8KB是数据 Cache，
另有 8KB为指令 Cache,Pentium CPU可以同时访问指令 Cache
和数据 Cache。
Pentium微处理器还可以使用二级 Cache（ L2 Cache）,
二级 Cache位于 Pentium CPU芯片的外部 。 由于 L2 Cache的存储密度更大,Cache行更宽,有效地改善了 Pentium微处理器的性能 。
47
第 4章半导体存储器及其接口
4.6 虚拟存储器虚拟存储器 （ Virtual Memory） 是以存储器访问的局部性为基础,建立在,主存 —辅存,物理体系结构上的存储管理技术 。 随着计算机系统规模的扩大和复杂程度的增加,
为了使用户尽量扩大可使用的存储空间,并能对其自动管理和调度,使得在用户心目中,计算机系统好象只有一个大容量,高速度,使用方便的存储器,而没有主存,辅存之分,
便产生了虚拟存储器的概念 。
48
第 4章半导体存储器及其接口
4.6.1 虚拟存储原理虚拟存储系统是在存储层次结构基础上，通过存储器管理部件 MMU进行虚拟地址和实际地址自动变换而实现的，对每个编程者是透明的，编址空间很大。
主存可由两级容量远大于自己的辅存作为后援支持 。 在
CPU访问主存命中率高的情况下,整机可达到接近主存的工作速度,并且享有大的存储容量 。 如何充分利用高档 PC机的资源,使它同时服务于多个用户,或者一个用户的多个任务,
这一问题在虚拟存储技术引入 PC机后得到了较好的解决 。
49
第 4章半导体存储器及其接口虚拟存储器允许用户把主存,辅存视为一个统一的虚拟内存 。 用户可以对海量辅存中的存储内容按统一的虚址编排,
在程序中使用虚址 。 在程序运行时,当 CPU访问虚址内容时发现已存于主存中,可直接利用；若发现未在主存中则仍需调入主存,并存在适当空间,待有了实地址后,CPU就可以真正访问使用了 。 上述过程虽未改变主存,辅存的地位和性质,但最重要的是原来由程序进行的调度工作改由计算机系统的硬件和操作系统的统一管理下自动进行,辅存相对用户来讲是透明的,大大方便了用户 。 用户在 PC机虚拟保护工作方式下,允许使用高达 64TB海量的存储器空间,可以多任务,
多用户的同时使用计算机 。
50
第 4章半导体存储器及其接口在一个虚拟存储系统中,展现在 CPU面前的存储器容量并不是实存容量加上辅存容量,而是一个比实存大得多的虚存空间,它与实存和辅存空间的容量无关,取决于机器所能提供的虚存地址码的长度 。 例如,某计算机系统中,存储器按字节编址,可提供的虚存地址码长 48位,能提供的虚存空间为 248＝ 256TB,这是任何计算机系统中主存储器所不可能达到的容量,在该机内运行的程序可达到 256T字节 。
51
第 4章半导体存储器及其接口
“主存 —辅存,层次的虚拟存储和,Cache—主存,层次有很多相似之处,但虚拟存储器和 Cache仍有很明显的区别：
（ 1） Cache用于弥补主存与 CPU的速度差距,而虚拟存储器是用来弥补主存和辅存之间的容量差距；
（ 2） Cache每次传送的信息块是定长的,只有几十字节,而虚拟存储器信息块可以有分页,分段等,长度很大,达几百或几千字节；
（ 3） CPU可以直接访问 Cache,而 CPU不能直接访问辅存；
（ 4） Cache存取信息的过程,地址变换和替换算法等全部由辅助硬件实现,并对程序员是透明的,而虚拟存储器是由辅助软件 （ 操作系统的存储管理软件 ） 和硬件相结合来进行信息块的划分和程序的调度 。
52
第 4章半导体存储器及其接口
4.6.2 虚拟存储器分类
CPU以逻辑地址访问主存,由辅助硬件和软件确定逻辑地址和物理地址的对应关系,判断这个逻辑地址指示的存储单元内容是否已装入主存 。 如果在主存,CPU就直接执行该部分程序或数据；如果不在主存,系统存储管理软件和辅助硬件就会把访问单元所在的程序块从辅存调入主存,并把逻辑地址转换成实地址 。
在实际应用中,根据如何对主存空间与磁盘空间进行分区管理,虚实地址怎样转换,采取何种替换算法等,可以有
3种方式：页式,段式和段页式虚拟存储器 。
53
第 4章小结本章小结存储器系统主要用来存储指令和各种数据,以便 CPU的读取和写入 。 存储器按照所采用的存储介质,存取方式,制造工艺及用途等可以分为若干种,而微型计算机的主存一般采用半导体存储器,其特点是容量大,存取速度快,体积小,
功耗低,集成度高,价格便宜 。
半导体存储器可分为随机存取存储器 RAM和只读存储器
ROM。 RAM中的信息可读出也可以写入,但断电后其中的信息会丢失 。 ROM在使用过程中可以读取所存放的信息但不能重新写入,常用来保存固定的程序和数据 。
半导体存储器及其接口
54
存储器系统通常按层次结构来组合使用,要重点掌握主存,
辅存和高速缓存的原理和特点,要熟悉 CPU和存储器的连接,
包括存储器地址的分配和译码,存储器容量的扩充与寻址方法,典型 CPU与存储器芯片的连接技术等 。
此外,本章还介绍了微型计算机常用的闪速存储器,高速缓冲存储器,虚拟存储器等新型存储器技术,这些技术的应用为现代微型计算机结构的改进和功能的提高打下了良好的基础 。
第 4章小结半导体存储器及其接口
55
第 4章内容到此结束谢谢各位 !
本章主要教学内容
半导体存储器的分类和性能,存储器系统的层次结构
随机存取存储器 RAM和只读存储器
ROM的特性,功能和原理
存储器与 CPU的连接方法
高速缓冲存储器和虚拟存储器技术第 4章半导体存储器及其接口
2
第 4章半导体存储器及其接口
4.1 存储器概述存储器是计算机中用来存储信息的记忆部件,
在运行程序时,CPU自动连续地从存储器中取出指令并执行指令规定的操作,计算机每完成一条指令,
至少要执行一次访问存储器的操作,并把处理结果存储在存储器中 。 因此,存储器是微机系统不可缺少的组成部分,是计算机中各种信息的存储和交流中心 。
3
第 4章半导体存储器及其接口
4.1.1 存储器的分类
1,按存储介质分类
（ 1） 用半导体器件做成的存储器称为半导体存储器,按制造工艺可把半导体存储器分为双极型,CMOS型,HMOS型等类别 。
（ 2） 用磁性材料做成的存储器称为磁表面存储器,如磁盘存储器和磁带存储器等 。
（ 3） 用光学材料做成的存储器称为光表面存储器,如光盘存储器 。
4
第 4章半导体存储器及其接口
2,按存储器的存取方式分类
（ 1） 只读存储器 ROM,ROM中所存储的内容是固定不变的,
即只能读出不能写入 。 ROM一般用来存放微机的系统管理程序,监控程序等 。
（ 2） 随机存取存储器 RAM,RAM中的任意一个存储单元都可被随机读写,且存取时间与存储单元的物理位置无关,读写速度较快 。 RAM主要用来存放输入,输出数据及中间结果并与外存储器交换信息 。
5
第 4章半导体存储器及其接口
（ 3） 顺序存取存储器 （ SAM）,SAM只能按照某种次序存取,即存取时间与存储单元的物理位置有关 。 由于按顺序读写的特点以及工作速度较慢,常用作外存存储器,例如磁带就是一种典型的顺序存储器 。
（ 4） 直接存取存储器 （ DAM）,DAM在存取数据时不必对存储介质做完整的顺序搜索而可以直接存取 。 例如磁盘和光盘都是典型的直接存取存储器,磁盘的逻辑扇区在每个磁道内顺序排列,邻近磁道紧接排列,读取磁盘中某扇区的内容时先要寻道定位,然后在磁道内顺序找到相应扇区 。
6
第 4章半导体存储器及其接口
3,按信息的可保存性分类根据存储器信息的可保存性可将存储器分为易失性存储器和非易失性存储器 。 断电后信息将消失的存储器为易失性存储器,如半导体介质的 RAM。 断电后仍保持信息的存储器为非易失性存储器,如半导体介质的 ROM,磁盘,光盘存储器等 。
7
第 4章半导体存储器及其接口
4,按在微机系统中的作用分类
（ 1） 主存储器：用来存放当前正在运行的程序和数据,位于主机内部 。 CPU通过指令可以直接访问主存储器 。 现代微机大多采用半导体存储器 。
（ 2） 辅助存储器：用来存储 CPU当前操作暂时用不到的程序或数据,位于主机外部,CPU不能直接用指令对外存储器进行读写操作 。 辅助存储器主要有磁带,磁盘和光盘等 。
（ 3） 高速缓冲存储器 Cache：是计算机系统中的一个高速小容量的存储器,位于 CPU和内存之间 。 高速缓存主要由高速静态 RAM组成 。
8
第 4章半导体存储器及其接口
5,按制造工艺分类半导体存储器可根据制造工艺的不同,分为双极型
（ 如 TTL）,MOS型等类存储器 。 双极型存储器集成度低,
功耗大,价格高但速度快； MOS型存储器集成度高,功耗低,
速度较慢但价格低 。 MOS型存储器还可进一步分为 NMOS
（ N沟道 MOS）,HMOS（ 高密度 MOS）,CMOS（ 互补型
MOS） 等不同工艺产品 。 其中,CMOS电路具有功耗低,速度快的特点,在计算机中应用较广 。
9
第 4章半导体存储器及其接口
4.1.2 存储器的体系结构
1,存储体系的组成计算机对存储器的基本要求是容量大,速度快和成本低,
尽量少出错,平均无故障间隔时间要长 。 但是要想在一个存储器中同时兼顾这些指标是很困难的,为了解决存储器的容量,速度和价格之间的矛盾,人们除了不断研制新的存储器件和改进存储性能外,还从存储系统体系上研究合理的结构模式 。 如果把多种类型的存储器有机地组成存储体系,可以如图 4-1所示 。
10
C P U
工作寄存器内存外存
0 级存储器
1 级存储器
2 级存储器容量大速度慢价格低调用方向间接直接保存方向非易失易失
CPU M
0
M
2
M
1
图 4-1存储体系的组成
11
第 4章半导体存储器及其接口
2,存储系统的多级层次结构我们可以把各种不同存储容量,存取速度和价格的存储器按层次结构组成多层存储器,并通过管理软件和辅助硬件有机组合成统一的整体,使所存放的程序和数据按层次分布在各种存储器中,形成存储系统的多级层次结构 。
目前,在计算机系统中通常采用三级层次结构来构成存储系统,主要由高速缓冲存储器 Cache,主存储器和辅助存储器组成,如图 4-2所示 。
12
CP U
高速缓存主存储器
I/O 控制电路辅存磁盘 光盘 磁带图 4 - 2 存储系统的多级层次结构
13
第 4章半导体存储器及其接口
4.1.3 主要性能指标存储器的主要性能指标反映了计算机对它们的要求,计算机一般对存储系统提出如下性能指标要求：
1,存储容量是指存储器可以存储的二进制信息总量 。 目前使用的存储容量达 MB（ 兆字节 ）,GB（ 千兆字节 ）,TB（ 兆兆字节 ） 或更大的存储空间 。 存储容量通常以字节 （ Byte） 为单位来表示,
各层次之间的换算关系为：
1KB=210B=1024B； 1MB=220B=1024KB；
1GB=230B=1024MB； 1TB=240B=1024GB
14
第 4章半导体存储器及其接口
2,存取速度存储器的存取速度可以用存取时间和存取周期来衡量 。
（ 1） 存取时间：是指完成一次存储器读 /写操作所需要的时间,故又称读写时间 。 具体是指从存储器接收到寻址地址开始,到取出或存入数据为止所需要的时间 。
（ 2） 存取周期：是连续进行读 /写操作的所需的最小时间间隔 。 当 CPU采用同步时序控制方式时,对存储器读,操作的时间安排,应不小于读取和写入周期中的最大值 。 这个值也确定了存储器总线传输时的最高速率 。
15
第 4章半导体存储器及其接口
3,价格存储器的价格也是人们比较关心的指标 。 一般来说,主存储器的价格较高,辅助存储器的价格较低 。
存储器总价格正比于存储容量,反比于存取速度 。 速度较快的存储器,其价格也较高,容量也不可能太大 。 因此,容量,速度,价格三个指标之间是相互制约的 。
衡量存储器性能的其它指标还有制造工艺,体积,重量,
功耗,品质等,要综合考虑这些因素,满足系统的主要要求并兼顾其它,尽量提高性能价格比 。
16
第 4章半导体存储器及其接口
4.2 随机存取存储器 RAM
随机存取存储器可以随机地对每个存储单元进行读写,但断电后信息会丢失 。 根据存储原理又可分为静态 RAM和动态 RAM。 静态 RAM存放的信息在不停电的情况下能长时间保留不变,只要不掉电所保存的信息就不会丢失 。 而动态 RAM保存的内容即使在不掉电的情况下隔一定时间后也会自动消失,因此要定时对其进行刷新 。
17
第 4章半导体存储器及其接口
4.2.1 静态 RAM（ SRAM）
常用的典型 SRAM芯片有 2114（ 1K× 4） 6116（ 2K× 8）,
6264（ 8K× 8）,62128（ 16K× 8） 62256（ 32K× 8） 等多种 。
1.SRAM的基本存储单元和电路结构图 4-3是一种 SRAM的基本存储结构,该电路由 6个 MOS管组成双稳态触发器电路,在这个电路中,T1～ T6构成一个基本存储单元,T1和 T2扭接,T3和 T4接成有源负载,电路左右对称 。
18
选择线
Vcc
T 1 T 2
T 3 T 4
T 5
T 6
A B
I/O
I/O
图 4 - 3 六管静态 R A M 存储电路
19
第 4章半导体存储器及其接口由 T1～ T4构成的双稳态触发器,可以存储一位二进制信息 。
该电路有两个稳定状态：当 T1截止时,A点为高电平,使 T2导通,B＝ 0保证 Tl可靠截止；当 T1导通,T2截止时,B点为高电平,A＝ 0,这也是 —种稳定状态 。 这样,可用 T1管的两种状态来表示,1”或,0”,Tl截止 T2导通的状态为,1”状态,Tl导通 T2截止的状态为,0”状态 。
T5,T6管作为两个控制门,起两个开关的作用,对两个稳定状态进行控制 。
20
第 4章半导体存储器及其接口该电路的工作原理为：当选择线输出为高电平时,门控管 T5,T6导通,触发器与 I/O线接通,即 A点接通 I/O线,B点接通 。
（ 1） 写入时,写入信号从 I/O线和线输入 。 若要写入
,1”,使 I/O线为,1”,为,0”,通过 T5,T6管与 A,B点相连,
从而使 T1截止,T2导通,当写入信号和地址译码信号消失后,
T5,T6截止,该状态仍能保持；若要写入,0”,使 I/O线为
,0”,为,1”,这使 T1导通,T2截止,只要不断电,这个状态会一直保持下去 。
21
第 4章半导体存储器及其接口
（ 2） 读出时,先通过地址译码使选择线为高电平,T5、
T6导通,A点的状态送到 I/O线上,B点的状态送到线上,这样就读取了原来存储的信息 。 信息读出以后,原来存储内容仍然保持不变 。
SRAM的主要优点是工作稳定,不需外加刷新电路,可简化外部电路设计 。 SRAM的缺点是集成度较低,功耗较大 。
22
第 4章半导体存储器及其接口
2,SRAM芯片 Intel 6116
Intel 6116的容量为 2K× 8位,有 2048个存储单元,需 11
根地址线,其中 7根用于行译码,4根用于列译码,每条列线控制 8位 。
6116的引脚及功能框图如图 4-5所示 。
图 4-5中的 6l16有 24条引脚,其中有主要的三条控制线：
片选信号,输出允许和读写控制 。
23
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
6116
A 4
GND
A 7
A 6
A 2
A 5
A 3
A 1
A 0
D 1
D 0
D 2
V CC
A 8
A 9
WE
OE
A 10
CS
D 7
D 6
D 5
D 4
D 3
行译码输入数据控制列I/O
列译码
A 3 A 0
D 7
D 0
控制逻辑
A 10
A 4
128 ×128
存储矩阵
CS
WE
OE
图 4-5 Intel 6116的引脚及功能框图
24
第 4章半导体存储器及其接口
6116存储器芯片的工作过程如下：
（ 1） 读出时,地址输入线 A10~A0输入的地址信号送到行,列地址译码器,经译码后选中一个存储单元,打开右面的 8个三态门,被选中单元的 8位数据经 I/O电路和三态门送到 D7~D0
输出 。
（ 2） 写入时,选中某一存储单元的方法和读出相同,打开左边的三态门,从 D7~D0输入的数据经三态门和输入数据控制电路送到 I/O电路,从而写到存储单元的 8个存储位中 。
（ 3） 没有读写操作时,片选信号＝,1”,处于无效状态 。
输入输出三态门呈高阻,存储器芯片与系统总线,脱离,。
25
第 4章半导体存储器及其接口
4.2.2 动态 RAM（ DRAM）
Intel 2164是一种典型的 DRAM芯片,容量为
64K× l位,片内有 65536个存储单元,每个单元存放
1位数据,用 8片 2164就可以构成 64K字节的存储器 。
Intel 2164的内部结构如图 4-7所示 。
26
128 × 128
存 储矩阵
128 读出放大器
1/2 ( 1/128
列译码器)
128 × 128
存 储矩阵
1/128行译码器
1/128行译码器
128 × 128
存 储矩阵
128 读出放大器
1/2(1/128
列译码器)
128 读出放大器
128 × 128
存储结构
128 读出放大器
1/4
I/O
门行时钟缓冲器列时钟缓冲器数据输入缓冲区
D IN
D OUT
V DD
V SS
输出缓冲器写允许时 钟缓冲器
8位地址锁存器
WE
CAS
RAS
A 0
A 4
A 5
A 6
A 7
A 3
A 2
A 1
图 4-7 DRAM 芯片 2164内部结构
27
第 4章半导体存储器及其接口
4.3 只读存储器 ROM
只读存储器 （ ROM） 是一种只能读出不能写入信息的存储器,所存储的信息可以长久保存,掉电后存储信息仍不会改变 。 一般存放固定程序,如监控程序,BIOS程序等 。
按存储单元的结构和生产工艺的不同,ROM可分成掩膜只读存储器 （ ROM）,可编程只读存储器 （ PROM）,光可擦除可编程只读存储器 （ EPROM）,电可擦除可编程只读存储器
（ E2PROM） 等种类 。
28
第 4章半导体存储器及其接口
4.3.1 掩膜只读存储器 ROM
掩膜式 ROM中的信息是在生产厂家制造过程中写入的 。 掩膜 ROM制成后,存储的信息就不能再改写了,用户在使用时只能进行读出操作 。
4.3.2 可编程只读存储器 PROM
PROM在出厂时,晶体管阵列的熔丝均为完好状态 。 编程时,通过字线选中某个晶体管 。 当写入信息时,可在 VCC端加高电平 。 若某位写,0”,则向相应位线送低电平,此时管子导通,控制电流使该位熔丝烧断,即存入,0”；若某位写
,1”,向相应位线送高电平,此时管子截止,使熔丝保持原状,即存入,1”。
29
第 4章半导体存储器及其接口
4.3.3 可擦除可编程只读存储器 EPROM
EPROM的特点是：芯片的顶部开有一个圆形的石英窗口,通过紫外线的照射可将片内所存储的原有信息擦除 。 根据需要可利用 EPROM的专用编程器
（ 也称为,烧写器,） 对其进行编程,因此这种芯片可反复使用 。
常用的 EPROM有 2716（ 2K× 8位 ）,2764（ 8K× 8
位 ）,27256（ 32K× 8位 ）,27512（ 64K× 8位 ） 等典型芯片 。
30
第 4章半导体存储器及其接口
4.3.4 电可擦除可编程只读存储器 E2PROM
E2PROM是一种新型的 ROM器件,也是近年来被广泛应用的一种可用电擦除和编程的只读存储器,其主要特点是能在应用系统中进行在线读写,并在断电情况下保存的数据信息不会丢失,它既能象 RAM那样随机地进行改写,又能象 ROM那样在掉电的情况下非易失地保存数据,可作为系统中可靠保存数据的存储器 。 其擦写次数可达 1万次以上,数据可保存
10年以上,使用起来比 EPROM要方便的多 。
31
第 4章半导体存储器及其接口
4.3.5 闪速存储器闪速存储器 （ Flash Memory） 是一种新型的半导体存储器,具有可靠的非易失性,电擦除性及低成本等优点,对于需要实施代码或数据更新的嵌入性应用是一种理想的存储器,
而且它在固有性能和成本方面有较明显的优势 。
闪速存储器的主要性能特点体现在：可实现大规模电擦除；可高速编程；闪速存储器可重复使用,目前,商品化的闪速存储器已可以做到擦写几十万次以上,读取时间小于
90ns,在文件需要经常更新的可重复编程应用中,这一性能是非常重要的 。
32
第 4章半导体存储器及其接口
4.4 半导体存储器与 CPU的接口
4.4.1 存储器芯片与 CPU连接概述
CPU与存储器的连接就是指地址线,数据线和控制线的连接 。 CPU对存储器的读写操作首先是向其地址线发出地址信号,然后向控制线发出读写信号,最后在数据线上传送数据信息 。 每一块存储器芯片的地址线,数据线和控制线都必须和 CPU建立正确的连接,才能完成正确的操作 。
33
第 4章半导体存储器及其接口
CPU发出的地址信号必须实现两种选择,首先是对存储器芯片的选择,使相关芯片的片选端 CS为有效,这称为片选；然后在选中的芯片内部再选择某一存储单元,这称为字选 。 片选信号和字选信号均由 CPU发出的地址信号经译码电路产生 。 片选信号由存储器芯片的外部译码电路产生,这是需要自行设计的部分；字选信号由存储器芯片的内部译码电路产生,这部分译码电路不需要用户设计 。
34
第 4章半导体存储器及其接口
1,存储器的地址分配及译码
（ 1） 存储器的地址分配选择好的存储器芯片如何同 CPU有机地连接,并能进行有效地寻址,这就是需要考虑的存储器地址分配问题 。
（ 2） 存储器的地址译码设计存储器系统时,要将所选芯片与所确定的地址空间联系起来,即将芯片中的存储单元与实际地址一一对应,这样才能通过寻址对存储单元进行读写操作 。
通过地址译码实现片选的方法通常有三种：线选译码；
全译码；部分译码 。
35
第 4章半导体存储器及其接口
2,存储器容量的扩展我们知道,单个存储芯片的存储容量是有限的,因此常常需要将多片存储器按一定方式组成具有一定存储单元数的存储器 。 下面以采用 2114组成 2K× 8位 RAM芯片为例,简要说明如何对存储器的容量进行扩充 。
如图 4-11所示的给定存储模块结构,采用每两个芯片为一组,进行位扩展,形成 1K× 8位的存储容量,若要组成
2K× 8位还要进行字扩展,则需要两组共 4片 2114。
36
CS
2114
1 K × 4
I / O
CS
2114
1 K × 4
I / O
D 0
D 7
CS
2114
1 K × 4
I / O
CS
2114
1 K × 4
I / O
数据总线
1
（ 组 1 ） （ 组 2 ）
A 10
A 9 ～ A 0
地址总线
A 10
图 4-11 用 2114组成 2K× 8位 RAM
37
第 4章半导体存储器及其接口
4.4.2 典型 CPU与存储器的连接
1.8086CPU与只读存储器的连接通常,ROM,PROM或 EPROM芯片均可以和 8086系统总线连接,图 4-12是采用两片 2732 EPROM组成 8KB
存储器和 8086系统总线的连接示意 。 使用时要注意
2732 EPROM芯片是以字节宽度输出的,因此要用两片存储芯片组合才能存储 8086的 16位指令字 。
38
地址译码器
2732
o 7-0
A 11-0
CE
2732
CE
OE
A 11 0
IOM
A 19 -A 13
OE
D 15 -D 8
A 12 -A 1
D 7 -D 0
RD
o 7-0
CS
图 4 - 1 2 8 K B 存储器连接
39
第 4章半导体存储器及其接口图 4-12中,上面一片 2732代表高 8位存储体,下面一片 2732代表低 8位存储体 。 为了寻址 8KB的存储单元共需 12条地址线 （ A12~A1） 。 两片 2732
EPROM在总线上是并行寻址的 。 其余的 8086高位地址线 （ A19~A13） 用来译码产生片选信号 。 两片 2732的端连接到同一个片选信号 。
地址线 A12~A1已作为 8KBROM的片内寻址,其余的 7根地址线 （ A19~A13）
经译码器可输出 128个片选信号线 。 采用全译码方式时,128个片选信号线全部用上,可寻址 128× 8KB（ 即 1M字节 ） 的存储器 。
当译码地址未用满时,可留作系统扩展 。 图中 M/信号线的作用是可以确保只有当 CPU要求与存储器交换数据时才会选中该存储器系统 。
40
第 4章半导体存储器及其接口
2,8086CPU与静态 RAM的连接如果微型计算机系统的存储器容量较小,则采用 SRAM芯片要比采用 DRAM芯片更加方便 。 因为大多数 DRAM芯片是位片式,如 16K× 1位或 64K× 1位,而且 DRAM芯片要求系统提供动态刷新支持电路,反而会增加存储器系统的成本 。
图 4-13为一个 2KB的读写存储器系统 。 存储器芯片选用
2142 SRAM,该存储器系统工作在 8086最小模式系统中 。
41
A 9 -A 0
OD
CS 2
WE
2142
CS 1
A 9 -A 0
OD
CS 2
WE
CS 1
D 7-0
D 15-8
A 10- A 1
RD
WR
A 0
BHE
CS
来自地址译码器图 4 - 1 3 8 0 8 6 最小模式下 S RA M 存储器连接
42
第 4章半导体存储器及其接口
4.5 高速缓冲存储器 Cache
高速缓存 Cache是一种存储空间较小而存取速度却很高的存储器,它位于 CPU和主存之间,用来存放 CPU频繁使用的指令和数据 。 由于使用高速缓存后可以减少存储器的访问时间,
所以对提高整个处理机的性能非常有益 。
Cache的全部功能由硬件实现,并且对程序员来说是
,透明,的,程序员不需要明确知道高速缓冲存储器的存在 。
Cache的存在,使得程序员面对一个既有 Cache速度,又有主存容量的存储系统 。 CPU不仅和与 Cache相连,而且和主存之间也要保持通路 。
43
第 4章半导体存储器及其接口
4.5.1 Cache存储器工作原理在存储系统的层次结构中引入 Cache是为了解决
CPU与主存之间的速度差异,以提高 CPU工作效率 。
CPU与主存之间的数据传输都必须经过 Cache控制器,Cache控制器将来自 CPU的数据读写请求传递给高速缓冲存储器 Cache进行相应的处理 。
图 4-14 给出了 Cache的逻辑结构 。
44
块地址 块内地址块地址变换替换逻辑块地址 块内地址
C a c h e 存储器读写控制主存
C
P
U
读主存地址：
未命中命中图 4-14 Cache的逻辑结构
45
第 4章半导体存储器及其接口
4.5.2 Cache存储器的替换算法当新的主存页需要调入 Cache而它的可用位置又被占用时 。
就产生了替换算法问题 。 一个好的算法首先要看访问 cache
的命中率如何,其次要看是否容易实现 。 其最终目标是使
Cache获得最高的命中率,即让 Cache总是保持使用频率高的数据,从而使 CPU访问 Cache的成功率最高 。
替换算法通常采用以下 2个：
（ 1） 先进先出算法 （ FIFO）
（ 2） 近期最少使用算法 （ LRU）
46
第 4章半导体存储器及其接口
4.5.3 多层次 Cache存储器
Pentium微处理器的 Cache大小规模可为 256KB或 512KB,其中片内 Cache的容量为 16KB。 这 16KB中有 8KB是数据 Cache，
另有 8KB为指令 Cache,Pentium CPU可以同时访问指令 Cache
和数据 Cache。
Pentium微处理器还可以使用二级 Cache（ L2 Cache）,
二级 Cache位于 Pentium CPU芯片的外部 。 由于 L2 Cache的存储密度更大,Cache行更宽,有效地改善了 Pentium微处理器的性能 。
47
第 4章半导体存储器及其接口
4.6 虚拟存储器虚拟存储器 （ Virtual Memory） 是以存储器访问的局部性为基础,建立在,主存 —辅存,物理体系结构上的存储管理技术 。 随着计算机系统规模的扩大和复杂程度的增加,
为了使用户尽量扩大可使用的存储空间,并能对其自动管理和调度,使得在用户心目中,计算机系统好象只有一个大容量,高速度,使用方便的存储器,而没有主存,辅存之分,
便产生了虚拟存储器的概念 。
48
第 4章半导体存储器及其接口
4.6.1 虚拟存储原理虚拟存储系统是在存储层次结构基础上，通过存储器管理部件 MMU进行虚拟地址和实际地址自动变换而实现的，对每个编程者是透明的，编址空间很大。
主存可由两级容量远大于自己的辅存作为后援支持 。 在
CPU访问主存命中率高的情况下,整机可达到接近主存的工作速度,并且享有大的存储容量 。 如何充分利用高档 PC机的资源,使它同时服务于多个用户,或者一个用户的多个任务,
这一问题在虚拟存储技术引入 PC机后得到了较好的解决 。
49
第 4章半导体存储器及其接口虚拟存储器允许用户把主存,辅存视为一个统一的虚拟内存 。 用户可以对海量辅存中的存储内容按统一的虚址编排,
在程序中使用虚址 。 在程序运行时,当 CPU访问虚址内容时发现已存于主存中,可直接利用；若发现未在主存中则仍需调入主存,并存在适当空间,待有了实地址后,CPU就可以真正访问使用了 。 上述过程虽未改变主存,辅存的地位和性质,但最重要的是原来由程序进行的调度工作改由计算机系统的硬件和操作系统的统一管理下自动进行,辅存相对用户来讲是透明的,大大方便了用户 。 用户在 PC机虚拟保护工作方式下,允许使用高达 64TB海量的存储器空间,可以多任务,
多用户的同时使用计算机 。
50
第 4章半导体存储器及其接口在一个虚拟存储系统中,展现在 CPU面前的存储器容量并不是实存容量加上辅存容量,而是一个比实存大得多的虚存空间,它与实存和辅存空间的容量无关,取决于机器所能提供的虚存地址码的长度 。 例如,某计算机系统中,存储器按字节编址,可提供的虚存地址码长 48位,能提供的虚存空间为 248＝ 256TB,这是任何计算机系统中主存储器所不可能达到的容量,在该机内运行的程序可达到 256T字节 。
51
第 4章半导体存储器及其接口
“主存 —辅存,层次的虚拟存储和,Cache—主存,层次有很多相似之处,但虚拟存储器和 Cache仍有很明显的区别：
（ 1） Cache用于弥补主存与 CPU的速度差距,而虚拟存储器是用来弥补主存和辅存之间的容量差距；
（ 2） Cache每次传送的信息块是定长的,只有几十字节,而虚拟存储器信息块可以有分页,分段等,长度很大,达几百或几千字节；
（ 3） CPU可以直接访问 Cache,而 CPU不能直接访问辅存；
（ 4） Cache存取信息的过程,地址变换和替换算法等全部由辅助硬件实现,并对程序员是透明的,而虚拟存储器是由辅助软件 （ 操作系统的存储管理软件 ） 和硬件相结合来进行信息块的划分和程序的调度 。
52
第 4章半导体存储器及其接口
4.6.2 虚拟存储器分类
CPU以逻辑地址访问主存,由辅助硬件和软件确定逻辑地址和物理地址的对应关系,判断这个逻辑地址指示的存储单元内容是否已装入主存 。 如果在主存,CPU就直接执行该部分程序或数据；如果不在主存,系统存储管理软件和辅助硬件就会把访问单元所在的程序块从辅存调入主存,并把逻辑地址转换成实地址 。
在实际应用中,根据如何对主存空间与磁盘空间进行分区管理,虚实地址怎样转换,采取何种替换算法等,可以有
3种方式：页式,段式和段页式虚拟存储器 。
53
第 4章小结本章小结存储器系统主要用来存储指令和各种数据,以便 CPU的读取和写入 。 存储器按照所采用的存储介质,存取方式,制造工艺及用途等可以分为若干种,而微型计算机的主存一般采用半导体存储器,其特点是容量大,存取速度快,体积小,
功耗低,集成度高,价格便宜 。
半导体存储器可分为随机存取存储器 RAM和只读存储器
ROM。 RAM中的信息可读出也可以写入,但断电后其中的信息会丢失 。 ROM在使用过程中可以读取所存放的信息但不能重新写入,常用来保存固定的程序和数据 。
半导体存储器及其接口
54
存储器系统通常按层次结构来组合使用,要重点掌握主存,
辅存和高速缓存的原理和特点,要熟悉 CPU和存储器的连接,
包括存储器地址的分配和译码,存储器容量的扩充与寻址方法,典型 CPU与存储器芯片的连接技术等 。
此外,本章还介绍了微型计算机常用的闪速存储器,高速缓冲存储器,虚拟存储器等新型存储器技术,这些技术的应用为现代微型计算机结构的改进和功能的提高打下了良好的基础 。
第 4章小结半导体存储器及其接口
55
第 4章内容到此结束谢谢各位 !
