第二章 逻辑门电路
在第一章里，我们初步认识了与、或、非三种基本逻辑运算和与非、或非、异或等常用逻辑运算，在那里，这些运算关系都是用逻辑符号来表示的。而在工程中每一个逻辑符号都对应着一种电路，并通过集成工艺作成一种集成器件，称为集成逻辑门电路，逻辑符号仅是这些集成逻辑门电路的“黑匣子”。本章将逐步揭开这些“黑匣子”的奥秘，介绍集成逻辑门电路的两种主要类型TTL和MOS门电路的工作原理、逻辑功能及外部特性，同时对内部结构也作一简要介绍。
2.1 基本逻辑门电路
能够实现逻辑运算的电路称为逻辑门电路。在用电路实现逻辑运算时，用输入端的电压或电平表示自变量，用输出端的电压或电平表示因变量。
一,二极管与门和或门电路
1．与门电路
图2.1.1 二极管与门 （a）电路 （b）逻辑符号
（1）VA=VB=0V。此时二极管D1和D2都导通，由于二极管正向导通时的钳位作用，VL≈0V。
（2）VA=0V，VB=5V。此时二极管D1导通，由于钳位作用，VL≈0V，D2受反向电压而截止。
（3）VA=5V，VB=0V。此时D2导通，VL≈0V，D1受反向电压而截止。
（4）VA=VB=5V。此时二极管D1和D2都截止，VL=VCC=5V。
把上述分析结果归纳起来列入表2.1.1中，如果采用正逻辑体制，很容易看出它实现逻辑运算：
增加一个输入端和一个二极管，就可变成三输入端与门。按此办法可构成更多输入端的与门。
输入
输出
L
A
B
0
0
1
1
0
1
0
1
0
0
0
1
输入
输出
VL（V）
VA（V）
VB（V）
0
0
5
5
0
5
0
5
0
0
0
5
表2.1.1 与门输入输出电压的关系 表2.1.2 与逻辑真值表
2．或门电路
图2.1.2 二极管或门 （a）电路 （b）逻辑符号
输入
输出
L
A
B
0
0
1
1
0
1
0
1
0
1
1
1
输入
输出
VL（V）
VA（V）
VB（V）
0
0
5
5
0
5
0
5
0
5
5
5
表2.1.3 与门输入输出电压的关系 表2.1.4 或逻辑真值表可见，它实现逻辑运算：
L=A+B
同样，可用增加输入端和二极管的方法，构成更多输入端的或门。
二,三极管非门电路图2.1.3（a）是由三极管组成的非门电路，非门又称反相器。三极管的开关特性已在第一章中作过详细讨论，这里重点分析它的逻辑关系。仍设输入信号为+5V或0V。此电路只有以下两种工作情况：
图2.1.3 三极管非门 （a）电路 （b）逻辑符号
（1）VA=0V。此时三极管的发射结电压小于死区电压，满足截止条件，所以管子截止，VL=VCC=5V。
（2）VA=5V。此时三极管的发射结正偏，管子导通，只要合理选择电路参数，使其满足饱和条件IB＞IBS，则管子工作于饱和状态，有VL=VCES≈0V（0.3V）。
把上述分析结果列入表2.1.5中，此电路不管采用正逻辑体制还是负逻辑体制，都满足非运算的逻辑关系。
输入
A
输出
L
0
1
1
0
表2.1.5 非门输入输出电压的关系 表2.1.6 非逻辑真值表输入
VA（V）
输出
VL（V）
0
5
5
0
三,DTL与非门电路前面介绍的二极管与门和或门电路虽然结构简单，逻辑关系明确，但却不实用。例如在图2.1.4所给出的两级二极管与门电路中，会出现低电平偏离标准数值的情况。
为此，常将二极管与门和或门与三极管非门组合起来组成与非门和或非门电路，以消除在串接时产生的电平偏离，并提高带负载能力。
图2.1.4 两级二极管与门串接使用的情况图2.1.5所示就是由三输入端的二极管与门和三极管非门组合而成的与非门电路。其中，作了两处必要的修正：
（1）一将电阻Rb换成两个二极管D4、D5，作用是提高输入低电平的抗干扰能力，即当输入低电平有波动时，保证三极管可靠截止，以输出高电平。
（2）二是增加了R1，目的是当三极管从饱和向截止转换时，给基区存储电荷提供一个泻放回路。
图2.1.5 DTL与非门电路该电路的逻辑关系为：
（1）当三输入端都接高电平时（即VA=VB=VC=5V），二极管D1～D3都截止，而D4、D5和T导通。可以验证，此时三极管饱和，，即输出低电平。
（2）在三输入端中只要有一个为低电平0.3V时，则阴极接低电平的二极管导通，由于二极管正向导通时的钳位作用，VP≈1V，从而使D4、D5和T都截止，VL=VCC=5V，即输出高电平。
可见该电路满足与非逻辑关系，即：
把一个电路中的所有元件，包括二极管、三极管、电阻及导线等都制作在一片半导体芯片上，封装在一个管壳内，就是集成电路。图2.1.5就是早期的简单集成与非门电路，称为二极管—三极管逻辑门电路，简称DTL电路。
2.2 TTL逻辑门电路
DTL电路虽然结构简单，但因工作速度低而很少应用。由此改进而成的TTL电路，问世几十年来，经过电路结构的不断改进和集成工艺的逐步完善，至今仍广泛应用，几乎占据着数字集成电路领域的半壁江山。
一,TTL与非门的基本结构及工作原理
1．TTL与非门的基本结构我们以DTL与非门电路为基础，根据提高电路功能的需要，从以下几个方面加以改进，从而引出TTL与非门的电路结构。
图2.2.1 TTL与非门电路首先考虑输入级，DTL是用二极管与门做输入级，速度较低。仔细分析我们发现电路中的Dl、D2、D3、D4的P区是相连的。我们可用集成工艺将它们做成—个多发射极三极管。这样它既是四个PN结，不改变原来的逻辑关系，又具有三极管的特性。一旦满足了放大的外部条件，它就具有放大作用，为迅速消散T2饱和时的超量存储电荷提供足够大的反向基极电流，从而大大提高了关闭速度。详细情况后面再讲。
图2.2.2 TTL与非门输入级的由来 （a）二极管与门 （b）多发射极三极管
第二，为提高输出管的开通速度，可将二极管D5改换成三极管T2，逻辑关系不变。同时在电路的开通过程中利用T2的放大作用，为输出管T3提供较大的基极电流，加速了输出管的导通。另外T2和电阻RC2、RE2组成的放大器有两个反相的输出端VC2和VE2，以产生两个互补的信号去驱动T3、T4组成的推拉式输出级。
第三，再分析输出级。输出级应有较强的负载能力，为此将三极管的集电极负载电阻RC换成由三极管T4、二极管D和RC4组成的有源负载。由于T3和T4受两个互补信号Ve2和Vc2的驱动，所以在稳态时，它们总是一个导通，另一个截止。这种结构，称为推拉式输出级。
2．TTL与非门的逻辑关系因为该电路的输出高低电平分别为3.6V和0.3V,所以在下面的分析中假设输入高低电平也分别为3.6V和0.3V。
（1）输入全为高电平3.6V时。
T2,T3导通，VB1=0.7×3=2.1（V ），从而使T1的发射结因反偏而截止。此时T1的发射结反偏，而集电结正偏，称为倒置放大工作状态。
由于T3饱和导通，输出电压为：VO=VCES3≈0.3V
这时VE2=VB3=0.7V，而VCE2=0.3V，故有VC2=VE2+ VCE2=1V。1V的电压作用于T4的基极，使T4和二极管D都截止。
可见实现了与非门的逻辑功能之一：输入全为高电平时，输出为低电平。
图2.2.3 输入全为高电平时的工作情况
（2）输入有低电平0.3V时。
图2.2.4 输入有低电平时的工作情况该发射结导通，T1的基极电位被钳位到VB1=1V。T2、T3都截止。由于T2截止，流过RC2的电流仅为T4的基极电流，这个电流较小，在RC2上产生的压降也较小，可以忽略，所以VB4≈VCC=5V,使T4和D导通，则有：
VO≈VCC-VBE4-VD=5-0.7-0.7=3.6（V）
可见实现了与非门的逻辑功能的另一方面：输入有低电平时，输出为高电平。
综合上述两种情况，该电路满足与非的逻辑功能，是一个与非门。
二,TTL与非门的开关速度
1．TTL与非门提高工作速度的原理
（1）采用多发射极三极管加快了存储电荷的消散过程。设电路原来输出低电平，当电路的某一输入端突然由高电平变为低电平，T1的一个发射结导通，VB1变为1V。由于T2、T3原来是饱和的，基区中的超量存贮电荷还来不及消散，VB2仍维持1.4V。在这个瞬间，T1为发射结正偏，集电结反偏，工作于放大状态，其基极电流iB1=（VCC-VB1）/Rb1，
图2.2.5 多发射极三极管消散T2存储电荷的过程集电极电流iC1=β1iB1。这个iC1正好是T2的反向基极电流iB2，可将T2的存贮电荷迅速地拉走，促使T2管迅速截止。T2管迅速截止又使T4管迅速导通，而使T3管的集电极电流加大，使T3的超量存贮电荷从集电极消散而达到截止。
（2）采用了推拉式输出级，输出阻抗比较小，可迅速给负载电容充放电。
2．TTL与非门传输延迟时间tpd
当与非门输入一个脉冲波形时，其输出波形有一定的延迟，如图所示。定义了以下两个延迟时间：
导通延迟时间tPHL——从输入波形上升沿的中点到输出波形下降沿的中点所经历的时间。
截止延迟时间tPLH——从输入波形下降沿的中点到输出波形上升沿的中点所经历的时间。
与非门的传输延迟时间tpd是tPHL和tPLH的平均值。即
图2.2.7 TTL与非门的传输时间
一般TTL与非门传输延迟时间tpd的值为几纳秒～十几个纳秒。
三,TTL与非门的电压传输特性及抗干扰能力
1．电压传输特性曲线与非门的电压传输特性曲线是指与非门的输出电压与输入电压之间的对应关系曲线，即V o=f（Vi），它反映了电路的静态特性。
图2.2.8传输特性的测试方法 图2.2.9 TTL与非门的电压传输特性
（1）AB段（截止区）。
（2）BC段（线性区）。
（3）CD段（过渡区）。
（4）DE段（饱和区)。
2．几个重要参数从TTL与非门的电压传输特性曲线上，我们可以定义几个重要的电路指标。
（1）输出高电平电压VOH——VOH的理论值为3.6V，产品规定输出高电压的最小值VOH（min）=2.4V，即大于2.4V的输出电压就可称为输出高电压VOH。
（2）输出低电平电压VOL——VOL的理论值为0.3V，产品规定输出低电压的最大值VOL（max）=0.4V，即小于0.4V的输出电压就可称为输出低电压VOL。
由上述规定可以看出，TTL门电路的输出高低电压都不是一个值，而是一个范围。
（3）关门电平电压VOFF——是指输出电压下降到VOH（min）时对应的输入电压。显然只要Vi＜VOff，Vo就是高电压，所以VOFF就是输入低电压的最大值，在产品手册中常称为输入低电平电压，用VIL（max）表示。从电压传输特性曲线上看VIL（max）（VOFF）≈1.3V，产品规定VIL（max）=0.8V。
（4）开门电平电压VON——是指输出电压下降到VOL（max）时对应的输入电压。显然只要Vi＞VON，Vo就是低电压，所以VON就是输入高电压的最小值，在产品手册中常称为输入高电平电压，用VIH（min）表示。从电压传输特性曲线上看VIH（min）（VON）略大于1.3V，产品规定VIH（min）=2V。
（5）阈值电压Vth——决定电路截止和导通的分界线，也是决定输出高、低电压的分界线。从电压传输特性曲线上看，Vth的值界于VOFF与VON之间，而VOFF与VON的实际值又差别不大，所以，近似为Vth≈VOFF≈VON。Vth是一个很重要的参数，在近似分析和估算时，常把它作为决定与非门工作状态的关键值，即Vi＜Vth，与非门开门，输出低电平；Vi＞Vth，与非门关门，输出高电平。Vth又常被形象化地称为门槛电压。Vth的值为1.3V～1.４V。
3．抗干扰能力
TTL门电路的输出高低电平不是一个值，而是一个范围。同样，它的输入高低电平也有一个范围，即它的输入信号允许一定的容差，称为噪声容限。
在图2.2.11中若前一个门G1输出为低电压，则后一个门G2输入也为低电压。如果由于某种干扰，使G2的输入低电压高于了输出低电压的最大值VOL（max），从电压传输特性曲线上看，只要这个值不大于VOFF，G2的输出电压仍大于VOH（min），即逻辑关系仍是正确的。因此在输入低电压时，把关门电压VOFF 与VOL（max）之差称为低电平噪声容限，用VNL来表示，即低电平噪声容限 VNL＝VOFF-VOL（max）＝0.8V-0.4V＝0.4V
图2.2.10 输出高低电平的电压范围 图2.2.11 噪声容限图解若前一个门G1输出为高电压，则后一个门G2输入也为高电压。如果由于某种干扰，使G2的输入低电压低于了输出高电压的最小值VOH（min），从电压传输特性曲线上看，只要这个值不小于VON，G2的输出电压仍小于VOL（max），逻辑关系仍是正确的。因此在输入高电压时，把VOH（min）与开门电压VON与之差称为高电平噪声容限，用VNH来表示，即高电平噪声容限 VNH＝VOH（min）-VON＝2.4V-2.0V＝0.4V
噪声容限表示门电路的抗干扰能力。显然，噪声容限越大，电路的抗干扰能力越强。通过这一段的讨论，也可看出二值数字逻辑中的“0”和“1”都是允许有一定的容差的，这也是数字电路的一个突出的特点。
四．TTL与非门的带负载能力在数字系统中，门电路的输出端一般都要与其他门电路的输入端相连，称为带负载。一个门电路最多允许带几个同类的负载门？就是这一部分要讨论的问题。
1．输入低电平电流IIL与输入高电平电流IIH
这是两个与带负载能力有关的电路参数。
（1）输入低电平电流IIL是指当门电路的输入端接低电平时，从门电路输入端流出的电流。可以算出,产品规定IIL＜1.6mA。
图2.2.12 门电路带负载的情况 图2.2.13 输入低电平电流IIL
（2）输入高电平电流IIH是指当门电路的输入端接高电平时，流入输入端的电流。有两种情况。
①寄生三极管效应。当与非门一个输入端（如A端）接高电平，其它输入端接低电平，这时IIH=βPIB1，βP为寄生三极管的电流放大系数。
②倒置工作状态。当与非门的输入端全接高电平，这时，T1的发射结反偏，集电结正偏，工作于倒置的放大状态。这时IIH=βiIB1，βi为倒置放大的电流放大系数。
由于βp和βi的值都远小于1，所以IIH的数值比较小，产品规定IIH＜40uA。
图2.2.14 输入高电平电流IIH
2．带负载能力
（1）灌电流负载。当驱动门输出低电平时，驱动门的T4、D截止，T3导通。这时有电流从负载门的输入端灌入驱动门的T3管，“灌电流”由此得名。灌电流的来源是负载门的输入低电平电流IIL，如图2.2.15所示。很显然，负载门的个数增加，灌电流增大，即驱动门的T3管集电极电流IC3增加。当IC3＞βIB3时，T3脱离饱和，输出低电平升高。前面提到过输出低电平不得高于VOL（max）=0.4V。因此，把输出低电平时允许灌入输出端的电流定义为输出低电平电流IOL，这是门电路的一个参数，产品规定IOL=16mA。由此可得出，输出低电平时所能驱动同类门的个数为：
NOL称为输出低电平时的扇出系数。
图2.2.15 带灌电流负载
（2）拉电流负载。当驱动门输出高电平时，驱动门的T4、D导通，T3截止。这时有电流从驱动门的T4、D拉出而流至负载门的输入端，“拉电流”由此得名。由于拉电流是驱动门T4的发射极电流IE4，同时又是负载门的输入高电平电流IIH，如图2.2.16所示，所以负载门的个数增加，拉电流增大，即驱动门的T4管发射极电流IE4增加，RC4上
图2.2.16 带拉电流负载的压降增加。当IE4增加到一定的数值时，T4进入饱和，输出高电平降低。前面提到过输出高电平不得低于VOH（min）=2.4V。因此，把输出高电平时允许拉出输出端的电流定义为输出高电平电流IOH，这也是门电路的一个参数，产品规定IOH=0.4mA。由此可得出，输出高电平时所能驱动同类门的个数为:
NOH称为输出高电平时的扇出系数。
一般NOL≠NOH，常取两者中的较小值作为门电路的扇出系数，用NO表示。
五,TTL与非门举例——7400
7400是一种典型的TTL与非门器件，内部含有4个2输入端与非门，共有14个引脚，引脚排列图如图所示。7400的主要参数见表2.2.1。
六,TTL门电路的其他类型
1．非门
图2.2.18 TTL非门电路 （a）电路 （b）符号
2．或非门
图2.2.19 TTL或非门电路 （a）电路 （b）符号
3．与或非门
图2.2.20 TTL与或非门电路 （a）电路 （b）符号
4．集电极开路门在工程实践中，有时需要将几个门的输出端并联使用，以实现与逻辑，称为线与。TTL门电路的输出结构决定了它不能进行线与。
如果将G1、G2两个TTL与非门的输出直接连接起来，如图2.2.21所示，当G1输出为高，G2输出为低时，从G1的电源VCC通过G1的T4、D到G2的T3，形成一个低阻通路，产生很大的电流，输出既不是高电平也不是低电平，逻辑功能将被破坏，还可能烧毁器
图2.2.21 普通的TTL门电路输出并联使用 图2.2.22 OC门 （a） 结构 （b）符号件。所以普通的TTL门电路是不能进行线与的。
为满足实际应用中实现线与的要求，专门生产了一种可以进行线与的门电路——集电极开路门，简称OC门（Open Collector）。
OC门主要有以下几方面的应用：
（1）实现线与。
2个OC门实现线与时的电路如图所示。此时的逻辑关系为:
即在输出线上实现了与运算，通过逻辑变换可转换为与或非运算。
图2.2.23 实现线与在使用OC门进行线与时，外接上拉电阻RP的选择非常重要，只有RP选择得当，才能保证OC门输出满足要求的高电平和低电平。
假定有n个OC门的输出端并联，后面接m个普通的TTL与非门作为负载，如图所示，则RP的选择按以下两种最坏情况考虑：
当所有的OC门都截止时，输出Vo应为高电平，如图（a）所示。这时RP不能太大，如果RP太大，则其上压降太大，输出高电平就会太低。因此当RP为最大值时要保证输出电压为VOH（min），由
VCC-VOH（min）=IIHRP（max）
得,
式中，VOH（min）是OC门输出高电平的下限值，IIH是负载门的输入高电平电流，是负载门输入端的个数（不是负载门的个数），因OC门中的T3管都截止，可以认为没有电流流入OC门。
当OC门中至少有一个导通时，输出Vo应为低电平。我们考虑最坏情况，即只有一个OC门导通，如图（b）所示。这时RP不能太小，如果RP太小，则灌入导通的那个OC门的负载电流超过IOL（max），就会使OC门的T3管脱离饱和，导致输出低电平上升。因此当RP为最小值时要保证输出电压为VOL（max），由
得,
式中，VOL（max）是OC门输出低电平的上限值，IOL（max）是OC门输出低电平时的灌电流能力，IIL是负载门的输入低电平电流，m是负载门输入端的个数。
图2.2.24 外接上拉电阻RP的选择综合以上两种情况,RP可由下式确定。一般，RP应选1k?左右的电阻。
RP（min）＜RP＜RP（max）
（2）实现电平转换。
在数字系统的接口部分（与外部设备相联接的地方）需要有电平转换的时候，常用OC门来完成。如图2.2.25把上拉电阻接到10V电源上，这样在OC门输入普通的TTL电平，而输出高电平就可以变为10V。
（3）用做驱动器。
可用它来驱动发光二极管、指示灯、继电器和脉冲变压器等。图2.2.26是用来驱动发光二极管的电路。
图2.2.25 实现电平转换 图2.2.26 驱动发光二极管
5．三态输出门
（1）三态输出门的结构及工作原理。
当EN=0时，G输出为1，D1截止，与P端相连的T1的发射结也截止。三态门相当于一个正常的二输入端与非门，输出，称为正常工作状态。
当EN=1时，G输出为0，即VP=0.3V，这一方面使D1导通，VC2=1V，T4、D截止；另一方面使VB1=1V，T2、T3也截止。这时从输出端L看进去，对地和对电源都相当于开路，呈现高阻。所以称这种状态为高阻态，或禁止态。
这种EN=0时为正常工作状态的三态门称为低电平有效的三态门。如果将图2（a）中的非门G去掉，则使能端EN=1时为正常工作状态，NE=0时为高阻状态，这种三态门称为高电平有效的三态门，逻辑符号如图c）。
图2.2.27 三态输出门 （a）电路图 （b）EN=0有效的逻辑符号 （c）EN=1有效的逻辑符号
（2）三态门的应用三态门在计算机总线结构中有着广泛的应用。图（a）所示为三态门组成的单向总线。可实现信号的分时传送。
图（b）所示为三态门组成的双向总线。当EN为高电平时，G1正常工作，G2为高阻态，输入数据DI经G1反相后送到总线上；当EN为低电平时，G2正常工作，G1为高阻态，总线上的数据DO经G2反相后输出。这样就实现了信号的分时双向传送。
图2.2.28 三态门组成的总线 （a）单向总线 （b）双向总线
七,TTL集成逻辑门电路系列简介
1．74系列。又称标准TTL系列，属中速TTL器件，其平均传输延迟时间约为10ns，平均功耗约为10mW／每门。
2．74L系列。为低功耗TTL系列，又称LTTL系列。用增加电阻阻值的方法将电路的平均功耗降低为1 mW／每门，但平均传输延迟时间较长，约为33ns。
3．74H系列。为高速TTL系列，又称HTTL系列。与74标准系列相比，电路结构上主要作了两点改进：一是输出级采用了达林顿结构；二是大幅度地降低了电路中的电阻的阻值。从而提高了工作速度和负载能力，但电路的平均功耗增加了。该系列的平均传输延迟时间为6ns，平均功耗约为22mW／每门。
4．74S系列。为肖特基TTL系列，又称STTL系列。图2.2.29为74S00与非门的电路，与74系列与非门相比较，为了进一步提高速度主要作了以下三点改进：
图2.2.30 抗饱和三极管图2.2.29 74S00与非门的电路 （a）电路结构 （b）符号
（1）输出级采用了达林顿结构，T4、T5组成复合管电路，降低了输出高电平时的输出电阻，有利于提高速度，也提高了负载能力。
（2）采用了抗饱和三极管。
（3）用T6、Rb6、RC6组成的“有源泄放电路”代替了原来的Re2。
另外输入端的三个二极管D1、D2、D3用于抑制输入端出现的负向干扰，起保护作用。
由于采取了上述措施，74S系列的延迟时间缩短为3ns，但电路的平均功耗较大，约为19mW。
5．74LS系列。为低功耗肖特基系列，又称LSTTL系列。电路中采用了抗饱和三极管和专门的肖特基二极管来提高工作速度，同时通过加大电路中电阻的阻值来降低电路的功耗，从而使电路既具有较高的工作速度，又有较低的平均功耗。其平均传输延迟时间为9ns，平均功耗约为2mW／每门。
6．74AS系列。为先进肖特基系列，又称ASTTL系列，它是74S系列的后继产品，是在74S的基础上大大降低了电路中的电阻阻值，从而提高了工作速度。其平均传输延迟时间为1.5ns，但平均功耗较大，约为20mW／每门。
7．74ALS系列。为先进低功耗肖特基系列，又称ALSTTL系列，是74LS系列的后继产品。是在74LS的基础上通过增大电路中的电阻阻值、改进生产工艺和缩小内部器件的尺寸等措施，降低了电路的平均功耗、提高了工作速度。其平均传输延迟时间约为4 ns，平均功耗约为1mW／每门。
2.3 MOS逻辑门电路
MOS逻辑门电路是继TTL之后发展起来的另一种应用广泛的数字集成电路。由于它功耗低，抗干扰能力强，工艺简单，几乎所有的大规模、超大规模数字集成器件都采用MOS工艺。就其发展趋势看，MOS电路特别是CMOS电路有可能超越TTL成为占统治地位的逻辑器件。
2.3.1 NMOS门电路
NMOS门电路全部由N沟道MOSFET构成，由此而得名。
1．NMOS非门其中T1为工作管，T2为负载管，两者都为增强型MOSFET，为简化起见，采用如图2.3.1（b）所示的简化电路。
设两管的开启电压为VT1=VT2=4V，且T1管的跨导gm1远大于T2管的跨导gm2，下面分析逻辑关系。
（1）当输入Vi为高电平8V（高电平要大于管子的开启电压）时，T1导通，由于T2栅极接电源VDD，T2也导通。因为gm1＞＞gm2，所以两管的导通电阻RDS1＜＜RDS2，通常RDS1约为3～10k?，RDS2约为100～200 k?，等效电路如图2.3.1（c）所示，输出电压为：
所以输出为低电平。
图2.3.1 NMOS非门电路
（2）当输入Vi为低电平0V时，T1截止，由于T2栅极接电源VDD，T2总是导通的。所以输出电压为VOL=VDD-VT=8V，即输出为高电平。
所以电路实现了非逻辑。
2．NMOS门电路
NMOS门电路是在NMOS非门的基础上实现的。
（1）与非门。
（2）或非门。
图2.3.2 NMOS与非门电路 图2.3.3 NMOS或非门电路
由于与非门的工作管是串联的，增加变量的个数，即增加工作管的个数，输出低电平会随之增高；而或非门的工作管是并联的，增加变量的个数，即增加工作管的个数，输出低电平基本稳定。所以，NMOS门电路是以或非门为基础的。这种门电路主要用于大规模集成电路中，而不作成小规模的单个器件。
2.3.2 CMOS非门
CMOS逻辑门电路是由N沟道MOSFET和P沟道MOSFET互补而成，通常称为互补型MOS逻辑电路，简称CMOS逻辑电路。
要求电源VDD大于两管开启电压绝对值之和，即VDD＞（VTN+|VTP|），且VTN=|VTP|
图2.3.4 CMOS非门电路 (a) 电路图 (b) 简化电路
1．逻辑关系
（1）当输入为低电平，即Vi=0V时，TN截止，TP导通，TN的截止电阻约为500MΩ，TP的导通电阻约为750Ω，所以输出VO≈VDD，即VO为高电平。
（2）当输入为高电平，即Vi=VDD时，TN导通，TP截止，TN的导通电阻约为750Ω，TP的截止电阻约为500MΩ，所以输出VO≈0V，即VO为低电平。所以该电路实现了非逻辑。
通过以上分析可以看出，在CMOS非门电路中，无论电路处于何种状态，TN、TP中总有一个截止，所以它的静态功耗极低，有微功耗电路之称。
2．电压传输特性设CMOS非门的电源电压VDD=10V，两管的开启电压为VTN=|VTP|=2V。
（1）当Vi＜2V，TN截止，TP导通，输出Vo≈VDD=10V。
（2）当2V＜Vi＜5V，TN和TP都导通，但TN的栅源电压＜TP栅源电压绝对值，即TN工作在饱和区，TP工作在可变电阻区，TN的导通电阻＞TP的导通电阻，所以，这时VO开始下降，但下降不多，输出仍为高电平。
（3）当Vi=5V，TN的栅源电压=TP栅源电压绝对值，两管都工作在饱和区，且导通电阻相等，所以,Vo=（VDD/2）=5V。
（4）当5V＜Vi＜8V，情况与（2）相反，TP工作在饱和区，TN工作在可变电阻区，TP的导通电阻＞TN的导通电阻，所以Vo变为低电平。
（5）当Vi＞8V，TP截止，TN导通，输出Vo=0V。
可见两管在Vi=VDD/2处转换状态，所以CMOS门电路的阈值电压（或称门槛电压）Vth=VDD/2。
3．工作速度由于CMOS非门电路工作时总有一个管子导通，且导通电阻作得较小，所以当带电容负载时，给电容充电和放电都比较快。CMOS非门的平均传输延迟时间约为10ns。
图2.3.6 CMOS非门带电容负载的情况
（a）负载电容充电 （b）负载电容放电
三,其他的CMOS门电路
1．CMOS与非门和或非门电路
（1）与非门。
（2）或非门。
图2.3.7 CMOS与非门电路 图2.3.8 CMOS或非门电路
（3）带缓冲级的门电路图2.3.7和图2.3.8所示的CMOS与非门和或非门电路的输入端数目都可以增加。但是当输入端数目增加时，对于与非门电路来说，串联的NMOS管数目要增加，并联的PMOS管数目也要增加，这样会引起输出低电平变高；对于或非门电路来说，并联的NMOS管数目要增加，串联的PMOS管数目也要增加，这样会引起输出高电平变低。为了稳定输出高低电平，在目前生产的CMOS门电路中，在输入输出端分别加了反相器作缓冲级，图2.3.9所示为带缓冲级的二输入端与非门电路。图中T1和T2、T3和T4、T9和T10分别组成三个反相器，T5、T6、T7、T8组成或非门，经过逻辑变换，有。
图2.3.9 带缓冲级的二输入端与非门电路
2．CMOS异或门电路它是由两级组成，前级为或非门，输出为。后级为与或非门，经过逻辑变换，可得
即输出L为输入A、B的异或。
图2.3.10 异或门电路
3．CMOS三态输出门电路其工作原理如下。
当EN=0时，TP2和TN2同时导通，TN1和TP1组成的非门正常工作，输出。
当EN=1时，TP2和TN2同时截止，输出L对地和对电源都相当于开路，为高阻状态。
所以，这是一个低电平有效的三态门，逻辑符号如图2.3.11（b）所示。
图2.3.11 CMOS三态门 （a）电路图 （b）逻辑符号
4．CMOS传输门由一个NMOS管TN和一个PMOS管TP组成，C和为控制端，使用时总是加互补的信号。CMOS传输门可以传输数字信号，也可以传输模拟信号，其工作原理如下。
设两管的开启电压VTN=|VTP|。如果要传输的信号Vi的变化范围为0V～VDD，则将控制端C和的高电平设置为VDD，低电平设置为0。并将TN的衬底接低电平0V，TP的衬底接高电平VDD。
当C接高电平VDD，接低电平0V时，若0V＜Vi＜（VDD-VTN），TN导通；若|VTP|≤Vi≤VDD，TP导通。即Vi在0V～VDD的范围变化时，至少有一管导通，输出与输入之间呈低电阻，将输入电压传到输出端，Vo=Vi，相当于开关闭合。
当C接低电平0V，接高电平VDD，Vi在0V～VDD的范围变化时，TN和TP都截止，输出呈高阻状态，输入电压不能传到输出端，相当于开关断开。
图2.3.12 CMOS传输门及模拟开关可见CMOS传输门实现了信号的可控传输。将CMOS传输门和一个非门组合起来，由非门产生互补的控制信号，如图（c）所示，称为模拟开关。
四,CMOS逻辑门电路的系列及主要参数
1．CMOS逻辑门电路的系列
CMOS集成电路诞生于20世纪60年代末，经过制造工艺的不断改进，在应用的广度上已与TTL平分秋色，它的技术参数从总体上说，已经达到或接近TTL的水平，其中功耗、噪声容限、扇出系数等参数优于TTL。CMOS集成电路主要有以下几个系列。
（1）基本的CMOS——4000系列。
这是早期的CMOS集成逻辑门产品，工作电源电压范围为3～18V，由于具有功耗低、噪声容限大、扇出系数大等优点，已得到普遍使用。缺点是工作速度较低，平均传输延迟时间为几十ns，最高工作频率小于5MHz。
（2）高速的CMOS——HC（HCT）系列。
该系列电路主要从制造工艺上作了改进，使其大大提高了工作速度，平均传输延迟时间小于10ns，最高工作频率可达50MHz。HC系列的电源电压范围为2～6V。HCT系列的主要特点是与TTL器件电压兼容，它的电源电压范围为4.5～5.5V。它的输入电压参数为VIH（min）=2.0V；VIL（max）=0.8V，与TTL完全相同。另外，74HC/HCT系列与74LS系列的产品，只要最后3位数字相同，则两种器件的逻辑功能、外形尺寸，引脚排列顺序也完全相同，这样就为以CMOS产品代替TTL产品提供了方便。
（3）先进的CMOS——AC（ACT）系列该系列的工作频率得到了进一步的提高，同时保持了CMOS超低功耗的特点。其中ACT系列与TTL器件电压兼容，电源电压范围为4.5～5.5V。AC系列的电源电压范围为1.5～5.5V。AC（ACT）系列的逻辑功能、引脚排列顺序等都与同型号的HC（HCT）系列完全相同。
2．CMOS逻辑门电路的主要参数
CMOS门电路主要参数的定义同TTL电路，下面主要说明CMOS电路主要参数的特点。
（1）输出高电平VOH与输出低电平VOL。CMOS门电路VOH的理论值为电源电压VDD，VOH（min）=0.9VDD；VOL的理论值为0V，VOL（max）=0.01VDD。所以CMOS门电路的逻辑摆幅（即高低电平之差）较大，接近电源电压VDD值。
（2）阈值电压Vth。从CMOS非门电压传输特性曲线中看出，输出高低电平的过渡区很陡，阈值电压Vth约为VDD/2。
（3）抗干扰容限。CMOS非门的关门电平VOFF为0.45VDD，开门电平VON为0.55VDD。因此，其高、低电平噪声容限均达0.45VDD。其他CMOS门电路的噪声容限一般也大于0.3VDD，电源电压VDD越大，其抗干扰能力越强。
（4）传输延迟与功耗。CMOS电路的功耗很小，一般小于1 mW/门，但传输延迟较大，一般为几十ns/门，且与电源电压有关，电源电压越高，CMOS电路的传输延迟越小，功耗越大。前面提到74HC高速CMOS系列的工作速度己与TTL系列相当。
（5）扇出系数。因CMOS电路有极高的输入阻抗，故其扇出系数很大，一般额定扇出系数可达50。但必须指出的是，扇出系数是指驱动CMOS电路的个数，若就灌电流负载能力和拉电流负载能力而言，CMOS电路远远低于TTL电路。
2.4 集成逻辑门电路的应用
一,TTL与CMOS器件之间的接口问题两种不同类型的集成电路相互连接，驱动门必须要为负载门提供符合要求的高低电平和足够的输入电流，即要满足下列条件：
驱动门的VOH（min）≥负载门的VIH（min）
驱动门的VOL（max）≤负载门的VIL（max）
驱动门的IOH（max）≥负载门的IIH（总）
驱动门的IOL（max）≥负载门的IIL（总）
下面分别讨论TTL驱动CMOS和CMOS驱动TTL的情况
1．TTL门驱动CMOS门由于TTL门的IOH（max）和IOL（max）远远大于CMOS门的IIH和IIL，所以TTL门驱动CMOS门时，主要考虑TTL门的输出电平是否满足CMOS输入电平的要求。
（1）TTL门驱动4000系列和74HC系列。
从表2.4.1中看出，当都采用5V电源时，TTL的VOH（min）为2.4V或2.7V，而CMOS4000系列和74HC系列电路的VIH（min）为3.5V，显然不满足要求。这时可在TTL电路的输出端和电源之间，接一上拉电阻RP，如图（a）所示。RP的阻值取决于负载器件的数目及TTL和CMOS器件的电流参数，一般在几百?～几k?间。
如果TTL和CMOS器件采用的电源电压不同，则应使用OC门，同时使用上拉电阻RP，如图（b）所示。
（2）TTL门驱动74HCT系列。
前面提到74HCT系列与TTL器件电压兼容。它的输入电压参数为VIH（min）=2.0V，而TTL的输出电压参数为VOH（min）为2.4V或2.7V，因此两者可以直接相连，不需外加其他器件。
图2.4.1 TTL驱动CMOS门电路
（a）电源电压都为5V时的接口 （b）电源电压不同时的接口
2,CMONS门驱动TTL门从表2.4.1中看出，当都采用5V电源时，CMOS门的VOH（min）＞TTL门的VIH（min），CMOS的VOL（max）＜TTL门的VIL（max），两者电压参数相容。但是CMOS门的IOH、IOL参数较小，所以，这时主要考虑CMOS门的输出电流是否满足TTL输入电流的要求。
例2.4.1,一个74HC00与非门电路能否驱动4个7400与非门？能否驱动4个74LS00与非门？
解：从表2.4.1中查出：74系列门的IIL=1.6mA，74LS系列门的IIL=0.4mA，4个74门的IIL（总）=4×1.6=6.4（mA），4个74LS门的IIL（总）=4×0.4=1.6（mA）。而74HC系列门的IOL=4mA，所以不能驱动4个7400与非门，可以驱动4个74LS00与非门。
要提高CMOS门的驱动能力，可将同一芯片上的多个门并联使用，如图2.4.2（a）所示。也可在CMOS门的输出端与TTL门的输入端之间加一CMOS驱动器，如图2.4.2（b）所示。
图2.4.2 CMOS驱动TTL门电路
（a）并联使用提高带负载能力 （b）用CMOS驱动器驱动TTL电路
三,TTL和CMOS电路带负载时的接口问题在工程实践中，常常需要用TTL或CMOS电路去驱动指示灯、发光二极管LED、继电器等负载。
对于电流较小、电平能够匹配的负载可以直接驱动，图（a）所示为用TTL门电路驱动发光二极管LED，这时只要在电路中串接一个约几百?的限流电阻即可。图（b）所示为用TTL门电路驱动5V低电流继电器，其中二极管D作保护，用以防止过电压。
如果负载电流较大，可将同一芯片上的多个门并联作为驱动器，如图（a）所示。也可在门电路输出端接三极管，以提高负载能力，如图（b）所示。
图2.4.3 门电路带小电流负载 （a）驱动发光二极管 （b）驱动低电流继电器
图2.4.4 门电路带大电流负载 （a）门电路并联使用 （b）加驱动三极管
2.4.4 多余输入端的处理多余输入端的处理应以不改变电路逻辑关系及稳定可靠为原则。通常采用下列方法。
（1）对于与非门及与门，多余输入端应接高电平，比如直接接电源正端，或通过一个上拉电阻（1～3k?）接电源正端，如图（a）所示；在前级驱动能力允许时，也可以与有用的输入端并联使用，如图（b）所示。
（2）对于或非门及或门，多余输入端应接低电平，比如直接接地，如图（a）所示；也可以与有用的输入端并联使用，如图（b）所示。
图2.4.5 与非门多余输入端的处理 图2.4.6 或非门多余输入端的处理
2.5 正负逻辑及逻辑符号的变换
2.5.1 正负逻辑的逻辑符号
第一章已经提到了正负逻辑的概念：规定高电平为逻辑1，低电平为逻辑0，就是正逻辑；反之，高电平为逻辑0，低电平为逻辑1为负逻辑。
同一个逻辑电路，在不同的逻辑假定下，其逻辑功能是完全不同的。如图2.1.1（a）所示的电路，采用正逻辑它是与门功能，如果采用负逻辑时，它却是或门功能。表2.5.1中列出了几种常用正负逻辑门的逻辑符号。
表2.5.1 常用正负逻辑门的逻辑符号正负逻辑的对偶式
正逻辑的逻辑符号
负逻辑的逻辑符号
正与门
负或门
正或门
负与门
正与非门
负或非门
正或非门
负与非门
正非门
负非门
正缓冲器
负缓冲器
2.5.2 混合逻辑中逻辑符号的变换
一般情况下，人们都习惯于采用正逻辑。但在较复杂的逻辑电路中，有时采用混合逻辑，即正负逻辑符号同时使用。这时可把整个电路当正逻辑看，而把负逻辑符号中输入端的小圆圈当反相器处理。按照以下几条规则进行变换，可使逻辑关系更加明确。
逻辑图中任一条线的两端同时加上或消去小圆圈，其逻辑关系不变。
图2.5.1 一条线的两端同时消去小圆圈
2．任一条线一端上的小圆圈移到另一端，其逻辑关系不变。
图2.5.2 一条线上的小圆圈从一端移到另一端
3．一端消去或加上小圆圈，同时将相应变量取反，其逻辑关系不变。
图2.5.2 一端消去或加上小圆圈，同时将相应变量取反
本章小结
1．最简单的门电路是用二极管组成的与门、或门和三极管组成的非门电路。它们是集成逻辑门电路的基础。
2．目前普遍使用的数字集成电路主要有两大类，一类由NPN型三极管组成，简称TTL集成电路；另一类由MOSFET构成，简称MOS集成电路。
3．TTL集成逻辑门电路的输入级采用多发射极三级管、输出级采用达林顿结构，这不仅提高了门电路的开关速度，也使电路有较强的驱动负载的能力。
4．在TTL系列中，除了有实现各种基本逻辑功能的门电路以外，还有集电极开路门和三态门，它们能够实现线与，还可用来驱动需要一定功率的负载。三态门还可用来实现总线结构。
5．MOS集成电路常用的是两种结构，一种是由N沟道MOSFET构成的NMOS门电路，它结构简单，易于集成化，因而常在大规模集成电路中应用，但没有单片集成门电路产品；另一类是由增强型N沟道和P沟道MOSFET互补构成的CMOS门电路，这是MOS集成门电路的主要结构。与TTL门电路相比，它的优点是功耗低，扇出数大(指带同类门负载)，噪声容限大，开关速度与TTL接近，已成为数字集成电路的发展方向。
6．为了更好地使用数字集成芯片，应熟悉TTL和CMOS各个系列产品的外部电气特性及主要参数，还应能正确处理多余输入端，能正确解决不同类型电路间的接口问题及抗干扰问题。
7．在逻辑体制中有正、负逻辑两种规定，一般情况下，人们习惯于采用正逻辑。同样一个逻辑门电路，利用正、负逻辑等效变换原则，可以使逻辑关系更明确。
在第一章里，我们初步认识了与、或、非三种基本逻辑运算和与非、或非、异或等常用逻辑运算，在那里，这些运算关系都是用逻辑符号来表示的。而在工程中每一个逻辑符号都对应着一种电路，并通过集成工艺作成一种集成器件，称为集成逻辑门电路，逻辑符号仅是这些集成逻辑门电路的“黑匣子”。本章将逐步揭开这些“黑匣子”的奥秘，介绍集成逻辑门电路的两种主要类型TTL和MOS门电路的工作原理、逻辑功能及外部特性，同时对内部结构也作一简要介绍。
2.1 基本逻辑门电路
能够实现逻辑运算的电路称为逻辑门电路。在用电路实现逻辑运算时，用输入端的电压或电平表示自变量，用输出端的电压或电平表示因变量。
一,二极管与门和或门电路
1．与门电路
图2.1.1 二极管与门 （a）电路 （b）逻辑符号
（1）VA=VB=0V。此时二极管D1和D2都导通，由于二极管正向导通时的钳位作用，VL≈0V。
（2）VA=0V，VB=5V。此时二极管D1导通，由于钳位作用，VL≈0V，D2受反向电压而截止。
（3）VA=5V，VB=0V。此时D2导通，VL≈0V，D1受反向电压而截止。
（4）VA=VB=5V。此时二极管D1和D2都截止，VL=VCC=5V。
把上述分析结果归纳起来列入表2.1.1中，如果采用正逻辑体制，很容易看出它实现逻辑运算：
增加一个输入端和一个二极管，就可变成三输入端与门。按此办法可构成更多输入端的与门。
输入
输出
L
A
B
0
0
1
1
0
1
0
1
0
0
0
1
输入
输出
VL（V）
VA（V）
VB（V）
0
0
5
5
0
5
0
5
0
0
0
5
表2.1.1 与门输入输出电压的关系 表2.1.2 与逻辑真值表
2．或门电路
图2.1.2 二极管或门 （a）电路 （b）逻辑符号
输入
输出
L
A
B
0
0
1
1
0
1
0
1
0
1
1
1
输入
输出
VL（V）
VA（V）
VB（V）
0
0
5
5
0
5
0
5
0
5
5
5
表2.1.3 与门输入输出电压的关系 表2.1.4 或逻辑真值表可见，它实现逻辑运算：
L=A+B
同样，可用增加输入端和二极管的方法，构成更多输入端的或门。
二,三极管非门电路图2.1.3（a）是由三极管组成的非门电路，非门又称反相器。三极管的开关特性已在第一章中作过详细讨论，这里重点分析它的逻辑关系。仍设输入信号为+5V或0V。此电路只有以下两种工作情况：
图2.1.3 三极管非门 （a）电路 （b）逻辑符号
（1）VA=0V。此时三极管的发射结电压小于死区电压，满足截止条件，所以管子截止，VL=VCC=5V。
（2）VA=5V。此时三极管的发射结正偏，管子导通，只要合理选择电路参数，使其满足饱和条件IB＞IBS，则管子工作于饱和状态，有VL=VCES≈0V（0.3V）。
把上述分析结果列入表2.1.5中，此电路不管采用正逻辑体制还是负逻辑体制，都满足非运算的逻辑关系。
输入
A
输出
L
0
1
1
0
表2.1.5 非门输入输出电压的关系 表2.1.6 非逻辑真值表输入
VA（V）
输出
VL（V）
0
5
5
0
三,DTL与非门电路前面介绍的二极管与门和或门电路虽然结构简单，逻辑关系明确，但却不实用。例如在图2.1.4所给出的两级二极管与门电路中，会出现低电平偏离标准数值的情况。
为此，常将二极管与门和或门与三极管非门组合起来组成与非门和或非门电路，以消除在串接时产生的电平偏离，并提高带负载能力。
图2.1.4 两级二极管与门串接使用的情况图2.1.5所示就是由三输入端的二极管与门和三极管非门组合而成的与非门电路。其中，作了两处必要的修正：
（1）一将电阻Rb换成两个二极管D4、D5，作用是提高输入低电平的抗干扰能力，即当输入低电平有波动时，保证三极管可靠截止，以输出高电平。
（2）二是增加了R1，目的是当三极管从饱和向截止转换时，给基区存储电荷提供一个泻放回路。
图2.1.5 DTL与非门电路该电路的逻辑关系为：
（1）当三输入端都接高电平时（即VA=VB=VC=5V），二极管D1～D3都截止，而D4、D5和T导通。可以验证，此时三极管饱和，，即输出低电平。
（2）在三输入端中只要有一个为低电平0.3V时，则阴极接低电平的二极管导通，由于二极管正向导通时的钳位作用，VP≈1V，从而使D4、D5和T都截止，VL=VCC=5V，即输出高电平。
可见该电路满足与非逻辑关系，即：
把一个电路中的所有元件，包括二极管、三极管、电阻及导线等都制作在一片半导体芯片上，封装在一个管壳内，就是集成电路。图2.1.5就是早期的简单集成与非门电路，称为二极管—三极管逻辑门电路，简称DTL电路。
2.2 TTL逻辑门电路
DTL电路虽然结构简单，但因工作速度低而很少应用。由此改进而成的TTL电路，问世几十年来，经过电路结构的不断改进和集成工艺的逐步完善，至今仍广泛应用，几乎占据着数字集成电路领域的半壁江山。
一,TTL与非门的基本结构及工作原理
1．TTL与非门的基本结构我们以DTL与非门电路为基础，根据提高电路功能的需要，从以下几个方面加以改进，从而引出TTL与非门的电路结构。
图2.2.1 TTL与非门电路首先考虑输入级，DTL是用二极管与门做输入级，速度较低。仔细分析我们发现电路中的Dl、D2、D3、D4的P区是相连的。我们可用集成工艺将它们做成—个多发射极三极管。这样它既是四个PN结，不改变原来的逻辑关系，又具有三极管的特性。一旦满足了放大的外部条件，它就具有放大作用，为迅速消散T2饱和时的超量存储电荷提供足够大的反向基极电流，从而大大提高了关闭速度。详细情况后面再讲。
图2.2.2 TTL与非门输入级的由来 （a）二极管与门 （b）多发射极三极管
第二，为提高输出管的开通速度，可将二极管D5改换成三极管T2，逻辑关系不变。同时在电路的开通过程中利用T2的放大作用，为输出管T3提供较大的基极电流，加速了输出管的导通。另外T2和电阻RC2、RE2组成的放大器有两个反相的输出端VC2和VE2，以产生两个互补的信号去驱动T3、T4组成的推拉式输出级。
第三，再分析输出级。输出级应有较强的负载能力，为此将三极管的集电极负载电阻RC换成由三极管T4、二极管D和RC4组成的有源负载。由于T3和T4受两个互补信号Ve2和Vc2的驱动，所以在稳态时，它们总是一个导通，另一个截止。这种结构，称为推拉式输出级。
2．TTL与非门的逻辑关系因为该电路的输出高低电平分别为3.6V和0.3V,所以在下面的分析中假设输入高低电平也分别为3.6V和0.3V。
（1）输入全为高电平3.6V时。
T2,T3导通，VB1=0.7×3=2.1（V ），从而使T1的发射结因反偏而截止。此时T1的发射结反偏，而集电结正偏，称为倒置放大工作状态。
由于T3饱和导通，输出电压为：VO=VCES3≈0.3V
这时VE2=VB3=0.7V，而VCE2=0.3V，故有VC2=VE2+ VCE2=1V。1V的电压作用于T4的基极，使T4和二极管D都截止。
可见实现了与非门的逻辑功能之一：输入全为高电平时，输出为低电平。
图2.2.3 输入全为高电平时的工作情况
（2）输入有低电平0.3V时。
图2.2.4 输入有低电平时的工作情况该发射结导通，T1的基极电位被钳位到VB1=1V。T2、T3都截止。由于T2截止，流过RC2的电流仅为T4的基极电流，这个电流较小，在RC2上产生的压降也较小，可以忽略，所以VB4≈VCC=5V,使T4和D导通，则有：
VO≈VCC-VBE4-VD=5-0.7-0.7=3.6（V）
可见实现了与非门的逻辑功能的另一方面：输入有低电平时，输出为高电平。
综合上述两种情况，该电路满足与非的逻辑功能，是一个与非门。
二,TTL与非门的开关速度
1．TTL与非门提高工作速度的原理
（1）采用多发射极三极管加快了存储电荷的消散过程。设电路原来输出低电平，当电路的某一输入端突然由高电平变为低电平，T1的一个发射结导通，VB1变为1V。由于T2、T3原来是饱和的，基区中的超量存贮电荷还来不及消散，VB2仍维持1.4V。在这个瞬间，T1为发射结正偏，集电结反偏，工作于放大状态，其基极电流iB1=（VCC-VB1）/Rb1，
图2.2.5 多发射极三极管消散T2存储电荷的过程集电极电流iC1=β1iB1。这个iC1正好是T2的反向基极电流iB2，可将T2的存贮电荷迅速地拉走，促使T2管迅速截止。T2管迅速截止又使T4管迅速导通，而使T3管的集电极电流加大，使T3的超量存贮电荷从集电极消散而达到截止。
（2）采用了推拉式输出级，输出阻抗比较小，可迅速给负载电容充放电。
2．TTL与非门传输延迟时间tpd
当与非门输入一个脉冲波形时，其输出波形有一定的延迟，如图所示。定义了以下两个延迟时间：
导通延迟时间tPHL——从输入波形上升沿的中点到输出波形下降沿的中点所经历的时间。
截止延迟时间tPLH——从输入波形下降沿的中点到输出波形上升沿的中点所经历的时间。
与非门的传输延迟时间tpd是tPHL和tPLH的平均值。即
图2.2.7 TTL与非门的传输时间
一般TTL与非门传输延迟时间tpd的值为几纳秒～十几个纳秒。
三,TTL与非门的电压传输特性及抗干扰能力
1．电压传输特性曲线与非门的电压传输特性曲线是指与非门的输出电压与输入电压之间的对应关系曲线，即V o=f（Vi），它反映了电路的静态特性。
图2.2.8传输特性的测试方法 图2.2.9 TTL与非门的电压传输特性
（1）AB段（截止区）。
（2）BC段（线性区）。
（3）CD段（过渡区）。
（4）DE段（饱和区)。
2．几个重要参数从TTL与非门的电压传输特性曲线上，我们可以定义几个重要的电路指标。
（1）输出高电平电压VOH——VOH的理论值为3.6V，产品规定输出高电压的最小值VOH（min）=2.4V，即大于2.4V的输出电压就可称为输出高电压VOH。
（2）输出低电平电压VOL——VOL的理论值为0.3V，产品规定输出低电压的最大值VOL（max）=0.4V，即小于0.4V的输出电压就可称为输出低电压VOL。
由上述规定可以看出，TTL门电路的输出高低电压都不是一个值，而是一个范围。
（3）关门电平电压VOFF——是指输出电压下降到VOH（min）时对应的输入电压。显然只要Vi＜VOff，Vo就是高电压，所以VOFF就是输入低电压的最大值，在产品手册中常称为输入低电平电压，用VIL（max）表示。从电压传输特性曲线上看VIL（max）（VOFF）≈1.3V，产品规定VIL（max）=0.8V。
（4）开门电平电压VON——是指输出电压下降到VOL（max）时对应的输入电压。显然只要Vi＞VON，Vo就是低电压，所以VON就是输入高电压的最小值，在产品手册中常称为输入高电平电压，用VIH（min）表示。从电压传输特性曲线上看VIH（min）（VON）略大于1.3V，产品规定VIH（min）=2V。
（5）阈值电压Vth——决定电路截止和导通的分界线，也是决定输出高、低电压的分界线。从电压传输特性曲线上看，Vth的值界于VOFF与VON之间，而VOFF与VON的实际值又差别不大，所以，近似为Vth≈VOFF≈VON。Vth是一个很重要的参数，在近似分析和估算时，常把它作为决定与非门工作状态的关键值，即Vi＜Vth，与非门开门，输出低电平；Vi＞Vth，与非门关门，输出高电平。Vth又常被形象化地称为门槛电压。Vth的值为1.3V～1.４V。
3．抗干扰能力
TTL门电路的输出高低电平不是一个值，而是一个范围。同样，它的输入高低电平也有一个范围，即它的输入信号允许一定的容差，称为噪声容限。
在图2.2.11中若前一个门G1输出为低电压，则后一个门G2输入也为低电压。如果由于某种干扰，使G2的输入低电压高于了输出低电压的最大值VOL（max），从电压传输特性曲线上看，只要这个值不大于VOFF，G2的输出电压仍大于VOH（min），即逻辑关系仍是正确的。因此在输入低电压时，把关门电压VOFF 与VOL（max）之差称为低电平噪声容限，用VNL来表示，即低电平噪声容限 VNL＝VOFF-VOL（max）＝0.8V-0.4V＝0.4V
图2.2.10 输出高低电平的电压范围 图2.2.11 噪声容限图解若前一个门G1输出为高电压，则后一个门G2输入也为高电压。如果由于某种干扰，使G2的输入低电压低于了输出高电压的最小值VOH（min），从电压传输特性曲线上看，只要这个值不小于VON，G2的输出电压仍小于VOL（max），逻辑关系仍是正确的。因此在输入高电压时，把VOH（min）与开门电压VON与之差称为高电平噪声容限，用VNH来表示，即高电平噪声容限 VNH＝VOH（min）-VON＝2.4V-2.0V＝0.4V
噪声容限表示门电路的抗干扰能力。显然，噪声容限越大，电路的抗干扰能力越强。通过这一段的讨论，也可看出二值数字逻辑中的“0”和“1”都是允许有一定的容差的，这也是数字电路的一个突出的特点。
四．TTL与非门的带负载能力在数字系统中，门电路的输出端一般都要与其他门电路的输入端相连，称为带负载。一个门电路最多允许带几个同类的负载门？就是这一部分要讨论的问题。
1．输入低电平电流IIL与输入高电平电流IIH
这是两个与带负载能力有关的电路参数。
（1）输入低电平电流IIL是指当门电路的输入端接低电平时，从门电路输入端流出的电流。可以算出,产品规定IIL＜1.6mA。
图2.2.12 门电路带负载的情况 图2.2.13 输入低电平电流IIL
（2）输入高电平电流IIH是指当门电路的输入端接高电平时，流入输入端的电流。有两种情况。
①寄生三极管效应。当与非门一个输入端（如A端）接高电平，其它输入端接低电平，这时IIH=βPIB1，βP为寄生三极管的电流放大系数。
②倒置工作状态。当与非门的输入端全接高电平，这时，T1的发射结反偏，集电结正偏，工作于倒置的放大状态。这时IIH=βiIB1，βi为倒置放大的电流放大系数。
由于βp和βi的值都远小于1，所以IIH的数值比较小，产品规定IIH＜40uA。
图2.2.14 输入高电平电流IIH
2．带负载能力
（1）灌电流负载。当驱动门输出低电平时，驱动门的T4、D截止，T3导通。这时有电流从负载门的输入端灌入驱动门的T3管，“灌电流”由此得名。灌电流的来源是负载门的输入低电平电流IIL，如图2.2.15所示。很显然，负载门的个数增加，灌电流增大，即驱动门的T3管集电极电流IC3增加。当IC3＞βIB3时，T3脱离饱和，输出低电平升高。前面提到过输出低电平不得高于VOL（max）=0.4V。因此，把输出低电平时允许灌入输出端的电流定义为输出低电平电流IOL，这是门电路的一个参数，产品规定IOL=16mA。由此可得出，输出低电平时所能驱动同类门的个数为：
NOL称为输出低电平时的扇出系数。
图2.2.15 带灌电流负载
（2）拉电流负载。当驱动门输出高电平时，驱动门的T4、D导通，T3截止。这时有电流从驱动门的T4、D拉出而流至负载门的输入端，“拉电流”由此得名。由于拉电流是驱动门T4的发射极电流IE4，同时又是负载门的输入高电平电流IIH，如图2.2.16所示，所以负载门的个数增加，拉电流增大，即驱动门的T4管发射极电流IE4增加，RC4上
图2.2.16 带拉电流负载的压降增加。当IE4增加到一定的数值时，T4进入饱和，输出高电平降低。前面提到过输出高电平不得低于VOH（min）=2.4V。因此，把输出高电平时允许拉出输出端的电流定义为输出高电平电流IOH，这也是门电路的一个参数，产品规定IOH=0.4mA。由此可得出，输出高电平时所能驱动同类门的个数为:
NOH称为输出高电平时的扇出系数。
一般NOL≠NOH，常取两者中的较小值作为门电路的扇出系数，用NO表示。
五,TTL与非门举例——7400
7400是一种典型的TTL与非门器件，内部含有4个2输入端与非门，共有14个引脚，引脚排列图如图所示。7400的主要参数见表2.2.1。
六,TTL门电路的其他类型
1．非门
图2.2.18 TTL非门电路 （a）电路 （b）符号
2．或非门
图2.2.19 TTL或非门电路 （a）电路 （b）符号
3．与或非门
图2.2.20 TTL与或非门电路 （a）电路 （b）符号
4．集电极开路门在工程实践中，有时需要将几个门的输出端并联使用，以实现与逻辑，称为线与。TTL门电路的输出结构决定了它不能进行线与。
如果将G1、G2两个TTL与非门的输出直接连接起来，如图2.2.21所示，当G1输出为高，G2输出为低时，从G1的电源VCC通过G1的T4、D到G2的T3，形成一个低阻通路，产生很大的电流，输出既不是高电平也不是低电平，逻辑功能将被破坏，还可能烧毁器
图2.2.21 普通的TTL门电路输出并联使用 图2.2.22 OC门 （a） 结构 （b）符号件。所以普通的TTL门电路是不能进行线与的。
为满足实际应用中实现线与的要求，专门生产了一种可以进行线与的门电路——集电极开路门，简称OC门（Open Collector）。
OC门主要有以下几方面的应用：
（1）实现线与。
2个OC门实现线与时的电路如图所示。此时的逻辑关系为:
即在输出线上实现了与运算，通过逻辑变换可转换为与或非运算。
图2.2.23 实现线与在使用OC门进行线与时，外接上拉电阻RP的选择非常重要，只有RP选择得当，才能保证OC门输出满足要求的高电平和低电平。
假定有n个OC门的输出端并联，后面接m个普通的TTL与非门作为负载，如图所示，则RP的选择按以下两种最坏情况考虑：
当所有的OC门都截止时，输出Vo应为高电平，如图（a）所示。这时RP不能太大，如果RP太大，则其上压降太大，输出高电平就会太低。因此当RP为最大值时要保证输出电压为VOH（min），由
VCC-VOH（min）=IIHRP（max）
得,
式中，VOH（min）是OC门输出高电平的下限值，IIH是负载门的输入高电平电流，是负载门输入端的个数（不是负载门的个数），因OC门中的T3管都截止，可以认为没有电流流入OC门。
当OC门中至少有一个导通时，输出Vo应为低电平。我们考虑最坏情况，即只有一个OC门导通，如图（b）所示。这时RP不能太小，如果RP太小，则灌入导通的那个OC门的负载电流超过IOL（max），就会使OC门的T3管脱离饱和，导致输出低电平上升。因此当RP为最小值时要保证输出电压为VOL（max），由
得,
式中，VOL（max）是OC门输出低电平的上限值，IOL（max）是OC门输出低电平时的灌电流能力，IIL是负载门的输入低电平电流，m是负载门输入端的个数。
图2.2.24 外接上拉电阻RP的选择综合以上两种情况,RP可由下式确定。一般，RP应选1k?左右的电阻。
RP（min）＜RP＜RP（max）
（2）实现电平转换。
在数字系统的接口部分（与外部设备相联接的地方）需要有电平转换的时候，常用OC门来完成。如图2.2.25把上拉电阻接到10V电源上，这样在OC门输入普通的TTL电平，而输出高电平就可以变为10V。
（3）用做驱动器。
可用它来驱动发光二极管、指示灯、继电器和脉冲变压器等。图2.2.26是用来驱动发光二极管的电路。
图2.2.25 实现电平转换 图2.2.26 驱动发光二极管
5．三态输出门
（1）三态输出门的结构及工作原理。
当EN=0时，G输出为1，D1截止，与P端相连的T1的发射结也截止。三态门相当于一个正常的二输入端与非门，输出，称为正常工作状态。
当EN=1时，G输出为0，即VP=0.3V，这一方面使D1导通，VC2=1V，T4、D截止；另一方面使VB1=1V，T2、T3也截止。这时从输出端L看进去，对地和对电源都相当于开路，呈现高阻。所以称这种状态为高阻态，或禁止态。
这种EN=0时为正常工作状态的三态门称为低电平有效的三态门。如果将图2（a）中的非门G去掉，则使能端EN=1时为正常工作状态，NE=0时为高阻状态，这种三态门称为高电平有效的三态门，逻辑符号如图c）。
图2.2.27 三态输出门 （a）电路图 （b）EN=0有效的逻辑符号 （c）EN=1有效的逻辑符号
（2）三态门的应用三态门在计算机总线结构中有着广泛的应用。图（a）所示为三态门组成的单向总线。可实现信号的分时传送。
图（b）所示为三态门组成的双向总线。当EN为高电平时，G1正常工作，G2为高阻态，输入数据DI经G1反相后送到总线上；当EN为低电平时，G2正常工作，G1为高阻态，总线上的数据DO经G2反相后输出。这样就实现了信号的分时双向传送。
图2.2.28 三态门组成的总线 （a）单向总线 （b）双向总线
七,TTL集成逻辑门电路系列简介
1．74系列。又称标准TTL系列，属中速TTL器件，其平均传输延迟时间约为10ns，平均功耗约为10mW／每门。
2．74L系列。为低功耗TTL系列，又称LTTL系列。用增加电阻阻值的方法将电路的平均功耗降低为1 mW／每门，但平均传输延迟时间较长，约为33ns。
3．74H系列。为高速TTL系列，又称HTTL系列。与74标准系列相比，电路结构上主要作了两点改进：一是输出级采用了达林顿结构；二是大幅度地降低了电路中的电阻的阻值。从而提高了工作速度和负载能力，但电路的平均功耗增加了。该系列的平均传输延迟时间为6ns，平均功耗约为22mW／每门。
4．74S系列。为肖特基TTL系列，又称STTL系列。图2.2.29为74S00与非门的电路，与74系列与非门相比较，为了进一步提高速度主要作了以下三点改进：
图2.2.30 抗饱和三极管图2.2.29 74S00与非门的电路 （a）电路结构 （b）符号
（1）输出级采用了达林顿结构，T4、T5组成复合管电路，降低了输出高电平时的输出电阻，有利于提高速度，也提高了负载能力。
（2）采用了抗饱和三极管。
（3）用T6、Rb6、RC6组成的“有源泄放电路”代替了原来的Re2。
另外输入端的三个二极管D1、D2、D3用于抑制输入端出现的负向干扰，起保护作用。
由于采取了上述措施，74S系列的延迟时间缩短为3ns，但电路的平均功耗较大，约为19mW。
5．74LS系列。为低功耗肖特基系列，又称LSTTL系列。电路中采用了抗饱和三极管和专门的肖特基二极管来提高工作速度，同时通过加大电路中电阻的阻值来降低电路的功耗，从而使电路既具有较高的工作速度，又有较低的平均功耗。其平均传输延迟时间为9ns，平均功耗约为2mW／每门。
6．74AS系列。为先进肖特基系列，又称ASTTL系列，它是74S系列的后继产品，是在74S的基础上大大降低了电路中的电阻阻值，从而提高了工作速度。其平均传输延迟时间为1.5ns，但平均功耗较大，约为20mW／每门。
7．74ALS系列。为先进低功耗肖特基系列，又称ALSTTL系列，是74LS系列的后继产品。是在74LS的基础上通过增大电路中的电阻阻值、改进生产工艺和缩小内部器件的尺寸等措施，降低了电路的平均功耗、提高了工作速度。其平均传输延迟时间约为4 ns，平均功耗约为1mW／每门。
2.3 MOS逻辑门电路
MOS逻辑门电路是继TTL之后发展起来的另一种应用广泛的数字集成电路。由于它功耗低，抗干扰能力强，工艺简单，几乎所有的大规模、超大规模数字集成器件都采用MOS工艺。就其发展趋势看，MOS电路特别是CMOS电路有可能超越TTL成为占统治地位的逻辑器件。
2.3.1 NMOS门电路
NMOS门电路全部由N沟道MOSFET构成，由此而得名。
1．NMOS非门其中T1为工作管，T2为负载管，两者都为增强型MOSFET，为简化起见，采用如图2.3.1（b）所示的简化电路。
设两管的开启电压为VT1=VT2=4V，且T1管的跨导gm1远大于T2管的跨导gm2，下面分析逻辑关系。
（1）当输入Vi为高电平8V（高电平要大于管子的开启电压）时，T1导通，由于T2栅极接电源VDD，T2也导通。因为gm1＞＞gm2，所以两管的导通电阻RDS1＜＜RDS2，通常RDS1约为3～10k?，RDS2约为100～200 k?，等效电路如图2.3.1（c）所示，输出电压为：
所以输出为低电平。
图2.3.1 NMOS非门电路
（2）当输入Vi为低电平0V时，T1截止，由于T2栅极接电源VDD，T2总是导通的。所以输出电压为VOL=VDD-VT=8V，即输出为高电平。
所以电路实现了非逻辑。
2．NMOS门电路
NMOS门电路是在NMOS非门的基础上实现的。
（1）与非门。
（2）或非门。
图2.3.2 NMOS与非门电路 图2.3.3 NMOS或非门电路
由于与非门的工作管是串联的，增加变量的个数，即增加工作管的个数，输出低电平会随之增高；而或非门的工作管是并联的，增加变量的个数，即增加工作管的个数，输出低电平基本稳定。所以，NMOS门电路是以或非门为基础的。这种门电路主要用于大规模集成电路中，而不作成小规模的单个器件。
2.3.2 CMOS非门
CMOS逻辑门电路是由N沟道MOSFET和P沟道MOSFET互补而成，通常称为互补型MOS逻辑电路，简称CMOS逻辑电路。
要求电源VDD大于两管开启电压绝对值之和，即VDD＞（VTN+|VTP|），且VTN=|VTP|
图2.3.4 CMOS非门电路 (a) 电路图 (b) 简化电路
1．逻辑关系
（1）当输入为低电平，即Vi=0V时，TN截止，TP导通，TN的截止电阻约为500MΩ，TP的导通电阻约为750Ω，所以输出VO≈VDD，即VO为高电平。
（2）当输入为高电平，即Vi=VDD时，TN导通，TP截止，TN的导通电阻约为750Ω，TP的截止电阻约为500MΩ，所以输出VO≈0V，即VO为低电平。所以该电路实现了非逻辑。
通过以上分析可以看出，在CMOS非门电路中，无论电路处于何种状态，TN、TP中总有一个截止，所以它的静态功耗极低，有微功耗电路之称。
2．电压传输特性设CMOS非门的电源电压VDD=10V，两管的开启电压为VTN=|VTP|=2V。
（1）当Vi＜2V，TN截止，TP导通，输出Vo≈VDD=10V。
（2）当2V＜Vi＜5V，TN和TP都导通，但TN的栅源电压＜TP栅源电压绝对值，即TN工作在饱和区，TP工作在可变电阻区，TN的导通电阻＞TP的导通电阻，所以，这时VO开始下降，但下降不多，输出仍为高电平。
（3）当Vi=5V，TN的栅源电压=TP栅源电压绝对值，两管都工作在饱和区，且导通电阻相等，所以,Vo=（VDD/2）=5V。
（4）当5V＜Vi＜8V，情况与（2）相反，TP工作在饱和区，TN工作在可变电阻区，TP的导通电阻＞TN的导通电阻，所以Vo变为低电平。
（5）当Vi＞8V，TP截止，TN导通，输出Vo=0V。
可见两管在Vi=VDD/2处转换状态，所以CMOS门电路的阈值电压（或称门槛电压）Vth=VDD/2。
3．工作速度由于CMOS非门电路工作时总有一个管子导通，且导通电阻作得较小，所以当带电容负载时，给电容充电和放电都比较快。CMOS非门的平均传输延迟时间约为10ns。
图2.3.6 CMOS非门带电容负载的情况
（a）负载电容充电 （b）负载电容放电
三,其他的CMOS门电路
1．CMOS与非门和或非门电路
（1）与非门。
（2）或非门。
图2.3.7 CMOS与非门电路 图2.3.8 CMOS或非门电路
（3）带缓冲级的门电路图2.3.7和图2.3.8所示的CMOS与非门和或非门电路的输入端数目都可以增加。但是当输入端数目增加时，对于与非门电路来说，串联的NMOS管数目要增加，并联的PMOS管数目也要增加，这样会引起输出低电平变高；对于或非门电路来说，并联的NMOS管数目要增加，串联的PMOS管数目也要增加，这样会引起输出高电平变低。为了稳定输出高低电平，在目前生产的CMOS门电路中，在输入输出端分别加了反相器作缓冲级，图2.3.9所示为带缓冲级的二输入端与非门电路。图中T1和T2、T3和T4、T9和T10分别组成三个反相器，T5、T6、T7、T8组成或非门，经过逻辑变换，有。
图2.3.9 带缓冲级的二输入端与非门电路
2．CMOS异或门电路它是由两级组成，前级为或非门，输出为。后级为与或非门，经过逻辑变换，可得
即输出L为输入A、B的异或。
图2.3.10 异或门电路
3．CMOS三态输出门电路其工作原理如下。
当EN=0时，TP2和TN2同时导通，TN1和TP1组成的非门正常工作，输出。
当EN=1时，TP2和TN2同时截止，输出L对地和对电源都相当于开路，为高阻状态。
所以，这是一个低电平有效的三态门，逻辑符号如图2.3.11（b）所示。
图2.3.11 CMOS三态门 （a）电路图 （b）逻辑符号
4．CMOS传输门由一个NMOS管TN和一个PMOS管TP组成，C和为控制端，使用时总是加互补的信号。CMOS传输门可以传输数字信号，也可以传输模拟信号，其工作原理如下。
设两管的开启电压VTN=|VTP|。如果要传输的信号Vi的变化范围为0V～VDD，则将控制端C和的高电平设置为VDD，低电平设置为0。并将TN的衬底接低电平0V，TP的衬底接高电平VDD。
当C接高电平VDD，接低电平0V时，若0V＜Vi＜（VDD-VTN），TN导通；若|VTP|≤Vi≤VDD，TP导通。即Vi在0V～VDD的范围变化时，至少有一管导通，输出与输入之间呈低电阻，将输入电压传到输出端，Vo=Vi，相当于开关闭合。
当C接低电平0V，接高电平VDD，Vi在0V～VDD的范围变化时，TN和TP都截止，输出呈高阻状态，输入电压不能传到输出端，相当于开关断开。
图2.3.12 CMOS传输门及模拟开关可见CMOS传输门实现了信号的可控传输。将CMOS传输门和一个非门组合起来，由非门产生互补的控制信号，如图（c）所示，称为模拟开关。
四,CMOS逻辑门电路的系列及主要参数
1．CMOS逻辑门电路的系列
CMOS集成电路诞生于20世纪60年代末，经过制造工艺的不断改进，在应用的广度上已与TTL平分秋色，它的技术参数从总体上说，已经达到或接近TTL的水平，其中功耗、噪声容限、扇出系数等参数优于TTL。CMOS集成电路主要有以下几个系列。
（1）基本的CMOS——4000系列。
这是早期的CMOS集成逻辑门产品，工作电源电压范围为3～18V，由于具有功耗低、噪声容限大、扇出系数大等优点，已得到普遍使用。缺点是工作速度较低，平均传输延迟时间为几十ns，最高工作频率小于5MHz。
（2）高速的CMOS——HC（HCT）系列。
该系列电路主要从制造工艺上作了改进，使其大大提高了工作速度，平均传输延迟时间小于10ns，最高工作频率可达50MHz。HC系列的电源电压范围为2～6V。HCT系列的主要特点是与TTL器件电压兼容，它的电源电压范围为4.5～5.5V。它的输入电压参数为VIH（min）=2.0V；VIL（max）=0.8V，与TTL完全相同。另外，74HC/HCT系列与74LS系列的产品，只要最后3位数字相同，则两种器件的逻辑功能、外形尺寸，引脚排列顺序也完全相同，这样就为以CMOS产品代替TTL产品提供了方便。
（3）先进的CMOS——AC（ACT）系列该系列的工作频率得到了进一步的提高，同时保持了CMOS超低功耗的特点。其中ACT系列与TTL器件电压兼容，电源电压范围为4.5～5.5V。AC系列的电源电压范围为1.5～5.5V。AC（ACT）系列的逻辑功能、引脚排列顺序等都与同型号的HC（HCT）系列完全相同。
2．CMOS逻辑门电路的主要参数
CMOS门电路主要参数的定义同TTL电路，下面主要说明CMOS电路主要参数的特点。
（1）输出高电平VOH与输出低电平VOL。CMOS门电路VOH的理论值为电源电压VDD，VOH（min）=0.9VDD；VOL的理论值为0V，VOL（max）=0.01VDD。所以CMOS门电路的逻辑摆幅（即高低电平之差）较大，接近电源电压VDD值。
（2）阈值电压Vth。从CMOS非门电压传输特性曲线中看出，输出高低电平的过渡区很陡，阈值电压Vth约为VDD/2。
（3）抗干扰容限。CMOS非门的关门电平VOFF为0.45VDD，开门电平VON为0.55VDD。因此，其高、低电平噪声容限均达0.45VDD。其他CMOS门电路的噪声容限一般也大于0.3VDD，电源电压VDD越大，其抗干扰能力越强。
（4）传输延迟与功耗。CMOS电路的功耗很小，一般小于1 mW/门，但传输延迟较大，一般为几十ns/门，且与电源电压有关，电源电压越高，CMOS电路的传输延迟越小，功耗越大。前面提到74HC高速CMOS系列的工作速度己与TTL系列相当。
（5）扇出系数。因CMOS电路有极高的输入阻抗，故其扇出系数很大，一般额定扇出系数可达50。但必须指出的是，扇出系数是指驱动CMOS电路的个数，若就灌电流负载能力和拉电流负载能力而言，CMOS电路远远低于TTL电路。
2.4 集成逻辑门电路的应用
一,TTL与CMOS器件之间的接口问题两种不同类型的集成电路相互连接，驱动门必须要为负载门提供符合要求的高低电平和足够的输入电流，即要满足下列条件：
驱动门的VOH（min）≥负载门的VIH（min）
驱动门的VOL（max）≤负载门的VIL（max）
驱动门的IOH（max）≥负载门的IIH（总）
驱动门的IOL（max）≥负载门的IIL（总）
下面分别讨论TTL驱动CMOS和CMOS驱动TTL的情况
1．TTL门驱动CMOS门由于TTL门的IOH（max）和IOL（max）远远大于CMOS门的IIH和IIL，所以TTL门驱动CMOS门时，主要考虑TTL门的输出电平是否满足CMOS输入电平的要求。
（1）TTL门驱动4000系列和74HC系列。
从表2.4.1中看出，当都采用5V电源时，TTL的VOH（min）为2.4V或2.7V，而CMOS4000系列和74HC系列电路的VIH（min）为3.5V，显然不满足要求。这时可在TTL电路的输出端和电源之间，接一上拉电阻RP，如图（a）所示。RP的阻值取决于负载器件的数目及TTL和CMOS器件的电流参数，一般在几百?～几k?间。
如果TTL和CMOS器件采用的电源电压不同，则应使用OC门，同时使用上拉电阻RP，如图（b）所示。
（2）TTL门驱动74HCT系列。
前面提到74HCT系列与TTL器件电压兼容。它的输入电压参数为VIH（min）=2.0V，而TTL的输出电压参数为VOH（min）为2.4V或2.7V，因此两者可以直接相连，不需外加其他器件。
图2.4.1 TTL驱动CMOS门电路
（a）电源电压都为5V时的接口 （b）电源电压不同时的接口
2,CMONS门驱动TTL门从表2.4.1中看出，当都采用5V电源时，CMOS门的VOH（min）＞TTL门的VIH（min），CMOS的VOL（max）＜TTL门的VIL（max），两者电压参数相容。但是CMOS门的IOH、IOL参数较小，所以，这时主要考虑CMOS门的输出电流是否满足TTL输入电流的要求。
例2.4.1,一个74HC00与非门电路能否驱动4个7400与非门？能否驱动4个74LS00与非门？
解：从表2.4.1中查出：74系列门的IIL=1.6mA，74LS系列门的IIL=0.4mA，4个74门的IIL（总）=4×1.6=6.4（mA），4个74LS门的IIL（总）=4×0.4=1.6（mA）。而74HC系列门的IOL=4mA，所以不能驱动4个7400与非门，可以驱动4个74LS00与非门。
要提高CMOS门的驱动能力，可将同一芯片上的多个门并联使用，如图2.4.2（a）所示。也可在CMOS门的输出端与TTL门的输入端之间加一CMOS驱动器，如图2.4.2（b）所示。
图2.4.2 CMOS驱动TTL门电路
（a）并联使用提高带负载能力 （b）用CMOS驱动器驱动TTL电路
三,TTL和CMOS电路带负载时的接口问题在工程实践中，常常需要用TTL或CMOS电路去驱动指示灯、发光二极管LED、继电器等负载。
对于电流较小、电平能够匹配的负载可以直接驱动，图（a）所示为用TTL门电路驱动发光二极管LED，这时只要在电路中串接一个约几百?的限流电阻即可。图（b）所示为用TTL门电路驱动5V低电流继电器，其中二极管D作保护，用以防止过电压。
如果负载电流较大，可将同一芯片上的多个门并联作为驱动器，如图（a）所示。也可在门电路输出端接三极管，以提高负载能力，如图（b）所示。
图2.4.3 门电路带小电流负载 （a）驱动发光二极管 （b）驱动低电流继电器
图2.4.4 门电路带大电流负载 （a）门电路并联使用 （b）加驱动三极管
2.4.4 多余输入端的处理多余输入端的处理应以不改变电路逻辑关系及稳定可靠为原则。通常采用下列方法。
（1）对于与非门及与门，多余输入端应接高电平，比如直接接电源正端，或通过一个上拉电阻（1～3k?）接电源正端，如图（a）所示；在前级驱动能力允许时，也可以与有用的输入端并联使用，如图（b）所示。
（2）对于或非门及或门，多余输入端应接低电平，比如直接接地，如图（a）所示；也可以与有用的输入端并联使用，如图（b）所示。
图2.4.5 与非门多余输入端的处理 图2.4.6 或非门多余输入端的处理
2.5 正负逻辑及逻辑符号的变换
2.5.1 正负逻辑的逻辑符号
第一章已经提到了正负逻辑的概念：规定高电平为逻辑1，低电平为逻辑0，就是正逻辑；反之，高电平为逻辑0，低电平为逻辑1为负逻辑。
同一个逻辑电路，在不同的逻辑假定下，其逻辑功能是完全不同的。如图2.1.1（a）所示的电路，采用正逻辑它是与门功能，如果采用负逻辑时，它却是或门功能。表2.5.1中列出了几种常用正负逻辑门的逻辑符号。
表2.5.1 常用正负逻辑门的逻辑符号正负逻辑的对偶式
正逻辑的逻辑符号
负逻辑的逻辑符号
正与门
负或门
正或门
负与门
正与非门
负或非门
正或非门
负与非门
正非门
负非门
正缓冲器
负缓冲器
2.5.2 混合逻辑中逻辑符号的变换
一般情况下，人们都习惯于采用正逻辑。但在较复杂的逻辑电路中，有时采用混合逻辑，即正负逻辑符号同时使用。这时可把整个电路当正逻辑看，而把负逻辑符号中输入端的小圆圈当反相器处理。按照以下几条规则进行变换，可使逻辑关系更加明确。
逻辑图中任一条线的两端同时加上或消去小圆圈，其逻辑关系不变。
图2.5.1 一条线的两端同时消去小圆圈
2．任一条线一端上的小圆圈移到另一端，其逻辑关系不变。
图2.5.2 一条线上的小圆圈从一端移到另一端
3．一端消去或加上小圆圈，同时将相应变量取反，其逻辑关系不变。
图2.5.2 一端消去或加上小圆圈，同时将相应变量取反
本章小结
1．最简单的门电路是用二极管组成的与门、或门和三极管组成的非门电路。它们是集成逻辑门电路的基础。
2．目前普遍使用的数字集成电路主要有两大类，一类由NPN型三极管组成，简称TTL集成电路；另一类由MOSFET构成，简称MOS集成电路。
3．TTL集成逻辑门电路的输入级采用多发射极三级管、输出级采用达林顿结构，这不仅提高了门电路的开关速度，也使电路有较强的驱动负载的能力。
4．在TTL系列中，除了有实现各种基本逻辑功能的门电路以外，还有集电极开路门和三态门，它们能够实现线与，还可用来驱动需要一定功率的负载。三态门还可用来实现总线结构。
5．MOS集成电路常用的是两种结构，一种是由N沟道MOSFET构成的NMOS门电路，它结构简单，易于集成化，因而常在大规模集成电路中应用，但没有单片集成门电路产品；另一类是由增强型N沟道和P沟道MOSFET互补构成的CMOS门电路，这是MOS集成门电路的主要结构。与TTL门电路相比，它的优点是功耗低，扇出数大(指带同类门负载)，噪声容限大，开关速度与TTL接近，已成为数字集成电路的发展方向。
6．为了更好地使用数字集成芯片，应熟悉TTL和CMOS各个系列产品的外部电气特性及主要参数，还应能正确处理多余输入端，能正确解决不同类型电路间的接口问题及抗干扰问题。
7．在逻辑体制中有正、负逻辑两种规定，一般情况下，人们习惯于采用正逻辑。同样一个逻辑门电路，利用正、负逻辑等效变换原则，可以使逻辑关系更明确。
