选择题(每题2分,共20分)。
1.以下逻辑式中,不正确的是(      )。
A、            B、
C、      D、AA=A2
2.反函数,则原函数Y=(      )。
A、             B、
C、             D、
3.图1卡诺图中,的是图(      )。
4.图2二极管门电路输出逻辑表达式Y=(      )。
A、A+B                 B、AB
C、               D、A-B
  
5.图3各TTL门电路A、B、C、D中,Y=A的是(       )。
6.图4各电路中,输出端并联,能正常工作的图是(      )。
7.可以代换图5所示组合电路的一个门电路是(    )。
8.图6是基本RS触发器。两个输入端R=0、S=1时,触发器的状态是(        )。
A、Q=1             B、Q=1  
C、Q=0             D、Q=0  
图6
9.图7所示D触发器的初态为0,在CP作用下,Q端的波形是(      )。
图7
10.某计数器由三个触发器组成,计数器时钟CP及输出Q2、Q1、Q0的波形如图8所示,高位到低位依次是Q2、Q1、Q0,由此可知该计数器是(      )。
A、五进制计数器             B、六进制计数器
C、七  进制计数器           D、八进制计数器
图8
填空题(每空2分,共20分)
1.二进制数1010.011的十进制数是                          。
2.十进制数27的二进制数是                             。
3.四变量逻辑函数最多有         项最小项。
4.逻辑函数的最简与或式F=                             。
5.三变量逻辑函数任意两个不同的最小项之积为                             。
6.逻辑函数F(A,B,C)=Σm(0,1,2,3,4,5,6,7)=                         。
7.三态输出与非门输出的三种状态是高电平状态、低电平状态和             状态。
8.若将16个三态门的输出共用一条数据线,则在任何时刻应至少有            个三态门的输出端处于高阻状态。
9.TTL门电路,其输入端悬空,在逻辑上相当于                    电平。
10.四选一数据选择器的输入端有               个。
分析题(每小题10分,共60分)
分别写出图9各函数Y1、Y2的最简与或表达式。
电路如图所示,写出Y逻辑表达式并对应输入波形,画出Y的波形。
已知某组合电路的输出Y与输入A、B、C的逻辑关系如图所示真值表。(1)写出输出函数式并化简为最简与或式;(2)试与非门画出此组合逻辑电路。
输入
输出
A   B   C   
y
0   0   0
0   0   1
0   1   0
0   1   1
1   0   0 
1   0   1 
1   1   0
1   1   1
0
1
1
1
1
1
1
0
四选一选择器逻辑示意图如图所示,A1、A0是地址(选择)输入,D3、D2、D1、D0是数据输入,输出,写出输出F的最简与或式。
3线/8线译码器逻辑示意图如图虚线方框所示,ABC是输入变量,Y0~Y7是输出,译码表如下,试用它和必要的门电路实现多输出逻辑函数,和。
3线/8线译码器译码表:
输入
输出
A   B   C
Y7  Y6  Y5  Y4  Y3  Y2  Y1  Y0
0   0   0
0   0   1
0   1   0
0   1   1
1   0   0
1   0   1
1   1   0
1   1   1
0    0   0   0    0   0    0    1
0    0   0   0    0   0    1    0
0    0   0   0    0   1    0    0
0    0   0   0    1   0    0    0
0    0   0   1    0   0    0    0
0    0   1   0    0   0    0    0
0    1   0   0    0   0    0    0
1    0   0   0    0   0    0    0
已知集成计数器CC40192的功能表如下,试画出用两块CC40192芯片构成六十进制的电路图。
输入
输出
CR
CP+
CP-
D3
D2
D1
D0
Q3
Q2
Q1
Q0
1
χ
χ
χ
χ
χ
χ
χ
0
0
0
0
1
1
0
0
χ
χ
d3
d2
d1
d0
d3
d2
d1
d0
0
1
1
1
χ
χ
χ
χ
保持
0
1
↑
1
χ
χ
χ
χ
加计数
1
1
0
1
0
1
χ
χ
χ
χ
1
0
0
1
0
1
0
1
1
↑
χ
χ
χ
χ
减计数
1
1
0
1
1
0
χ
χ
χ
χ
0
0
0
0
1
0
    


