电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
半导体制造技术
西安交通大学微电子技术教研室
第十七章
COMS IC 制造工艺流程
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
目 标
通过本章的学习，将能够,
1,画出典型的亚微米 CMOS IC 制造流程图；
2,描述 CMOS 制造工艺 14个步骤的主要目的；
4,讨论每一步 CMOS 制造流程的关键工艺。
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
CMOS工艺流程中的主要制造步骤
Figure 9.1
Oxidation
(Field oxide)
Silicon substrate
Silicon dioxide
oxygen
Photoresist
Develop
oxide
Photoresist
Coating
photoresist
Mask-Wafer
Alignment and Exposure
Mask
UV light
Exposed
Photoresist
exposed
photoresist
G S D
Active
Regions
top nitride
S D G
silicon nitride
Nitride
Deposition
Contact
holes
S D G
Contact
Etch
Ion
Implantation
ox D
G
Scanning
ion beam
S
Metal
Deposition and
Etch
drain S D G
Metal
contacts
Polysilicon
Deposition
polysilicon
Silane gas
Dopant gas
Oxidation
(Gate oxide)
gate oxide
oxygen
Photoresist
Strip
oxide
Ionized oxygen gas
Oxide
Etch
photoresist
oxide
Ionized CF4 gas
Polysilicon
Mask and Etch
oxide
Ionized CCl4 gas
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
1,双井工艺
2,浅槽隔离工艺
3,多晶硅栅结构工艺
4,轻掺杂漏 (LDD)注入工艺
5,侧墙的形成
6,源 /漏（ S/D）注入工艺
7,接触孔的形成
8,局部互连工艺
9,通孔 1和金属塞 1的形成
10,金属 1互连的形成
11,通孔 2和金属 2的形成
12,金属 2互连的形成
13,制作金属 3、压点及合金
14,参数测试
Passivation layer Bonding pad metal
p+ Silicon substrate
LI oxide
STI
n-well p-well
ILD-1
ILD-2
ILD-3
ILD-4
ILD-5
M-1
M-2
M-3
M-4
Poly gate
p- Epitaxial layer
p+
ILD-6
LI metal
Via
p+ p+ n+ n+ n+ 2
3
1
4
5
6
7
8
9
10
11
12
13
14
CMOS 制作步骤
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
一、双井工艺
n-well Formation
1）外延生长
2）厚氧化生长 保护外延层免受污染；阻止了在注
入过程中对硅片的过渡损伤；作为氧化物屏蔽层，有助
于控制注入过程中杂质的注入深度。
3）第一层掩膜
4） n井注入（高能）
5）退火
3
1
2
P h o t o
I m p l a n t
D i f f u s i o n
4
P o l i s h
E t c h
5
T h i n
F i l m s
~ 5 u m
(D ia = 2 0 0 m m,~ 2 m m t h i c k )
P h o t o re s is t
P h o s p h o ru s i m p l a n t
3
1
2
p + S il ic o n s u b s t r a t e
p - E p it a x ia l l a y e r
O x i d e
5
n -w e l l4
Figure 9.8
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
p-well Formation
1）第二层掩膜
2） P井注入 (高能 )
3）退火
Th in
Fil m s
3
1
2
P h o to
Im p la n t
D if fu s io n
P o lis h
E tc h
p+ Sili c o n s u b s t r a t e
B or on im p la n t
P ho tore s is t1
p- Ep it a x ia l la y e r
O x id e
3
n- w e ll 2 p- w e ll
Figure 9.9
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
二、浅曹隔离工艺
STI 槽刻蚀
1）隔离氧化层
2）氮化物淀积
3）第三层掩膜，浅曹隔离
4） STI槽刻蚀
（ 氮化硅的作用：坚固的掩膜材料，有助于在 STI氧化物淀积
过程中保护有源区；在 CMP中充当抛光的阻挡材料。）
Th in
Film s
1 2
P h o to
P o lish
E tch
Im p la n t
D if fu si o n
3 4
+Ions
Select ive et ching open s is o la tio n r e g io n s in t h e e p i l a ye r,
p+ Sil ico n s u b st ra te
p- Epita xi a l l a ye r
n-we ll p-we ll
3 Photor esist
2 N it rid e
4
1 Oxide
S TI tre nch
Figure 9.10
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
STI Oxide Fill
1）沟槽衬垫氧化硅
2）沟槽 CVD氧化物填充
1
2
D if fu sion
Pol is h
E tc hPho to
Imp la nt
T hi n
F il ms
p - well
T r e n ch fi l l b y c h e m i ca l v ap or depo sition
1
L i n e r oxi de
p + Si l i co n su bstrate
p - Ep i ta xi al laye r
n - well
2
N itride
T r e n c h C VD oxi de
Ox i d e
Figure 9.11
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
STI Formation
1）浅曹氧化物抛光（化学机械抛光）
2）氮化物去除
T hi n
F il ms
1
2
D if fu sion E tc hPho to
Imp la nt
Pol is h
p- well
1
2
Pl an ar i za ti on by ch em i ca l - mechanic al polis hing
ST I o x i d e a ft er p ol i sh
L i n e r oxi de
p+ Si l i co n s ubst rate
p- Epi tax i al lay er
n- well
N i t r i d e s tri p
Figure 9.12
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
三,Poly Gate Structure Process
晶体管中栅结构的制作是流程当中最关键的一步，因
为它包含了最薄的栅氧化层的热生长以及多晶硅栅的形成
，而后者是整个集成电路工艺中物理尺度最小的结构。
1）栅氧化层的生长
2）多晶硅淀积
3）第四层掩膜，多晶硅栅
4）多晶硅栅刻蚀
T h in
F il m s
1 2
D if f u s i o n E t c hP h o t o
I m p l a n t
P o li s h
3 4
p + S il ic o n s u b s t r a t e
G a te o x id e1
2
p - E p it a x ia l l a y e r
n -w e l l p -w e l l
P o lys il ic o n
d e p o s it io n P o ly g a t e e t c h4
3 P h o to re s is t
A R C
Figure 9.13
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
四、轻掺杂；漏注入工艺
随着栅的宽度不断减小，栅下的沟道长度也不断减
小。这就增加源漏间电荷穿通的可能性，并引起不希望
的沟道漏电流。 LDD工艺就是为了减少这些沟道漏电流
的发生。
n- LDD Implant
1）第五层研磨
2） n-LDD注入（低能量，浅结）
T hin
F ilm s
1
2
D if fu s io n Et chP ho t o
Im pla n t
P olish
p+ Si l i co n subst rate
p- Epi tax ial lay er
n- well p- well
n-n-n-
1 Ph o t o r e s i st mask
Ar se ni c n - LDD implant2
Figure 9.14
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
p- LDD Implant
1）第六层掩膜
2） P- 轻掺杂漏注入（低能量，浅结）
1
2
Di f fusi on Et chPhoto
Impl an t
Poli sh
Thi n
Fi l ms
p+ Si l i c on s ub s t rat e
p- E pi ta x i al laye r
n- w ell p- w ell
Pho tores is t Mask
1
p-p-
Pho tores is t mask1
n-n-
2 B F p- LDD impla nt
2
p-n-
Figure 9.15
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
五、侧墙的形成
侧墙用来环绕多晶硅栅，防止更大剂量的源
漏（ S/D）注入过于接近沟道以致可能发生的源
漏穿通。
1）淀积二氧化硅
2）二氧化硅反刻 1
2
Di f fusi on Et chPhoto
Impl an t
Poli sh
Thi n
Fi l ms
+ Io n s
p+ Sil ic on s ubstra t e
p- Epit axi al lay er
n-w ell p-w ell
p-p-
1 S p a ce r o xid e S id e w a ll s p a c e r
2 S p a ce r e tc h b a ck b y a n iso tr o p ic p la sm a e t c h e r
p-n- n-n-
Figure 9.16
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
六、源 /漏注入工艺
n+ Source/Drain Implant
1）第七层掩膜
2） n+源 /漏注入
T h in
F ilm s
1
2
D if fu si o n E tchP h o t o
Im p l a n t
P o lis h
p + S ilico n s u b s tr a t e
p - E p ita x ia l la y e r
n -w e ll p -w e lln+
A rs e n ic n + S /D im p la n t2
P ho to r e sis t m a sk1
n+ n+
Figure 9.17
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
p+ Source/Drain Implant
1)第八层掩膜
2） P＋ 源漏注入（中等能量）
3）退火
1
2
Di f fu si o n E t chPh o to
Po l i sh
Th i n
Fi l ms
Im p l ant
3
Bo ro n p+ S/ D i mplant2
p+ Si l i c on s ub s t rat e
p- E pi ta x i al laye r
n- w ell p- w ell
P ho to re s i s t M as k
11 P ho to re s i s t m as k
n+
p+ p+ n+ n+ p+
Figure 9.18
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
七、接触（孔）的形成
钛金属接触的主要步骤
1）钛的淀积
2）退火
3）刻蚀金属钛 T h in
F ilm s
1 2
D if fu s io n E tc hP h o t o
Im p la n t
P o lis h3 2 T i s i l i c i d e c o n t a c t f o r m a t i o n ( a n n e a l )
T i t a n i u m e t c h
3
T i t a n i u m d e p o s t i o n1
n+
p+ n - w e l l p+ n+ p - w e l l n+ p+
p - E p i t a x i a l l a y e r
p + S i l i c o n s u b s t r a t e
Figure 9.19
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
八、局部互连工艺
LI 氧化硅介质的形成
1）氮化硅化学气相淀积
2）掺杂氧化物的化学气相淀积
3）氧化层抛光（ CMP）
4）第九层掩膜，局部互连刻蚀
1 N it r id e C V D
p - w e l lp - w e l l
p - E p i ta x i a l l a y e r
p + S i l i c o n s u b s tr a te
L I o x id e
2 D o p e d o x id e C V D
4 L I o x id e e t c hO x id e p o lis h3
D if fu sion E tchPhoto
Im p la n t
P o lish
3
4
2
1
Th in
Film s
Figure 9.21
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
LI 金属的形成
1) 金属钛淀积（ PVD工艺）
2）氮化钛淀积
3）钨淀积
4）磨抛钨 (化学机械工艺平坦化 )
Thin
Films
Di f fu s io n P ho to
Im pl a n t
321 4
E tc h
P ol is h
n-w el l
LI tungs ten polish
T u ngs ten
d epos ition
T i /T iN
d epos ition2
3
4
LI ox ide
T i depos ition
1 p-w el l
p- Ep it ax ia l la ye r
p+ Si li co n su bs tr at e
Figure 9.22
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
作为嵌入 LI金属的介质的 LI氧化硅
L I m et al
L I o xi de
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
九、通孔 1和钨塞 1的形成
通孔 1 形成
1）第一层层间介质氧化物淀积
2）氧化物磨抛
3）第十层掩膜，第一层层间介质刻蚀
D if f u s io n E t c hPhot o
I m p la n t
P o li s h
3
2
1
T h in
F il m s
O x id e p o li s h
IL D -1 o x id e e t c h
(V ia- 1 f o r m a t io n )2 3
L I o x id e
IL D -1 o x id e
d e p o s it io n
1
I L D - 1
p - w e l ln - w e l l
p - E p i ta x i a l l a y e r
p + S i l i c o n s u b s tr a te
Figure 9.23
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
钨塞 1 的形成
1）金属淀积钛阻挡层（ PVD）
2）淀积氮化钛（ CVD）
3）淀积钨（ CVD）
4）磨抛钨
Thin
Fi lms
Dif fus ion Photo
Impl a n t
321 4
Et c h
Pol is h
T un gs te n po lis h (P lug -1 )
T ungs te n
depos itio n
T i /T iN
depos itio n
2
3
4
LI o x ide
T i d ep,
1
IL D -1
p -w e l ln -w e l l
p - E p i ta x i a l l a y e r
p + S i l i c o n s u b s tr a te
Figure 9.24
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
多晶硅、钨 LI 和钨塞的 SEM显微照片
Polysilicon Tungsten LI
Tungsten
plug
Mag,17,000 X
Photo 9.4
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
十、第一层金属互连的形成
1）金属钛阻挡层淀积（ PVD）
2）淀积铝铜合金（ PVD）
3）淀积氮化钛（ PVD）
4）第十一层掩膜，金属刻蚀
2
3 4
1
T iN
d ep ositio n
Al + Cu (1%)
d ep ositio n
T i Dep ositio n
LI oxid e
ILD-1
Metal -1 e tc h
p-wel ln-wel l
p- Epi taxi al layer
p+ Sil icon substr ate
P ho to E tc hDi f fu s io n
Im pl a n t
4
1 32
P ol is h
Thin
Films
Figure 9.25
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
第一套钨通孔上第一层金属
的 SEM显微照片
Micrograph courtesy of Integrated Circuit Engineering
TiN metal cap
Mag,17,000 X Tungsten
plug
Metal 1,Al
Photo 9.5
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
4
p+ S ilicon s ub st ra te
p- E pit ax ial lay er
n- we ll p- we ll
LI ox ide
ILD -1
O x ide polish
ILD -2 gap fill1
3
2
IL D-2 ox ide
d e pos ition
IL D- 2 ox ide etc h
( V i a -2 f orm ation)
P ho to E tc h
P ol is h
Di f fu s io n
Im pl a n t
4
2 31
Thin
Films
十一、通孔 2和钨塞 2的形成
制作通孔 2的主要步骤
1） ILD-2间隙填充
2） ILD-2氧化物淀积
3） ILD-2氧化物平坦化
4）第十二层掩膜,ILD-2刻蚀
Figure 9.26
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
制作第二层钨塞的主要步骤
1）金属淀积钛阻挡层 (PVD)
2）淀积氮化钛 (CVD)
3）淀积钨（ CVD）
4）磨抛钨 L I o x id e
T un g s t e n
de p o s it io n
(P lu g - 2 )
T i/T iN
de p o s it io n2
3
T i d e p o s it io n1
I L D - 1
I L D - 2
p + S i l i c o n s u b s t r a t e
p - E p i t a x i a l l a y e r
n - w e l l p - w e l l
T un g s t e n
po lis h
4
Th in
Film s
D if fu sion Photo
Im p la n t
321 4
E tch
P o lish
Figure 9.27
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
第一套钨通孔上第一层金属
的 SEM显微照片
Micrograph courtesy of Integrated Circuit Engineering
TiN metal cap
Mag,17,000 X Tungsten
plug
Metal 1,Al
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
十二、第二层金属互连的形成
1）淀积、刻蚀金属 2
2）填充第三层层间介质间隙
3）淀积、平坦化 ILD-3氧化物
4）刻蚀通孔 3，淀积钛 /氮化钛、钨，平坦化
p+ Si li co n su bs tr at e
p- Ep it ax ia l la ye r
n-w el l p-w el l
Gap fill
3
V ia-3/Pl ug -3 f o rm a tio nMetal-2 deposition
to etch
ILD-3 oxi de
poli sh
2
1
4
LI ox id e
ILD -1
ILD -2
ILD -3
Figure 9.28
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
十三、制作第三层金属直到制作压点和合金
重复工艺制作第三层和第四层金属后, 完成
第四层金属的刻蚀, 紧接着利用薄膜工艺淀积第
五层层间介质氧化物 （ ILD-5） (见下图 )。 由于所
刻印的结构比先前工艺中形成的 0.25μm 尺寸要大
很多, 所以这一层介质不需要化学机械抛光 。
工艺的最后一步包括再次生长二氧化硅层 （
第六层层间介质 ） 以及随后生长顶层氮化硅 。 这
一层氮化硅称为钝化层 。 其目的是保护产品免受
潮气, 划伤以及沾污的影响 。
十四, 参数测试
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
十四, 参数测试
硅片要进行两次测试以确定产品的功能可靠性：
第一次测试在首层金属刻蚀完成后进行, 第二次是
在完成芯片制造的最后一步工艺后进行 。
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
整个 0.18 mm的 CMOS 剖面
Figure 9.29
Passivation layer Bonding pad metal
p+ Silicon substrate
LI oxide
STI
n-well p-well
ILD-1
ILD-2
ILD-3
ILD-4
ILD-5
M-1
M-2
M-3
M-4
Poly gate
p- Epitaxial layer
p+ n+
ILD-6
LI metal
Via
p+ p+ n+ n+
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
微处理器剖面的 SEM 显微照片
Micrograph courtesy of Integrated Circuit Engineering
Mag,18,250 X
Photo 9.6
半导体制造技术
by Michael Quirk and Julian Serda
半导体制造技术
西安交通大学微电子技术教研室
第十七章
COMS IC 制造工艺流程
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
目 标
通过本章的学习，将能够,
1,画出典型的亚微米 CMOS IC 制造流程图；
2,描述 CMOS 制造工艺 14个步骤的主要目的；
4,讨论每一步 CMOS 制造流程的关键工艺。
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
CMOS工艺流程中的主要制造步骤
Figure 9.1
Oxidation
(Field oxide)
Silicon substrate
Silicon dioxide
oxygen
Photoresist
Develop
oxide
Photoresist
Coating
photoresist
Mask-Wafer
Alignment and Exposure
Mask
UV light
Exposed
Photoresist
exposed
photoresist
G S D
Active
Regions
top nitride
S D G
silicon nitride
Nitride
Deposition
Contact
holes
S D G
Contact
Etch
Ion
Implantation
ox D
G
Scanning
ion beam
S
Metal
Deposition and
Etch
drain S D G
Metal
contacts
Polysilicon
Deposition
polysilicon
Silane gas
Dopant gas
Oxidation
(Gate oxide)
gate oxide
oxygen
Photoresist
Strip
oxide
Ionized oxygen gas
Oxide
Etch
photoresist
oxide
Ionized CF4 gas
Polysilicon
Mask and Etch
oxide
Ionized CCl4 gas
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
1,双井工艺
2,浅槽隔离工艺
3,多晶硅栅结构工艺
4,轻掺杂漏 (LDD)注入工艺
5,侧墙的形成
6,源 /漏（ S/D）注入工艺
7,接触孔的形成
8,局部互连工艺
9,通孔 1和金属塞 1的形成
10,金属 1互连的形成
11,通孔 2和金属 2的形成
12,金属 2互连的形成
13,制作金属 3、压点及合金
14,参数测试
Passivation layer Bonding pad metal
p+ Silicon substrate
LI oxide
STI
n-well p-well
ILD-1
ILD-2
ILD-3
ILD-4
ILD-5
M-1
M-2
M-3
M-4
Poly gate
p- Epitaxial layer
p+
ILD-6
LI metal
Via
p+ p+ n+ n+ n+ 2
3
1
4
5
6
7
8
9
10
11
12
13
14
CMOS 制作步骤
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
一、双井工艺
n-well Formation
1）外延生长
2）厚氧化生长 保护外延层免受污染；阻止了在注
入过程中对硅片的过渡损伤；作为氧化物屏蔽层，有助
于控制注入过程中杂质的注入深度。
3）第一层掩膜
4） n井注入（高能）
5）退火
3
1
2
P h o t o
I m p l a n t
D i f f u s i o n
4
P o l i s h
E t c h
5
T h i n
F i l m s
~ 5 u m
(D ia = 2 0 0 m m,~ 2 m m t h i c k )
P h o t o re s is t
P h o s p h o ru s i m p l a n t
3
1
2
p + S il ic o n s u b s t r a t e
p - E p it a x ia l l a y e r
O x i d e
5
n -w e l l4
Figure 9.8
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
p-well Formation
1）第二层掩膜
2） P井注入 (高能 )
3）退火
Th in
Fil m s
3
1
2
P h o to
Im p la n t
D if fu s io n
P o lis h
E tc h
p+ Sili c o n s u b s t r a t e
B or on im p la n t
P ho tore s is t1
p- Ep it a x ia l la y e r
O x id e
3
n- w e ll 2 p- w e ll
Figure 9.9
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
二、浅曹隔离工艺
STI 槽刻蚀
1）隔离氧化层
2）氮化物淀积
3）第三层掩膜，浅曹隔离
4） STI槽刻蚀
（ 氮化硅的作用：坚固的掩膜材料，有助于在 STI氧化物淀积
过程中保护有源区；在 CMP中充当抛光的阻挡材料。）
Th in
Film s
1 2
P h o to
P o lish
E tch
Im p la n t
D if fu si o n
3 4
+Ions
Select ive et ching open s is o la tio n r e g io n s in t h e e p i l a ye r,
p+ Sil ico n s u b st ra te
p- Epita xi a l l a ye r
n-we ll p-we ll
3 Photor esist
2 N it rid e
4
1 Oxide
S TI tre nch
Figure 9.10
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
STI Oxide Fill
1）沟槽衬垫氧化硅
2）沟槽 CVD氧化物填充
1
2
D if fu sion
Pol is h
E tc hPho to
Imp la nt
T hi n
F il ms
p - well
T r e n ch fi l l b y c h e m i ca l v ap or depo sition
1
L i n e r oxi de
p + Si l i co n su bstrate
p - Ep i ta xi al laye r
n - well
2
N itride
T r e n c h C VD oxi de
Ox i d e
Figure 9.11
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
STI Formation
1）浅曹氧化物抛光（化学机械抛光）
2）氮化物去除
T hi n
F il ms
1
2
D if fu sion E tc hPho to
Imp la nt
Pol is h
p- well
1
2
Pl an ar i za ti on by ch em i ca l - mechanic al polis hing
ST I o x i d e a ft er p ol i sh
L i n e r oxi de
p+ Si l i co n s ubst rate
p- Epi tax i al lay er
n- well
N i t r i d e s tri p
Figure 9.12
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
三,Poly Gate Structure Process
晶体管中栅结构的制作是流程当中最关键的一步，因
为它包含了最薄的栅氧化层的热生长以及多晶硅栅的形成
，而后者是整个集成电路工艺中物理尺度最小的结构。
1）栅氧化层的生长
2）多晶硅淀积
3）第四层掩膜，多晶硅栅
4）多晶硅栅刻蚀
T h in
F il m s
1 2
D if f u s i o n E t c hP h o t o
I m p l a n t
P o li s h
3 4
p + S il ic o n s u b s t r a t e
G a te o x id e1
2
p - E p it a x ia l l a y e r
n -w e l l p -w e l l
P o lys il ic o n
d e p o s it io n P o ly g a t e e t c h4
3 P h o to re s is t
A R C
Figure 9.13
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
四、轻掺杂；漏注入工艺
随着栅的宽度不断减小，栅下的沟道长度也不断减
小。这就增加源漏间电荷穿通的可能性，并引起不希望
的沟道漏电流。 LDD工艺就是为了减少这些沟道漏电流
的发生。
n- LDD Implant
1）第五层研磨
2） n-LDD注入（低能量，浅结）
T hin
F ilm s
1
2
D if fu s io n Et chP ho t o
Im pla n t
P olish
p+ Si l i co n subst rate
p- Epi tax ial lay er
n- well p- well
n-n-n-
1 Ph o t o r e s i st mask
Ar se ni c n - LDD implant2
Figure 9.14
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
p- LDD Implant
1）第六层掩膜
2） P- 轻掺杂漏注入（低能量，浅结）
1
2
Di f fusi on Et chPhoto
Impl an t
Poli sh
Thi n
Fi l ms
p+ Si l i c on s ub s t rat e
p- E pi ta x i al laye r
n- w ell p- w ell
Pho tores is t Mask
1
p-p-
Pho tores is t mask1
n-n-
2 B F p- LDD impla nt
2
p-n-
Figure 9.15
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
五、侧墙的形成
侧墙用来环绕多晶硅栅，防止更大剂量的源
漏（ S/D）注入过于接近沟道以致可能发生的源
漏穿通。
1）淀积二氧化硅
2）二氧化硅反刻 1
2
Di f fusi on Et chPhoto
Impl an t
Poli sh
Thi n
Fi l ms
+ Io n s
p+ Sil ic on s ubstra t e
p- Epit axi al lay er
n-w ell p-w ell
p-p-
1 S p a ce r o xid e S id e w a ll s p a c e r
2 S p a ce r e tc h b a ck b y a n iso tr o p ic p la sm a e t c h e r
p-n- n-n-
Figure 9.16
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
六、源 /漏注入工艺
n+ Source/Drain Implant
1）第七层掩膜
2） n+源 /漏注入
T h in
F ilm s
1
2
D if fu si o n E tchP h o t o
Im p l a n t
P o lis h
p + S ilico n s u b s tr a t e
p - E p ita x ia l la y e r
n -w e ll p -w e lln+
A rs e n ic n + S /D im p la n t2
P ho to r e sis t m a sk1
n+ n+
Figure 9.17
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
p+ Source/Drain Implant
1)第八层掩膜
2） P＋ 源漏注入（中等能量）
3）退火
1
2
Di f fu si o n E t chPh o to
Po l i sh
Th i n
Fi l ms
Im p l ant
3
Bo ro n p+ S/ D i mplant2
p+ Si l i c on s ub s t rat e
p- E pi ta x i al laye r
n- w ell p- w ell
P ho to re s i s t M as k
11 P ho to re s i s t m as k
n+
p+ p+ n+ n+ p+
Figure 9.18
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
七、接触（孔）的形成
钛金属接触的主要步骤
1）钛的淀积
2）退火
3）刻蚀金属钛 T h in
F ilm s
1 2
D if fu s io n E tc hP h o t o
Im p la n t
P o lis h3 2 T i s i l i c i d e c o n t a c t f o r m a t i o n ( a n n e a l )
T i t a n i u m e t c h
3
T i t a n i u m d e p o s t i o n1
n+
p+ n - w e l l p+ n+ p - w e l l n+ p+
p - E p i t a x i a l l a y e r
p + S i l i c o n s u b s t r a t e
Figure 9.19
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
八、局部互连工艺
LI 氧化硅介质的形成
1）氮化硅化学气相淀积
2）掺杂氧化物的化学气相淀积
3）氧化层抛光（ CMP）
4）第九层掩膜，局部互连刻蚀
1 N it r id e C V D
p - w e l lp - w e l l
p - E p i ta x i a l l a y e r
p + S i l i c o n s u b s tr a te
L I o x id e
2 D o p e d o x id e C V D
4 L I o x id e e t c hO x id e p o lis h3
D if fu sion E tchPhoto
Im p la n t
P o lish
3
4
2
1
Th in
Film s
Figure 9.21
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
LI 金属的形成
1) 金属钛淀积（ PVD工艺）
2）氮化钛淀积
3）钨淀积
4）磨抛钨 (化学机械工艺平坦化 )
Thin
Films
Di f fu s io n P ho to
Im pl a n t
321 4
E tc h
P ol is h
n-w el l
LI tungs ten polish
T u ngs ten
d epos ition
T i /T iN
d epos ition2
3
4
LI ox ide
T i depos ition
1 p-w el l
p- Ep it ax ia l la ye r
p+ Si li co n su bs tr at e
Figure 9.22
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
作为嵌入 LI金属的介质的 LI氧化硅
L I m et al
L I o xi de
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
九、通孔 1和钨塞 1的形成
通孔 1 形成
1）第一层层间介质氧化物淀积
2）氧化物磨抛
3）第十层掩膜，第一层层间介质刻蚀
D if f u s io n E t c hPhot o
I m p la n t
P o li s h
3
2
1
T h in
F il m s
O x id e p o li s h
IL D -1 o x id e e t c h
(V ia- 1 f o r m a t io n )2 3
L I o x id e
IL D -1 o x id e
d e p o s it io n
1
I L D - 1
p - w e l ln - w e l l
p - E p i ta x i a l l a y e r
p + S i l i c o n s u b s tr a te
Figure 9.23
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
钨塞 1 的形成
1）金属淀积钛阻挡层（ PVD）
2）淀积氮化钛（ CVD）
3）淀积钨（ CVD）
4）磨抛钨
Thin
Fi lms
Dif fus ion Photo
Impl a n t
321 4
Et c h
Pol is h
T un gs te n po lis h (P lug -1 )
T ungs te n
depos itio n
T i /T iN
depos itio n
2
3
4
LI o x ide
T i d ep,
1
IL D -1
p -w e l ln -w e l l
p - E p i ta x i a l l a y e r
p + S i l i c o n s u b s tr a te
Figure 9.24
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
多晶硅、钨 LI 和钨塞的 SEM显微照片
Polysilicon Tungsten LI
Tungsten
plug
Mag,17,000 X
Photo 9.4
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
十、第一层金属互连的形成
1）金属钛阻挡层淀积（ PVD）
2）淀积铝铜合金（ PVD）
3）淀积氮化钛（ PVD）
4）第十一层掩膜，金属刻蚀
2
3 4
1
T iN
d ep ositio n
Al + Cu (1%)
d ep ositio n
T i Dep ositio n
LI oxid e
ILD-1
Metal -1 e tc h
p-wel ln-wel l
p- Epi taxi al layer
p+ Sil icon substr ate
P ho to E tc hDi f fu s io n
Im pl a n t
4
1 32
P ol is h
Thin
Films
Figure 9.25
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
第一套钨通孔上第一层金属
的 SEM显微照片
Micrograph courtesy of Integrated Circuit Engineering
TiN metal cap
Mag,17,000 X Tungsten
plug
Metal 1,Al
Photo 9.5
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
4
p+ S ilicon s ub st ra te
p- E pit ax ial lay er
n- we ll p- we ll
LI ox ide
ILD -1
O x ide polish
ILD -2 gap fill1
3
2
IL D-2 ox ide
d e pos ition
IL D- 2 ox ide etc h
( V i a -2 f orm ation)
P ho to E tc h
P ol is h
Di f fu s io n
Im pl a n t
4
2 31
Thin
Films
十一、通孔 2和钨塞 2的形成
制作通孔 2的主要步骤
1） ILD-2间隙填充
2） ILD-2氧化物淀积
3） ILD-2氧化物平坦化
4）第十二层掩膜,ILD-2刻蚀
Figure 9.26
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
制作第二层钨塞的主要步骤
1）金属淀积钛阻挡层 (PVD)
2）淀积氮化钛 (CVD)
3）淀积钨（ CVD）
4）磨抛钨 L I o x id e
T un g s t e n
de p o s it io n
(P lu g - 2 )
T i/T iN
de p o s it io n2
3
T i d e p o s it io n1
I L D - 1
I L D - 2
p + S i l i c o n s u b s t r a t e
p - E p i t a x i a l l a y e r
n - w e l l p - w e l l
T un g s t e n
po lis h
4
Th in
Film s
D if fu sion Photo
Im p la n t
321 4
E tch
P o lish
Figure 9.27
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
第一套钨通孔上第一层金属
的 SEM显微照片
Micrograph courtesy of Integrated Circuit Engineering
TiN metal cap
Mag,17,000 X Tungsten
plug
Metal 1,Al
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
十二、第二层金属互连的形成
1）淀积、刻蚀金属 2
2）填充第三层层间介质间隙
3）淀积、平坦化 ILD-3氧化物
4）刻蚀通孔 3，淀积钛 /氮化钛、钨，平坦化
p+ Si li co n su bs tr at e
p- Ep it ax ia l la ye r
n-w el l p-w el l
Gap fill
3
V ia-3/Pl ug -3 f o rm a tio nMetal-2 deposition
to etch
ILD-3 oxi de
poli sh
2
1
4
LI ox id e
ILD -1
ILD -2
ILD -3
Figure 9.28
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
十三、制作第三层金属直到制作压点和合金
重复工艺制作第三层和第四层金属后, 完成
第四层金属的刻蚀, 紧接着利用薄膜工艺淀积第
五层层间介质氧化物 （ ILD-5） (见下图 )。 由于所
刻印的结构比先前工艺中形成的 0.25μm 尺寸要大
很多, 所以这一层介质不需要化学机械抛光 。
工艺的最后一步包括再次生长二氧化硅层 （
第六层层间介质 ） 以及随后生长顶层氮化硅 。 这
一层氮化硅称为钝化层 。 其目的是保护产品免受
潮气, 划伤以及沾污的影响 。
十四, 参数测试
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
十四, 参数测试
硅片要进行两次测试以确定产品的功能可靠性：
第一次测试在首层金属刻蚀完成后进行, 第二次是
在完成芯片制造的最后一步工艺后进行 。
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
整个 0.18 mm的 CMOS 剖面
Figure 9.29
Passivation layer Bonding pad metal
p+ Silicon substrate
LI oxide
STI
n-well p-well
ILD-1
ILD-2
ILD-3
ILD-4
ILD-5
M-1
M-2
M-3
M-4
Poly gate
p- Epitaxial layer
p+ n+
ILD-6
LI metal
Via
p+ p+ n+ n+
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
微处理器剖面的 SEM 显微照片
Micrograph courtesy of Integrated Circuit Engineering
Mag,18,250 X
Photo 9.6
