电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
半导体制造技术
西安交通大学微电子技术教研室
第十八章
封装与装配
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
目 标
通过本章的学习, 将能够,
1,描述装配和封装的总趋势与设计约束条件；
2,说明并讨论传统装配方法；
3,描述不同的传统封装的选择；
4,讨论 7种先进装配和封装技术的优势与限制 。
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
引 言
? 在制造工艺完成时, 通过电测试的硅片准备进行
单个芯片的装配和封装 。 这些在最终装配和封装
中进行, 被称为集成电路制造过程的后道工序 。
? 最终装配和封装在集成电路后道工序是两个截然
不同过程, 每个都有它特殊的工艺和工具 。 在传
统工艺中, 集成电路最终装配从硅片上分离出每
个好的芯片并将芯片粘贴在金属引线框架或管壳
上, 用细线将芯片表面的金属压点和提供芯片电
通路的引线框架内端互连起来, 最终装配后, 集
成电路是将芯片封装在一个保护管壳内 。
? 现在最常用的封装是塑料包封芯片, 这种塑料包
封提供环境保护并形成更高级装配连接的管脚 。
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
传统装配与封装
硅片测试和拣选
引线键合
分片
塑料封装 最终封装与测试
贴片
Figure 20.1
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
集成电路封装的 4个重要功能
1,保护芯片以免由环境和传递引起损坏；
2,为芯片的信号输入和输出提供互连；
3,芯片的物理支撑；
4,散热
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
典型 IC 封装形式
四边形扁平封装
(QFP)
无管脚芯片载体
(LCC)
塑料电极芯片载体
(PLCC)
双列直插封装
(DIP)
薄小型封装
(TSOP)
单列直插封装
(SIP)
Figure 20.2
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
关于集成电路封装形式
性能
? RC 时间延迟
? 输入 / 输出 ( I /O ) 的个数
? 压焊和粘贴
? 信号上升时间
? 频率响应
? 开关瞬态
? 热
尺寸 / 重量 / 外形
? 芯片尺寸
? 管壳尺寸
? 压点尺寸和间距
? 管壳引线尺寸和间距
? 衬底载体压点尺寸和间距
? 散热设计
材料
? 芯片基座 ( 塑料、陶瓷或金属 )
? 载体 ( 有机物、陶瓷 )
? 热膨胀失配
? 引线金属化
成本
? 集成到现有工艺
? 管壳材料
? 成品率
装配
? 芯片粘贴 方式
? 封装粘贴 ( 通过孔、表面贴装或凸点 )
? 散热装配
? 包封
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
集成电路封装层次
第二级封装
印刷电路板装配
第一级封装,
IC 封装
最终产品装配,
电路板装到系统
中的最终装配
为在印刷电路板上
固定的金属管脚
管脚
管脚插入
孔中然后
在 PCB
背面焊接
表面贴装
芯片被焊
在 PCB的
铜焊点上,
边缘连接电极插入主系统
PCB组件
主电子组件板
电极
Figure 20.3
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
传统装配
最终装配由要求粘贴芯片到集成电路底座
上的操作构成 。 由于制造的大部分成本已经花
在芯片上 。 因此在最终装配过程中成品率是至
关重要的 。 在 20世纪 90年代后期, 所有集成电
路装配中估计有 95％ 采用了传统的最终装配,
并由下面 4步构成,
? 背面减薄
? 分片
? 装架
? 引线键合
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
背面减薄
? 最终装配的第一步操作是背面减薄 。 在前端制
造过程中, 为了使破损降到最小, 大直径硅片
相应厚些 （ 300mm的硅片是 775μm 厚 ） 。 然而
硅片在装配开始前必须减薄 。 通常被减薄到
200～ 500μm 的厚度 。 较薄的硅片更容易划成小
芯片并改善散热, 也有益于在装配中减少热应
力 。
? 使用全自动化机械进行背面减薄 （ 见下图 ） 。
背面减薄被精细的控制, 使引入到硅片的应力
降到最低 。 在某些情况下, 背面减薄后, 在背
面在淀积金属, 用于改善到底座的导电率以及
芯片共晶焊 。
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
背面减薄示意图
转动和摆动秆
转动卡盘上
的硅片
向下施加力
板仅在硅片转换
角度过程中转动
Figure 20.4
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
硅片锯和被划硅片
硅片
台
锯刃
Figure 20.5
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
装片用的典型的引线框架
芯片 引线 引线框架
塑料 DIP
Figure 20.6
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
芯片粘结
? 环氧树脂粘贴
? 共晶焊粘贴
? 玻璃焊料粘贴
? 环氧树脂粘贴 是将芯片粘贴到引线框架或基
座上最常用的方法 。 环氧树脂被滴在引线框架
或基座的中心, 芯片贴片工具将芯片背面放在
环氧树脂上 （ 见下图 ） 。 接下来是加热循环以
固化环氧树脂 。
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
环氧树脂粘贴
芯片
环氧树脂
引线框架
Figure 20.7
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
共晶焊粘贴
共晶定义使它的熔点降至最低的熔态混
合 。 然后用合金方法将金粘接到基座上, 基
座通常或是引线框架或是陶瓷基座 （ 90％ 以
上的 Al2O3） 。 典型地, 基座有一个金或银的
金属化表面 。 当加热到 420℃ 约 6秒钟时芯片
和框架之间形成共晶合金互连 。
共晶贴片提供了良好的热通路和机械强
渡 。 对于双极集成电路共晶焊粘贴技术更普
遍 。
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
Au-Si 共晶贴片
Silicon
Gold film
金 /硅共晶
合金
Al2O3
Figure 20.8
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
引线键合
引线键合是将芯片表面的铝压点和引线框
架上的电极内端 （ 有时称为柱 ） 进行电连接最
常用的方法 （ 见下图 ） 。 引线键合放置精度通
常是＋ 5μm 。 键合线或是金或是铝, 因为它在
芯片压点和引线框架内端压点都形成良好键合
,通常引线直径是 25～ 75μm 之间 。 三种基本引
线键合的叫法各取自在引线端点工艺中使用的
能量类型 。 三种引线键合方法是,
? 热压键合
? 超声键合
? 热超声球键合
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
从芯片压点到引线框架的引线键合
压模混合物
引线框架 压点
芯片
键合的引线
管脚尖
Figure 20.9
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
芯片到引线框架的引线键合
Photo 20.1
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
热压键合
柱
器件压点
Figure 20.10
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
超声线键合顺序
引线
楔压劈刀
(1)
劈刀向上移动
导给劈刀
更长的引
线
(3)
超声能
压力
引线框架
(4)
劈刀向上移动
在压点旁将
引线折断
(5)
(2)
Al 压点
超声能
压力
芯片
Figure 20.11
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
热超声球键合
(2)
H2 火焰
球
(1)
金丝
毛细管
劈刀
(5)
压力和加热
形成压点
引线框架
(6)
劈刀向上移动
在压点旁将
引线折断
在压点上
的焊球
压力和
超声能
芯片
(3)
劈刀向上
移动并导
入更长的
引线
Die
(4)
Figure 20.12
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
引线键合拉力试验
柱
器件
测试中的芯片
钩
样品卡
Figure 20.13
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
传统封装
IC有许多传统封装形式, 封装必须保护芯片免
受环境中潮气和沾污的影响及传运时的损坏 。 IC封
装形成了在引线框架上互连到芯片压点的管脚, 它
们用于第二级装配电路板 。 芯片压点的间距范围从
60～ 115μm 。 引线框架电极从该压点间距扇出到用
在电路板上更大的压点间距 。
在早期是普遍的金属壳封装, 现在它仍然用于
分立器件和 SSI。 芯片被粘贴在镀金头的中心, 并
用引线键合到管脚上 。 在管脚周围形成玻璃密封,
一个金属盖被焊到基座上以形成密封 。 例子是金属
TO型 （ 晶体管外形 ） 封装, 如图所示 。 两种最广
泛使用的传统 IC封装材料是,
? 塑料封装
? 陶瓷封装
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
TO-型金属封装
Figure 20.14
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
塑料封装
从引线框架上去除连接边
芯片
引线框架
连接边
连接边
去除线
Figure 20.15
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
双列直插封装 (DIP)
Figure 20.16A
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
单列直插封装 (SIP)
Figure 20.16B
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
薄小型封装 (TSOP)
（ 用于存储器和智能卡）
Figure 20.16C
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
双列存储器模块 (SIMM)
Figure 20.16D
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
四边形扁平封装 (QFP)
Figure 20.16E
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
具有 J型管脚的塑料电极芯片载体 (PLCC)
Figure 20.16F
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
无引线芯片载体 (LCC)
Figure 20.16G
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
陶瓷封装
陶瓷封装被用于集成电路封装, 特别是目
前应用于要求具有气密性好, 高可靠性或者大
功率的情况 。 陶瓷封装有两种方法：耐熔 （ 高
熔点 ） 陶瓷；薄层陶瓷 。
耐熔陶瓷基座是集成电路封装常用的, 它
由氧化铝粉和适当的玻璃粉及一种有机媒质混
合而构成浆料, 浆料被铸成大约 1密耳厚的薄
片, 干化, 然后制作布线图案以制成一个多层
陶瓷基座 （ 见下图 ） 。 用户连线电路被淀积在
单层上, 用金属化通孔互连不同的层 。
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
分层耐熔陶瓷加工顺序
陶瓷互连层
4层分层
Figure 20.17
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
陶瓷针栅阵列（ PGA）
Courtesy of Advanced Micro Devices
Photo 20.2
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
薄层陶瓷
CERDIP 封装
陶瓷盖
玻璃密封
陶瓷基座
金属管脚
环氧树
脂和引
线框架
上的芯
片
剖面
标志槽
横截平面
Figure 20.18
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
终测
所有装配和封装芯片都要进行最终电测试
以确保集成电路质量 。 测试与硅片分类时所做
的功能测试相同 。 集成电路芯片处理器要在自
动测试设备上进行单个芯片测试 。 集成电路处
理器迅速将每个集成电路插入测试仪的电接触
孔 。 小而有弹性的针, 被称为弹簧针, 使管壳
上管脚实现电接触以便进行电学测试 。
具有数量多的输入 / 输出管脚和管壳占面积
小的先进集成电路封装对于终测造成挑战 。 专
用的测试固定装置, 通常称为接触件或管座,
用于进行集成电路管壳上管脚和自动测试仪上
接触针之间的电连接 （ 见下图 ） 。
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
为 IC管壳准备的测试管座
Figure 20.19
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
先进的装配与封装
先进的集成电路封装设计包括,
? 倒装芯片
? 球栅阵列 (BGA)
? 板上芯片 (COB)
? 卷带式自动键合 (TAB)
? 多芯片模块 (MCM)
? 芯片尺寸封装 (CSP)
? 园片级封装
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
倒装芯片
倒装芯片是将芯片的有源面 （ 具有表面键
合压点 ） 面向基座的粘贴封装技术 。 这是目前
从芯片器件到基座之间最短路径的一种封装设
计, 为高速信号提供了良好的电连接 。 由于它
不使用引线框架或塑料管壳, 所以重量和外形
尺寸也有所减小 。
倒装芯片技术使用的凸点－－通常有 5％ Sn
和 95％ pb组成的锡 /铅焊料, 以互连基座和芯片
键合压点 （ 见下图 ） 。 通常用的焊料凸点工艺
被称为 C4（ 可调整芯片支撑的工艺 ） 。
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
倒装芯片封装
压点上的焊
料凸点 硅芯片
基座
连接管座
金属互连
通孔
Figure 20.20
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
硅片压点上的 C4焊料凸点
回流
工艺
金属淀
积和刻
蚀
第二层金属淀积
Sn
Pb
(3)
在回流过程
中焊球形成
(4)
Oxide
氮化硅 Al
压点
(1)
第三层复合金属
Cu-Sn
Cr+Cu
Cr
(2)
Figure 20.21
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
倒装芯片的环氧树脂填充术 关于倒装芯片
可靠性的一个重要问题是硅片和基座之间热膨胀
系数 （ CTE） 失配 。 严重的 CTE失配将应力引入
C4焊接点并由于焊接裂缝引起早期失效 。 通过在
芯片和基座之间用流动环氧树脂填充术使问题得
以解决 （ 见下图 ） 。
焊料凸点
芯片
环氧树脂
基座
Figure 20.22
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
倒装芯片面阵焊接凸点与引线键合 因为倒装芯
片技术是面阵技术, 它促进了对封装中更多输入 /
输出管脚的要求 。 这意味着 C4焊料凸点被放在芯
片表面的 x-y格点上, 对于更多管脚数有效利用了
芯片表面积 。
压点周
边阵列
倒装芯片凸
点面阵列
Figure 20.23
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
具有球栅阵列（ BGA）的芯片
Photo 20.3
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
球栅阵列
盖
引线
基座
金属通孔
焊球
芯片
压点
环氧树脂
热通孔
Figure 20.24
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
板上芯片 (COB)
IC 芯片 印刷电路板
Figure 20.25
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
卷带式自动键合 (TAB)
聚合物条带
铜引线
Figure 20.26
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
多芯片模块 (MCM)
MCM 基座 单个芯片
Figure 20.27
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
芯片尺寸封装
集成电路封装设计追求在增强电性的同时追
求更低的成本, 更轻的重量以及更薄的厚度 。 在
20世纪 90年代集成电路封装接近于硅芯片相同尺
寸范围的发展, 导致芯片尺寸封装的概念 。 芯片
尺寸封装 （ CSP） 的一般定义是小于芯片战地面
积 （ 表面积 ） 1.2倍的集成电路封装形式 。 由于
CSP封装和芯片有大致相同的尺寸, 尤其是当芯
片采用面阵列凸点技术时, 它使第二级电路板表
面积得以有效利用, 当今主要的 CSP封装技术是
前面讨论的倒装芯片和 BGA法, 因为两者都采用
了凸点互连 。 更进一步, CSP包括基座上的多芯
片, 它包含了 MCM的概念 。 倒装是一种发展的最
快的先进封装方法 （ 见下图 ） 。
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
先进的封装趋势
1996 2001 1997 1998 1999 2000 0
1800
600
900
1200
1500
300
直接芯片粘贴
板上倒装芯片
卷带式转动键合
其他
单位（百万）
Years
Figure 20.28
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
芯片尺寸封装的差异
一般 CSP 法 CSP 封装名称 Co m p an y
面阵列，凸点式 C SP Am k o r / An a m
S m al l o u tli n e n o - lead /C - lead ( SON/SO C ) Fu j its u
B u m p ch ip ca r r ier ( B C C ) Fu j its u
Mic r o - s t u d - ar r a y ( MS A ) Hitach i
B o tto m lead ed p last ic ( B L P ) L G Se m ico n
Qu ad f lat n o - lead ( QFN) Ma ts u s h ita
Me m o r y C SP T I J ap an
定制引线框架
Qu ad o u tli n e n o n - lead ed T o s h ib a
E n h a n ce d f le x C SP 3M
FleXB G A Am k o r / An a m
FB GA Fu j its u
C h ip - on - f le x C SP GE
Mu lti c h ip s ca le p ac k a g e ( MC SP ) Hig h tec MC AG
C SP f o r m e m o r y d ev ice s Hitach i
I Z M f lex P A C Fra u n h o f er I n s tit u te
Mo ld ed B all Gr id A r r a y Mits u b is h i E lectr ic
C h ip - on - f le x C h ip Size P ac k a g e Mo to r o la Sin g ap o r e
Fin e - p itc h B GA ( FP B G A ) NE C
在芯片和基座之间的插线板
（带互连的柔性材料）
Mic r o B GA T ess er a
C h ip A r r a y P ac k a g e ( C A B G A) Am k o r / An a m
C SP C y p r es s Se m ico n d u c to r
C er a m ic m i n i - B G A I B M
M o ld ed ar r ay p r o ce s s C SP Mo to r o la
P last ic ch ip ca r r ier Natio n al
C SP Ok i E lectr ic
T r an s f o r m ed g r id ar r a y p ac k a g e So n y
刚性基座
C er a m ic /p last ic f i n e - p itc h B G A T o s h ib a
Table 20.2
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
园片级封装
目前为止, 所有将芯片上压点和基座上标
准压点连接的集成电路装配与封装都是在由硅
片上分离出来的芯片上进行的 。 这种工艺造成
了前端硅片制造工艺与生产最终集成电路的后
端装配和封装间的自然脱离 。 为了增加生产效
率同时获得更低成本, 在 20世纪 90年代后期开
发了园片级封装 。 园片级封装是第一级互连和
在划片前硅片上的封装 I/O端的形式 （ 见下图 ）
。 许多封装设计师都建议对于园片级封装要使
用倒装芯片的材料和工艺技术 。
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
园片级封装
具有 C4 凸点的单个芯片
Figure 20.29
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
C4 凸点硅片
Photograph provided courtesy of Advanced Micro Devices
Photo 20.4
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
园片级封装的设计概念
芯片
附着材料
连接引线
焊接球
Figure 20.30
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
标准测试流程与园片级封装测试流程比较
WLP 制造
园片级老化
园片级
功能测试
划片
园片级拣选
板上装配
硅片级封装测试流程
装入卷带
和卷轴
硅片探测
划片
封装单个
集成电路
管壳级的
管座 /老化
管壳级的
功能测试
标准测试流程
Figure 20.31
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
园片级封装特征与优势
参数 优势
管壳尺寸
在 x 和 y 尺度管壳等于芯片面积。它是集成电路封装中的最小最轻的
可能性封装
安装后封装高度 它是极薄型，第二级装配后从电路板表面测量总高度 < 1.0 m m
组件可靠性 测试结果表明园片级封装组件已通过对现有无源组件的可靠性测试
焊接点可靠性 测试结果表明焊接点可靠性满足标准热循环 ( - 65 t o 1 25 ? C ) 可靠性测试
电学性能
电学模拟测试表明，芯片面朝下（倒装芯片）的园片级封装结构具有
短的电路路径，由于使电感和金属寄生电容损失最小，导致了非常好
的电性能。
与现有 SM T 基础
结构的集成
园片级封装可以与现有的表面贴装技术兼容，并使用标准的焊料球及
球间距
抗 α 粒子
在封装材料中天然存在的放射性元素反射 α 粒子，它能引起存储器单
元电压损失。聚合物带和薄膜粘贴为存储器芯片提供抗 α 粒子
低系统成本
为降低系统总成本，使用与硅片集成的现有材料减少装卸和硅片测试
的策略，以最少化重复测试
Table 20.3
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
Chapter 20 Review
? Quality Measures 596
? Troubleshooting 597
? Summary 597
? Key Terms 598
? Review Questions 598
? Equipment Suppliers’ Web Sites 599
? References 600
半导体制造技术
by Michael Quirk and Julian Serda
半导体制造技术
西安交通大学微电子技术教研室
第十八章
封装与装配
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
目 标
通过本章的学习, 将能够,
1,描述装配和封装的总趋势与设计约束条件；
2,说明并讨论传统装配方法；
3,描述不同的传统封装的选择；
4,讨论 7种先进装配和封装技术的优势与限制 。
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
引 言
? 在制造工艺完成时, 通过电测试的硅片准备进行
单个芯片的装配和封装 。 这些在最终装配和封装
中进行, 被称为集成电路制造过程的后道工序 。
? 最终装配和封装在集成电路后道工序是两个截然
不同过程, 每个都有它特殊的工艺和工具 。 在传
统工艺中, 集成电路最终装配从硅片上分离出每
个好的芯片并将芯片粘贴在金属引线框架或管壳
上, 用细线将芯片表面的金属压点和提供芯片电
通路的引线框架内端互连起来, 最终装配后, 集
成电路是将芯片封装在一个保护管壳内 。
? 现在最常用的封装是塑料包封芯片, 这种塑料包
封提供环境保护并形成更高级装配连接的管脚 。
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
传统装配与封装
硅片测试和拣选
引线键合
分片
塑料封装 最终封装与测试
贴片
Figure 20.1
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
集成电路封装的 4个重要功能
1,保护芯片以免由环境和传递引起损坏；
2,为芯片的信号输入和输出提供互连；
3,芯片的物理支撑；
4,散热
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
典型 IC 封装形式
四边形扁平封装
(QFP)
无管脚芯片载体
(LCC)
塑料电极芯片载体
(PLCC)
双列直插封装
(DIP)
薄小型封装
(TSOP)
单列直插封装
(SIP)
Figure 20.2
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
关于集成电路封装形式
性能
? RC 时间延迟
? 输入 / 输出 ( I /O ) 的个数
? 压焊和粘贴
? 信号上升时间
? 频率响应
? 开关瞬态
? 热
尺寸 / 重量 / 外形
? 芯片尺寸
? 管壳尺寸
? 压点尺寸和间距
? 管壳引线尺寸和间距
? 衬底载体压点尺寸和间距
? 散热设计
材料
? 芯片基座 ( 塑料、陶瓷或金属 )
? 载体 ( 有机物、陶瓷 )
? 热膨胀失配
? 引线金属化
成本
? 集成到现有工艺
? 管壳材料
? 成品率
装配
? 芯片粘贴 方式
? 封装粘贴 ( 通过孔、表面贴装或凸点 )
? 散热装配
? 包封
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
集成电路封装层次
第二级封装
印刷电路板装配
第一级封装,
IC 封装
最终产品装配,
电路板装到系统
中的最终装配
为在印刷电路板上
固定的金属管脚
管脚
管脚插入
孔中然后
在 PCB
背面焊接
表面贴装
芯片被焊
在 PCB的
铜焊点上,
边缘连接电极插入主系统
PCB组件
主电子组件板
电极
Figure 20.3
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
传统装配
最终装配由要求粘贴芯片到集成电路底座
上的操作构成 。 由于制造的大部分成本已经花
在芯片上 。 因此在最终装配过程中成品率是至
关重要的 。 在 20世纪 90年代后期, 所有集成电
路装配中估计有 95％ 采用了传统的最终装配,
并由下面 4步构成,
? 背面减薄
? 分片
? 装架
? 引线键合
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
背面减薄
? 最终装配的第一步操作是背面减薄 。 在前端制
造过程中, 为了使破损降到最小, 大直径硅片
相应厚些 （ 300mm的硅片是 775μm 厚 ） 。 然而
硅片在装配开始前必须减薄 。 通常被减薄到
200～ 500μm 的厚度 。 较薄的硅片更容易划成小
芯片并改善散热, 也有益于在装配中减少热应
力 。
? 使用全自动化机械进行背面减薄 （ 见下图 ） 。
背面减薄被精细的控制, 使引入到硅片的应力
降到最低 。 在某些情况下, 背面减薄后, 在背
面在淀积金属, 用于改善到底座的导电率以及
芯片共晶焊 。
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
背面减薄示意图
转动和摆动秆
转动卡盘上
的硅片
向下施加力
板仅在硅片转换
角度过程中转动
Figure 20.4
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
硅片锯和被划硅片
硅片
台
锯刃
Figure 20.5
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
装片用的典型的引线框架
芯片 引线 引线框架
塑料 DIP
Figure 20.6
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
芯片粘结
? 环氧树脂粘贴
? 共晶焊粘贴
? 玻璃焊料粘贴
? 环氧树脂粘贴 是将芯片粘贴到引线框架或基
座上最常用的方法 。 环氧树脂被滴在引线框架
或基座的中心, 芯片贴片工具将芯片背面放在
环氧树脂上 （ 见下图 ） 。 接下来是加热循环以
固化环氧树脂 。
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
环氧树脂粘贴
芯片
环氧树脂
引线框架
Figure 20.7
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
共晶焊粘贴
共晶定义使它的熔点降至最低的熔态混
合 。 然后用合金方法将金粘接到基座上, 基
座通常或是引线框架或是陶瓷基座 （ 90％ 以
上的 Al2O3） 。 典型地, 基座有一个金或银的
金属化表面 。 当加热到 420℃ 约 6秒钟时芯片
和框架之间形成共晶合金互连 。
共晶贴片提供了良好的热通路和机械强
渡 。 对于双极集成电路共晶焊粘贴技术更普
遍 。
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
Au-Si 共晶贴片
Silicon
Gold film
金 /硅共晶
合金
Al2O3
Figure 20.8
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
引线键合
引线键合是将芯片表面的铝压点和引线框
架上的电极内端 （ 有时称为柱 ） 进行电连接最
常用的方法 （ 见下图 ） 。 引线键合放置精度通
常是＋ 5μm 。 键合线或是金或是铝, 因为它在
芯片压点和引线框架内端压点都形成良好键合
,通常引线直径是 25～ 75μm 之间 。 三种基本引
线键合的叫法各取自在引线端点工艺中使用的
能量类型 。 三种引线键合方法是,
? 热压键合
? 超声键合
? 热超声球键合
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
从芯片压点到引线框架的引线键合
压模混合物
引线框架 压点
芯片
键合的引线
管脚尖
Figure 20.9
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
芯片到引线框架的引线键合
Photo 20.1
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
热压键合
柱
器件压点
Figure 20.10
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
超声线键合顺序
引线
楔压劈刀
(1)
劈刀向上移动
导给劈刀
更长的引
线
(3)
超声能
压力
引线框架
(4)
劈刀向上移动
在压点旁将
引线折断
(5)
(2)
Al 压点
超声能
压力
芯片
Figure 20.11
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
热超声球键合
(2)
H2 火焰
球
(1)
金丝
毛细管
劈刀
(5)
压力和加热
形成压点
引线框架
(6)
劈刀向上移动
在压点旁将
引线折断
在压点上
的焊球
压力和
超声能
芯片
(3)
劈刀向上
移动并导
入更长的
引线
Die
(4)
Figure 20.12
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
引线键合拉力试验
柱
器件
测试中的芯片
钩
样品卡
Figure 20.13
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
传统封装
IC有许多传统封装形式, 封装必须保护芯片免
受环境中潮气和沾污的影响及传运时的损坏 。 IC封
装形成了在引线框架上互连到芯片压点的管脚, 它
们用于第二级装配电路板 。 芯片压点的间距范围从
60～ 115μm 。 引线框架电极从该压点间距扇出到用
在电路板上更大的压点间距 。
在早期是普遍的金属壳封装, 现在它仍然用于
分立器件和 SSI。 芯片被粘贴在镀金头的中心, 并
用引线键合到管脚上 。 在管脚周围形成玻璃密封,
一个金属盖被焊到基座上以形成密封 。 例子是金属
TO型 （ 晶体管外形 ） 封装, 如图所示 。 两种最广
泛使用的传统 IC封装材料是,
? 塑料封装
? 陶瓷封装
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
TO-型金属封装
Figure 20.14
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
塑料封装
从引线框架上去除连接边
芯片
引线框架
连接边
连接边
去除线
Figure 20.15
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
双列直插封装 (DIP)
Figure 20.16A
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
单列直插封装 (SIP)
Figure 20.16B
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
薄小型封装 (TSOP)
（ 用于存储器和智能卡）
Figure 20.16C
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
双列存储器模块 (SIMM)
Figure 20.16D
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
四边形扁平封装 (QFP)
Figure 20.16E
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
具有 J型管脚的塑料电极芯片载体 (PLCC)
Figure 20.16F
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
无引线芯片载体 (LCC)
Figure 20.16G
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
陶瓷封装
陶瓷封装被用于集成电路封装, 特别是目
前应用于要求具有气密性好, 高可靠性或者大
功率的情况 。 陶瓷封装有两种方法：耐熔 （ 高
熔点 ） 陶瓷；薄层陶瓷 。
耐熔陶瓷基座是集成电路封装常用的, 它
由氧化铝粉和适当的玻璃粉及一种有机媒质混
合而构成浆料, 浆料被铸成大约 1密耳厚的薄
片, 干化, 然后制作布线图案以制成一个多层
陶瓷基座 （ 见下图 ） 。 用户连线电路被淀积在
单层上, 用金属化通孔互连不同的层 。
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
分层耐熔陶瓷加工顺序
陶瓷互连层
4层分层
Figure 20.17
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
陶瓷针栅阵列（ PGA）
Courtesy of Advanced Micro Devices
Photo 20.2
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
薄层陶瓷
CERDIP 封装
陶瓷盖
玻璃密封
陶瓷基座
金属管脚
环氧树
脂和引
线框架
上的芯
片
剖面
标志槽
横截平面
Figure 20.18
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
终测
所有装配和封装芯片都要进行最终电测试
以确保集成电路质量 。 测试与硅片分类时所做
的功能测试相同 。 集成电路芯片处理器要在自
动测试设备上进行单个芯片测试 。 集成电路处
理器迅速将每个集成电路插入测试仪的电接触
孔 。 小而有弹性的针, 被称为弹簧针, 使管壳
上管脚实现电接触以便进行电学测试 。
具有数量多的输入 / 输出管脚和管壳占面积
小的先进集成电路封装对于终测造成挑战 。 专
用的测试固定装置, 通常称为接触件或管座,
用于进行集成电路管壳上管脚和自动测试仪上
接触针之间的电连接 （ 见下图 ） 。
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
为 IC管壳准备的测试管座
Figure 20.19
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
先进的装配与封装
先进的集成电路封装设计包括,
? 倒装芯片
? 球栅阵列 (BGA)
? 板上芯片 (COB)
? 卷带式自动键合 (TAB)
? 多芯片模块 (MCM)
? 芯片尺寸封装 (CSP)
? 园片级封装
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
倒装芯片
倒装芯片是将芯片的有源面 （ 具有表面键
合压点 ） 面向基座的粘贴封装技术 。 这是目前
从芯片器件到基座之间最短路径的一种封装设
计, 为高速信号提供了良好的电连接 。 由于它
不使用引线框架或塑料管壳, 所以重量和外形
尺寸也有所减小 。
倒装芯片技术使用的凸点－－通常有 5％ Sn
和 95％ pb组成的锡 /铅焊料, 以互连基座和芯片
键合压点 （ 见下图 ） 。 通常用的焊料凸点工艺
被称为 C4（ 可调整芯片支撑的工艺 ） 。
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
倒装芯片封装
压点上的焊
料凸点 硅芯片
基座
连接管座
金属互连
通孔
Figure 20.20
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
硅片压点上的 C4焊料凸点
回流
工艺
金属淀
积和刻
蚀
第二层金属淀积
Sn
Pb
(3)
在回流过程
中焊球形成
(4)
Oxide
氮化硅 Al
压点
(1)
第三层复合金属
Cu-Sn
Cr+Cu
Cr
(2)
Figure 20.21
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
倒装芯片的环氧树脂填充术 关于倒装芯片
可靠性的一个重要问题是硅片和基座之间热膨胀
系数 （ CTE） 失配 。 严重的 CTE失配将应力引入
C4焊接点并由于焊接裂缝引起早期失效 。 通过在
芯片和基座之间用流动环氧树脂填充术使问题得
以解决 （ 见下图 ） 。
焊料凸点
芯片
环氧树脂
基座
Figure 20.22
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
倒装芯片面阵焊接凸点与引线键合 因为倒装芯
片技术是面阵技术, 它促进了对封装中更多输入 /
输出管脚的要求 。 这意味着 C4焊料凸点被放在芯
片表面的 x-y格点上, 对于更多管脚数有效利用了
芯片表面积 。
压点周
边阵列
倒装芯片凸
点面阵列
Figure 20.23
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
具有球栅阵列（ BGA）的芯片
Photo 20.3
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
球栅阵列
盖
引线
基座
金属通孔
焊球
芯片
压点
环氧树脂
热通孔
Figure 20.24
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
板上芯片 (COB)
IC 芯片 印刷电路板
Figure 20.25
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
卷带式自动键合 (TAB)
聚合物条带
铜引线
Figure 20.26
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
多芯片模块 (MCM)
MCM 基座 单个芯片
Figure 20.27
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
芯片尺寸封装
集成电路封装设计追求在增强电性的同时追
求更低的成本, 更轻的重量以及更薄的厚度 。 在
20世纪 90年代集成电路封装接近于硅芯片相同尺
寸范围的发展, 导致芯片尺寸封装的概念 。 芯片
尺寸封装 （ CSP） 的一般定义是小于芯片战地面
积 （ 表面积 ） 1.2倍的集成电路封装形式 。 由于
CSP封装和芯片有大致相同的尺寸, 尤其是当芯
片采用面阵列凸点技术时, 它使第二级电路板表
面积得以有效利用, 当今主要的 CSP封装技术是
前面讨论的倒装芯片和 BGA法, 因为两者都采用
了凸点互连 。 更进一步, CSP包括基座上的多芯
片, 它包含了 MCM的概念 。 倒装是一种发展的最
快的先进封装方法 （ 见下图 ） 。
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
先进的封装趋势
1996 2001 1997 1998 1999 2000 0
1800
600
900
1200
1500
300
直接芯片粘贴
板上倒装芯片
卷带式转动键合
其他
单位（百万）
Years
Figure 20.28
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
芯片尺寸封装的差异
一般 CSP 法 CSP 封装名称 Co m p an y
面阵列，凸点式 C SP Am k o r / An a m
S m al l o u tli n e n o - lead /C - lead ( SON/SO C ) Fu j its u
B u m p ch ip ca r r ier ( B C C ) Fu j its u
Mic r o - s t u d - ar r a y ( MS A ) Hitach i
B o tto m lead ed p last ic ( B L P ) L G Se m ico n
Qu ad f lat n o - lead ( QFN) Ma ts u s h ita
Me m o r y C SP T I J ap an
定制引线框架
Qu ad o u tli n e n o n - lead ed T o s h ib a
E n h a n ce d f le x C SP 3M
FleXB G A Am k o r / An a m
FB GA Fu j its u
C h ip - on - f le x C SP GE
Mu lti c h ip s ca le p ac k a g e ( MC SP ) Hig h tec MC AG
C SP f o r m e m o r y d ev ice s Hitach i
I Z M f lex P A C Fra u n h o f er I n s tit u te
Mo ld ed B all Gr id A r r a y Mits u b is h i E lectr ic
C h ip - on - f le x C h ip Size P ac k a g e Mo to r o la Sin g ap o r e
Fin e - p itc h B GA ( FP B G A ) NE C
在芯片和基座之间的插线板
（带互连的柔性材料）
Mic r o B GA T ess er a
C h ip A r r a y P ac k a g e ( C A B G A) Am k o r / An a m
C SP C y p r es s Se m ico n d u c to r
C er a m ic m i n i - B G A I B M
M o ld ed ar r ay p r o ce s s C SP Mo to r o la
P last ic ch ip ca r r ier Natio n al
C SP Ok i E lectr ic
T r an s f o r m ed g r id ar r a y p ac k a g e So n y
刚性基座
C er a m ic /p last ic f i n e - p itc h B G A T o s h ib a
Table 20.2
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
园片级封装
目前为止, 所有将芯片上压点和基座上标
准压点连接的集成电路装配与封装都是在由硅
片上分离出来的芯片上进行的 。 这种工艺造成
了前端硅片制造工艺与生产最终集成电路的后
端装配和封装间的自然脱离 。 为了增加生产效
率同时获得更低成本, 在 20世纪 90年代后期开
发了园片级封装 。 园片级封装是第一级互连和
在划片前硅片上的封装 I/O端的形式 （ 见下图 ）
。 许多封装设计师都建议对于园片级封装要使
用倒装芯片的材料和工艺技术 。
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
园片级封装
具有 C4 凸点的单个芯片
Figure 20.29
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
C4 凸点硅片
Photograph provided courtesy of Advanced Micro Devices
Photo 20.4
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
园片级封装的设计概念
芯片
附着材料
连接引线
焊接球
Figure 20.30
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
标准测试流程与园片级封装测试流程比较
WLP 制造
园片级老化
园片级
功能测试
划片
园片级拣选
板上装配
硅片级封装测试流程
装入卷带
和卷轴
硅片探测
划片
封装单个
集成电路
管壳级的
管座 /老化
管壳级的
功能测试
标准测试流程
Figure 20.31
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
园片级封装特征与优势
参数 优势
管壳尺寸
在 x 和 y 尺度管壳等于芯片面积。它是集成电路封装中的最小最轻的
可能性封装
安装后封装高度 它是极薄型，第二级装配后从电路板表面测量总高度 < 1.0 m m
组件可靠性 测试结果表明园片级封装组件已通过对现有无源组件的可靠性测试
焊接点可靠性 测试结果表明焊接点可靠性满足标准热循环 ( - 65 t o 1 25 ? C ) 可靠性测试
电学性能
电学模拟测试表明，芯片面朝下（倒装芯片）的园片级封装结构具有
短的电路路径，由于使电感和金属寄生电容损失最小，导致了非常好
的电性能。
与现有 SM T 基础
结构的集成
园片级封装可以与现有的表面贴装技术兼容，并使用标准的焊料球及
球间距
抗 α 粒子
在封装材料中天然存在的放射性元素反射 α 粒子，它能引起存储器单
元电压损失。聚合物带和薄膜粘贴为存储器芯片提供抗 α 粒子
低系统成本
为降低系统总成本，使用与硅片集成的现有材料减少装卸和硅片测试
的策略，以最少化重复测试
Table 20.3
电信学院微电子教研室
半导体制造技术
by Michael Quirk and Julian Serda
Chapter 20 Review
? Quality Measures 596
? Troubleshooting 597
? Summary 597
? Key Terms 598
? Review Questions 598
? Equipment Suppliers’ Web Sites 599
? References 600
