组 合 逻 辑 电 路
§ 20.7 加法器
§ 20.8 编码器
§ 20.9 译码器
§ 21.11 组合逻辑电路应用举例
§ 20.6 组合逻辑电路的分析 与 设计
§ 20-6 组合逻辑电路的分析和设计
20-6-1 组合逻辑电路的分析已知组合逻辑电路 写输出逻辑表达式化简分析其功能填真值表分析其功能一,分析的目的 了解逻辑电路的功能二,分析的步骤数字电路,分组合逻辑电路,时序逻辑电路两大类功能特点,任意时刻的输出信号只与此时刻的输入信号有关，而与信号作用前电路的输出状态无关电路特点,不包含有记忆功能的单元电路，也没有反馈电路。
三、举例解,1 ),根据逻辑图写输出逻辑表达式并化简组合逻辑电路如图，
试分析其逻辑功能。
BAB AY +==
BABBAA +++= BABA +=
2）、根据逻辑表达式列真值表
0 0
0 1
1 0
1 1
A B Y
0
1
1
0
3）、由真值表分析逻辑功能当 AB相同时，输出为 0
当 AB相异时，输出为 1 异或功能。
&
&
&
& YA
B
AB A?AB B?AB
20-6-2 组合逻辑电路的设计（综合）
试设计一个三人多数表决电路，
要求提案通过时输出为 1，否则为 0。
一、设计方法 （ 用基本门 ）
二,举例 1、列真值表解：
2、填卡诺图 化简逻辑函数
0
0
0
1
0
1
1
1
A B C Y
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 11 110
0 0 01
BC 00 01 11 10
0
1
A
Y
用与非门设计逻辑电路根据功能要求 填卡诺图化简逻辑函数列真值表写最简 与或式 用多种基本门 设计 逻辑电路变为 与非与非式
3,输出函数式
4、用与门、或门设计电路
5、用与非门设计电路思考,若 只 用二输入与非门设计电路，如何画逻辑图？
Y=AB+BC+AC
ACBCABY=
提示,的形式画逻辑图。
&
&
&
&
A
B
C
Y
&
&
&
≥1
A
B
C
Y
Y=（ AB BC） AC将函数式化为作业,P179 题 3.3 题 3.5
§ 20-7 加法器加法器是构成计算机中算术运算电路的基本单元。
20-7-1 半加器
1,1位半加器
真值表? 输出逻辑表达式
S=AB+AB=A⊕B
CO=AB0 0
0 1
1 0
1 1
00
10
10
01
A B SCO
不能将低位的进位信号纳入计算输 入 输 出
20-7-2 全加器二,多位加法器能够将低位的进位信号纳入计算两个多位数相加时每一位都可能出现进位信号，因此，必须使用全加器。
1、串行进位加法器输入 输出
A B CI CO S
ICBAmmmmS=+++= 7421
IIO ACBCABmmmmC ++=+++= 7653
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
1、真值表
2、出表达式
3、逻辑图（略） 4、逻辑 符号
00
10
10
01
10
01
01
11
CO ∑ CI
A B
S
一,1位 全加器
4位 串行进位加法器
0
1
0
1
0
1
11
1 1 0
例如做 14+7的运算：
2、超前进位加法器串行进位运算速度慢，用超前进位法可提高运算速度。
不片接时,芯片 74LS83的 CI 端应接低电平,
=(11000)2
常用 4位超前进位加法器有 74LS83等。
1 0 1 1
1
(1101)2+(1011)2
0CO ∑ CI
A B
S
CO ∑ CI
A B
S
CO ∑ CI
A B
S
CO ∑ CI
A B
S
74LS83
B3B2B1B0A3A2A1A0
S3 S2 S1 S0
CICO
= 16+8 =(24)10
§ 20-8 编码器逻辑功能：把输入的每一个高低电平变成对应的二进制代码。
编码器 二 —— 十进制编码器
4线 —— 2线
（ 10线 —— 4线）
二进制编码器 8线
—— 3线输出二进制原码输出二进制反码常用有输出反码的 十进制编码器
20-8-1 二进制编码器
（以 4线 —— 2线编码器为例）
1、真值表 （状态表）
2、输出函数式
I3 I2 I1 I0 Y1 Y0
Y1=I3I2
Y0=I3I1
0 1 1 1
1 0 1 1
1 1 0 1
1 1 1 0
1 1
1 0
0 1
0 0
4线 —— 2线编码器也称
,两位二进制编码器”
特殊情况，
I3Y1= + I2
I3Y0= + I1
用特殊方法写函数式：
一、普通编码器
4、逻辑符号
5、说明
3,逻辑图由逻辑符号知电路的特点：
0编码有效，输出两位二进制原码。
I3 I2 I1 I0
Y1 Y0
4线 —— 2线
I3 I2 I1 I0
Y1 Y0
4线 —— 2线
&
Y1
&
Y0
I3
I2
I1
I0
2）若电路符号如右表示电路特点为：
1）电路中的 I0 端可以去掉，
所以,端叫做,隐含端”I0
因为当 I3I2I1 = 111时，必然输出 0的两位代码 00，
0编码有效,输出两位二进制 反码 。
二,优先编码器特点：
真值表输 入 输出
I3 I2 I1 I0 Y1 Y0
0 X X X
1 0 X X
1 1 0 X
1 1 1 0
0 0
0 1
1 0
1 1
输出两位二进制反码。
功能：
I3的优先权最高，
I0的优先权最低。
（ 以 4线 —— 2线 编码器为例 ）
允许输入端同时有多个编码信号，
但，电路只对优先权较高的一个进行编码。
20-8-2 常用集成编码器
1,74LS148
2,74LS147
二 — 十进制优先编码器
0编码有效
输出 8421BCD反码
10线 — 4线（ 实为 9线 — 4线 ）
没有 I0 端,
当 I9~I1全为 1时，输出 0000的反码 1111
8线 — 3线优先编码器
0编码有效输出 3位二进制反码
74LS148
I7 I6 I5 I4 I3 I2 I1 I0
YEX Y2 Y1 Y0
YSS
74LS147
I8 I7 I6 I5 I4 I3 I2
Y2 Y1 Y0
I9 I1
Y3
§ 20-9 译码器逻辑功能,将输入的每个代码分别译成高电平（或低电平）。
译码器 二 —— 十进制译码器
2线 —— 4线
（ 4线 —— 10线）
二进制译码器 3线 —— 8线译出,0”有效译出,1”有效
（删）
n线 —— 2n线二 —— 十进制显示译码器,（专用译码器）
20-9-1 二进制译码器一,两位二进制译码器
1） 真值表
3） 逻辑图
Y3=A1A0=m3
Y0=A1A0=m0
Y1=A1A0=m1
Y2=A1A0=m2
S 端为控制端（片选端、使能端）
当 S=0时，译码器工作；
当 S=1时，译码器禁止，
所有的输出端均为 0。
A1 A0 Y3 Y2 Y1 Y0
1 0
0 0
1 1
0 1
0 0 0 1
0 1 0 0
0 0 1 0
1 0 0 0
输入 输 出
1,2位二进制译码器
2） 输出表达式
A1
1
A0
1
1
S
&
Y3
&
Y2
&
Y1
&
Y0
4）逻辑 框图 (2线 — 4线译码器 )
输出 0有效的 2线 — 4线译码器可用与非门构成，
输出 1有效
5）常用集成 2线 — 4线译码器
0m=01 AA=
= 1m
2Y 2m=
3Y 3m=01 AA=
74LS139：
输出 0有效
1Y = 01 AA
= 01 AAY0
Y3 Y2 Y1 Y0
A0A1S
Y3 Y2 Y1 Y0
A0A1S
74LS139
Y3 Y2 Y1 Y0 Y3 Y2 Y1 Y0
A0A1SA0A1S
输出逻辑表达式译码器每个输出端的函数式要熟记！
双 2线 — 4线译码器二、三位二进制译码器
3线 — 8线译码器，
逻辑 框图 （输出 0有效）：
3、综合
1）同理,四位二进制译码器为 4线 — 16线译码器
2）二进制译码器就是 n线 — 2n线译码器，
即,n变量全部最小项的译码器。
当控制端 S1S2S3=100 时，译码器处工作状态，
它能将三位二进制数的每个代码分别译成低电平。
74LS138
Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0
S2 S3S1 A2 A1 A0
译码器禁止时，所有输出端都输出无效电平 （高电平）。
常用有 74LS138
三、译码器的功能扩展
1）题意 3线 — 8线译码器的真值表利用 A2的 0：
输 入 输 出
0 0 0 1 1 1 1 1 1 1 0
1 1 1 1 1 1 0 1
1 1 1 1 1 0 1 1
1 1 1 1 0 1 1 1
1 1 1 0 1 1 1 1
1 1 0 1 1 1 1 1
1 0 1 1 1 1 1 1
0 1 1 1 1 1 1 1
A2 A1 A0 Z3 Z2 Z1 Z0Z7 Z6 Z5 Z4
例,试用两片 2线 — 4线译码器组成 3线 — 8线译码器，将输入的三位二进制代码 A2 A1 A0译成 8个独立的低点平信号 Z7~Z0。
1 AOA1A2
Y3 Y2 Y1 Y0
A0A1S
Y3 Y2 Y1 Y0
A0A1S
（ 1）（ 2）
Z7 Z6 Z5 Z4 Z3 Z2 Z1 Z0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
使 s1=0,(1)片工作；
使 s2=1,(2)片不工作。
利用 A2的 1,使 s2=0,(2)片工作；
使 s1=1,(1)片不工作。
四,二进制译码器的应用
0 0
0 1
1 0
1 1
A1A0是地址码例如，控制选中 4块 RAM。
CS
RAM
（ 1）
Y0
Y1
Y2
Y3
A1
A0
CS
RAM
（ 2）
CS
RAM
（ 3）
CS
RAM
（ 4）
第（ 1）片第（ 2）片第（ 3）片第（ 4）片
A1 A0 选 中
（一） 控制选中某块芯片
（二）产生任意逻辑函数用 n线 — 2n线的译码器，
1）方法步骤
2）注意控制端的条件要满足。
函数变量的 权位 应 与 所用译码器输入代码的 权位 相 对应 ；
把原函数化为最小项之和形式；
根据函数的变量数 n,确定用 n线 —— 2n线译码器；
所用译码器输出 0有效时，输出端应附加 与非门 。
可产生不多于 n个变量的任意逻辑函数。
如果用输出 0有效的 3线 — 8线译码器 74LS138产生此函数，
例 1,Z=ABC+AB
解：
则应将 Z式 变为如下形式：
译码器输出 端 附加与非门即可。
Z=ABC+ABC+ABC =m0+m6+m7
Z=m0+m6+m7
= m0·m6·m7 Y0·Y6·Y7
74LS138
Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0
S2 S3S1 A2 A1 A0
Z
A B C1
&
用译码器产生例 2,用 一片 74LS138实现
1位全加器的逻辑功能连接线路如图。
例 3,用 1片 74LS139实现
1位全加器的逻辑功能。
先将双 2线 — 4线连接成 3线 — 8线译码器，再产生题示逻辑功能。
7421 mmmmCIBAS +++=、、
7653 mmmmCIBACO +++=、、
已知 1位全加器的逻辑表达式为
74LS138
Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0
S2 S3S1 A2 A1 A0
& &
1 A B CI
SCO
74LS139
Y3 Y2 Y1 Y0 Y3 Y2 Y1 Y0
A0A1SA0A1S
& &
1
A B CI
SCO
作业,P182 题 3.10
等效电路共阳极，需 0驱动 共阴极，需 1驱动
LED数码管外形图
h
a
g
d
b
ce
f
+U
a b c d e f g a b c d e f g
20-9-2 二 —— 十进制 显示译码器一、七段字符显示器（ 七段数码管）
可显示十进制数。由七个发光二极管组成的叫做 LED数码管，或 LED七段显示器。
为了使七段数码管显示 BCD代码所表示的十进制数，必须用 显示译码器,将 BCD代码译成数码管所需的驱动信号。
常用可以驱动 共阴极 LED数码管的显示译码器有 74LS248等。
74LS248
A3 A2 A1 A0
a b c d e f g
二、七段显示译码器
1、逻辑状态表输入 输 出 字形
A3A2A1A0 a b c d e f g
0 0 0 0 01 1 1 1 1 1
a
b
c
d
e
f g
… … …
0 1 0 1 0 01 1 1 1 1
… … …
1 0 0 1 01 1 1 1 1 1
2、逻辑符号
§ 20— 11 应用举例
1、检测杆放在水箱中，
2、开关接通,U 线为高电平 +6V
3、当 T1截止时，继电器线圈 KAL中无电流，
继电器开关 KAS闭合，电机工作，水泵抽水。
4、当水位升至 A点,A— U接通,G1门入高出低,DA导通发光。
5、类推，随着水位升高,DB,DC,DD依次点亮。
6、当 G4出 0,DD点亮时,G5出 1，
T2导通，蜂鸣器 DL鸣叫，
T1导通,KAL中有电流流过,KAS断开，抽水停止。
工作人员通过发光二极管点亮的情况,了解水位升高的位置。
水位检测电路 P.278,
弱电电路在操作台上,强电电路在水泵房实验：
（一）,8421BCD码的编码、译码、显示电路的组成。
1、画组成框图；
3、说明各部分电路大致工作原理；
2、填各部分电路状态表；
提示,74LS147
74LS04
74LS248
a
b
c
d
e
f g
（二）用译码器实现任意逻辑函数
？？ /函数
§ 20.7 加法器
§ 20.8 编码器
§ 20.9 译码器
§ 21.11 组合逻辑电路应用举例
§ 20.6 组合逻辑电路的分析 与 设计
§ 20-6 组合逻辑电路的分析和设计
20-6-1 组合逻辑电路的分析已知组合逻辑电路 写输出逻辑表达式化简分析其功能填真值表分析其功能一,分析的目的 了解逻辑电路的功能二,分析的步骤数字电路,分组合逻辑电路,时序逻辑电路两大类功能特点,任意时刻的输出信号只与此时刻的输入信号有关，而与信号作用前电路的输出状态无关电路特点,不包含有记忆功能的单元电路，也没有反馈电路。
三、举例解,1 ),根据逻辑图写输出逻辑表达式并化简组合逻辑电路如图，
试分析其逻辑功能。
BAB AY +==
BABBAA +++= BABA +=
2）、根据逻辑表达式列真值表
0 0
0 1
1 0
1 1
A B Y
0
1
1
0
3）、由真值表分析逻辑功能当 AB相同时，输出为 0
当 AB相异时，输出为 1 异或功能。
&
&
&
& YA
B
AB A?AB B?AB
20-6-2 组合逻辑电路的设计（综合）
试设计一个三人多数表决电路，
要求提案通过时输出为 1，否则为 0。
一、设计方法 （ 用基本门 ）
二,举例 1、列真值表解：
2、填卡诺图 化简逻辑函数
0
0
0
1
0
1
1
1
A B C Y
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 11 110
0 0 01
BC 00 01 11 10
0
1
A
Y
用与非门设计逻辑电路根据功能要求 填卡诺图化简逻辑函数列真值表写最简 与或式 用多种基本门 设计 逻辑电路变为 与非与非式
3,输出函数式
4、用与门、或门设计电路
5、用与非门设计电路思考,若 只 用二输入与非门设计电路，如何画逻辑图？
Y=AB+BC+AC
ACBCABY=
提示,的形式画逻辑图。
&
&
&
&
A
B
C
Y
&
&
&
≥1
A
B
C
Y
Y=（ AB BC） AC将函数式化为作业,P179 题 3.3 题 3.5
§ 20-7 加法器加法器是构成计算机中算术运算电路的基本单元。
20-7-1 半加器
1,1位半加器
真值表? 输出逻辑表达式
S=AB+AB=A⊕B
CO=AB0 0
0 1
1 0
1 1
00
10
10
01
A B SCO
不能将低位的进位信号纳入计算输 入 输 出
20-7-2 全加器二,多位加法器能够将低位的进位信号纳入计算两个多位数相加时每一位都可能出现进位信号，因此，必须使用全加器。
1、串行进位加法器输入 输出
A B CI CO S
ICBAmmmmS=+++= 7421
IIO ACBCABmmmmC ++=+++= 7653
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
1、真值表
2、出表达式
3、逻辑图（略） 4、逻辑 符号
00
10
10
01
10
01
01
11
CO ∑ CI
A B
S
一,1位 全加器
4位 串行进位加法器
0
1
0
1
0
1
11
1 1 0
例如做 14+7的运算：
2、超前进位加法器串行进位运算速度慢，用超前进位法可提高运算速度。
不片接时,芯片 74LS83的 CI 端应接低电平,
=(11000)2
常用 4位超前进位加法器有 74LS83等。
1 0 1 1
1
(1101)2+(1011)2
0CO ∑ CI
A B
S
CO ∑ CI
A B
S
CO ∑ CI
A B
S
CO ∑ CI
A B
S
74LS83
B3B2B1B0A3A2A1A0
S3 S2 S1 S0
CICO
= 16+8 =(24)10
§ 20-8 编码器逻辑功能：把输入的每一个高低电平变成对应的二进制代码。
编码器 二 —— 十进制编码器
4线 —— 2线
（ 10线 —— 4线）
二进制编码器 8线
—— 3线输出二进制原码输出二进制反码常用有输出反码的 十进制编码器
20-8-1 二进制编码器
（以 4线 —— 2线编码器为例）
1、真值表 （状态表）
2、输出函数式
I3 I2 I1 I0 Y1 Y0
Y1=I3I2
Y0=I3I1
0 1 1 1
1 0 1 1
1 1 0 1
1 1 1 0
1 1
1 0
0 1
0 0
4线 —— 2线编码器也称
,两位二进制编码器”
特殊情况，
I3Y1= + I2
I3Y0= + I1
用特殊方法写函数式：
一、普通编码器
4、逻辑符号
5、说明
3,逻辑图由逻辑符号知电路的特点：
0编码有效，输出两位二进制原码。
I3 I2 I1 I0
Y1 Y0
4线 —— 2线
I3 I2 I1 I0
Y1 Y0
4线 —— 2线
&
Y1
&
Y0
I3
I2
I1
I0
2）若电路符号如右表示电路特点为：
1）电路中的 I0 端可以去掉，
所以,端叫做,隐含端”I0
因为当 I3I2I1 = 111时，必然输出 0的两位代码 00，
0编码有效,输出两位二进制 反码 。
二,优先编码器特点：
真值表输 入 输出
I3 I2 I1 I0 Y1 Y0
0 X X X
1 0 X X
1 1 0 X
1 1 1 0
0 0
0 1
1 0
1 1
输出两位二进制反码。
功能：
I3的优先权最高，
I0的优先权最低。
（ 以 4线 —— 2线 编码器为例 ）
允许输入端同时有多个编码信号，
但，电路只对优先权较高的一个进行编码。
20-8-2 常用集成编码器
1,74LS148
2,74LS147
二 — 十进制优先编码器
0编码有效
输出 8421BCD反码
10线 — 4线（ 实为 9线 — 4线 ）
没有 I0 端,
当 I9~I1全为 1时，输出 0000的反码 1111
8线 — 3线优先编码器
0编码有效输出 3位二进制反码
74LS148
I7 I6 I5 I4 I3 I2 I1 I0
YEX Y2 Y1 Y0
YSS
74LS147
I8 I7 I6 I5 I4 I3 I2
Y2 Y1 Y0
I9 I1
Y3
§ 20-9 译码器逻辑功能,将输入的每个代码分别译成高电平（或低电平）。
译码器 二 —— 十进制译码器
2线 —— 4线
（ 4线 —— 10线）
二进制译码器 3线 —— 8线译出,0”有效译出,1”有效
（删）
n线 —— 2n线二 —— 十进制显示译码器,（专用译码器）
20-9-1 二进制译码器一,两位二进制译码器
1） 真值表
3） 逻辑图
Y3=A1A0=m3
Y0=A1A0=m0
Y1=A1A0=m1
Y2=A1A0=m2
S 端为控制端（片选端、使能端）
当 S=0时，译码器工作；
当 S=1时，译码器禁止，
所有的输出端均为 0。
A1 A0 Y3 Y2 Y1 Y0
1 0
0 0
1 1
0 1
0 0 0 1
0 1 0 0
0 0 1 0
1 0 0 0
输入 输 出
1,2位二进制译码器
2） 输出表达式
A1
1
A0
1
1
S
&
Y3
&
Y2
&
Y1
&
Y0
4）逻辑 框图 (2线 — 4线译码器 )
输出 0有效的 2线 — 4线译码器可用与非门构成，
输出 1有效
5）常用集成 2线 — 4线译码器
0m=01 AA=
= 1m
2Y 2m=
3Y 3m=01 AA=
74LS139：
输出 0有效
1Y = 01 AA
= 01 AAY0
Y3 Y2 Y1 Y0
A0A1S
Y3 Y2 Y1 Y0
A0A1S
74LS139
Y3 Y2 Y1 Y0 Y3 Y2 Y1 Y0
A0A1SA0A1S
输出逻辑表达式译码器每个输出端的函数式要熟记！
双 2线 — 4线译码器二、三位二进制译码器
3线 — 8线译码器，
逻辑 框图 （输出 0有效）：
3、综合
1）同理,四位二进制译码器为 4线 — 16线译码器
2）二进制译码器就是 n线 — 2n线译码器，
即,n变量全部最小项的译码器。
当控制端 S1S2S3=100 时，译码器处工作状态，
它能将三位二进制数的每个代码分别译成低电平。
74LS138
Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0
S2 S3S1 A2 A1 A0
译码器禁止时，所有输出端都输出无效电平 （高电平）。
常用有 74LS138
三、译码器的功能扩展
1）题意 3线 — 8线译码器的真值表利用 A2的 0：
输 入 输 出
0 0 0 1 1 1 1 1 1 1 0
1 1 1 1 1 1 0 1
1 1 1 1 1 0 1 1
1 1 1 1 0 1 1 1
1 1 1 0 1 1 1 1
1 1 0 1 1 1 1 1
1 0 1 1 1 1 1 1
0 1 1 1 1 1 1 1
A2 A1 A0 Z3 Z2 Z1 Z0Z7 Z6 Z5 Z4
例,试用两片 2线 — 4线译码器组成 3线 — 8线译码器，将输入的三位二进制代码 A2 A1 A0译成 8个独立的低点平信号 Z7~Z0。
1 AOA1A2
Y3 Y2 Y1 Y0
A0A1S
Y3 Y2 Y1 Y0
A0A1S
（ 1）（ 2）
Z7 Z6 Z5 Z4 Z3 Z2 Z1 Z0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
使 s1=0,(1)片工作；
使 s2=1,(2)片不工作。
利用 A2的 1,使 s2=0,(2)片工作；
使 s1=1,(1)片不工作。
四,二进制译码器的应用
0 0
0 1
1 0
1 1
A1A0是地址码例如，控制选中 4块 RAM。
CS
RAM
（ 1）
Y0
Y1
Y2
Y3
A1
A0
CS
RAM
（ 2）
CS
RAM
（ 3）
CS
RAM
（ 4）
第（ 1）片第（ 2）片第（ 3）片第（ 4）片
A1 A0 选 中
（一） 控制选中某块芯片
（二）产生任意逻辑函数用 n线 — 2n线的译码器，
1）方法步骤
2）注意控制端的条件要满足。
函数变量的 权位 应 与 所用译码器输入代码的 权位 相 对应 ；
把原函数化为最小项之和形式；
根据函数的变量数 n,确定用 n线 —— 2n线译码器；
所用译码器输出 0有效时，输出端应附加 与非门 。
可产生不多于 n个变量的任意逻辑函数。
如果用输出 0有效的 3线 — 8线译码器 74LS138产生此函数，
例 1,Z=ABC+AB
解：
则应将 Z式 变为如下形式：
译码器输出 端 附加与非门即可。
Z=ABC+ABC+ABC =m0+m6+m7
Z=m0+m6+m7
= m0·m6·m7 Y0·Y6·Y7
74LS138
Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0
S2 S3S1 A2 A1 A0
Z
A B C1
&
用译码器产生例 2,用 一片 74LS138实现
1位全加器的逻辑功能连接线路如图。
例 3,用 1片 74LS139实现
1位全加器的逻辑功能。
先将双 2线 — 4线连接成 3线 — 8线译码器，再产生题示逻辑功能。
7421 mmmmCIBAS +++=、、
7653 mmmmCIBACO +++=、、
已知 1位全加器的逻辑表达式为
74LS138
Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0
S2 S3S1 A2 A1 A0
& &
1 A B CI
SCO
74LS139
Y3 Y2 Y1 Y0 Y3 Y2 Y1 Y0
A0A1SA0A1S
& &
1
A B CI
SCO
作业,P182 题 3.10
等效电路共阳极，需 0驱动 共阴极，需 1驱动
LED数码管外形图
h
a
g
d
b
ce
f
+U
a b c d e f g a b c d e f g
20-9-2 二 —— 十进制 显示译码器一、七段字符显示器（ 七段数码管）
可显示十进制数。由七个发光二极管组成的叫做 LED数码管，或 LED七段显示器。
为了使七段数码管显示 BCD代码所表示的十进制数，必须用 显示译码器,将 BCD代码译成数码管所需的驱动信号。
常用可以驱动 共阴极 LED数码管的显示译码器有 74LS248等。
74LS248
A3 A2 A1 A0
a b c d e f g
二、七段显示译码器
1、逻辑状态表输入 输 出 字形
A3A2A1A0 a b c d e f g
0 0 0 0 01 1 1 1 1 1
a
b
c
d
e
f g
… … …
0 1 0 1 0 01 1 1 1 1
… … …
1 0 0 1 01 1 1 1 1 1
2、逻辑符号
§ 20— 11 应用举例
1、检测杆放在水箱中，
2、开关接通,U 线为高电平 +6V
3、当 T1截止时，继电器线圈 KAL中无电流，
继电器开关 KAS闭合，电机工作，水泵抽水。
4、当水位升至 A点,A— U接通,G1门入高出低,DA导通发光。
5、类推，随着水位升高,DB,DC,DD依次点亮。
6、当 G4出 0,DD点亮时,G5出 1，
T2导通，蜂鸣器 DL鸣叫，
T1导通,KAL中有电流流过,KAS断开，抽水停止。
工作人员通过发光二极管点亮的情况,了解水位升高的位置。
水位检测电路 P.278,
弱电电路在操作台上,强电电路在水泵房实验：
（一）,8421BCD码的编码、译码、显示电路的组成。
1、画组成框图；
3、说明各部分电路大致工作原理；
2、填各部分电路状态表；
提示,74LS147
74LS04
74LS248
a
b
c
d
e
f g
（二）用译码器实现任意逻辑函数
？？ /函数
