第 3章 逻辑门电路
3.2 分立元件门电路
3.3 TTL集成门电路
3.4 CMOS集成门电路退出
3.1 概述获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态。
逻辑 0和 1,电子电路中用高、低电平来表示。
逻辑门电路：用以实现基本和常用逻辑运算的电子电路。简称门电路。
基本和常用门电路有与门、或门、非门（反相器）、与非门、或非门、与或非门和异或门等。
3.1 概 述
3.2 分立元件门电路
1,二极管与门
+ V
CC
(+ 5V )
R
3k Ω
Y
D
1
A
D
2
B
5V
0V
A
B
Y
&
u
A
u
B
u
Y
D
1
D
2
0V 0V
0V 5V
5V 0V
5V 5V
0.7V
0.7V
0.7V
5V
导通 导通导通 截止截止 导通截止 截止
A B Y
0 0
0 1
1 0
1 1
0
0
0
1
Y=AB
A
D
1
B
D
2
5V
0V
Y
R
3k Ω
2,二极管或门
A
B
Y
≥ 1
u A u B u Y D
1 D 2
0V 0V
0V 5V
5V 0V
5V 5V
0V
4,3V
4,3V
4,3V
截止 截止截止 导通导通 截止导通 导通
A B Y
0 0
0 1
1 0
1 1
0
1
1
1
Y=A+B
A β = 40
+5 V
Y
电路图
1
逻辑符号
A Y
1k Ω
4,3 k Ω
3,三极管非门
① uA＝ 0V时，三极管截止,iB＝ 0,iC＝ 0，
输出电压 uY＝ VCC＝ 5V
② uA＝ 5V时,三极管导通 。 基极电流为：
iB＞ IBS，三极管工作在饱和状态。输出电压 uY＝ UCES＝ 0.3V。
mA1mA3.4 7.05Bi
三极管临界饱和时的基极电流为：
mA16.0130 3.05BSI
A Y
0
1
1
0
AY?
A
A 1
电路图 逻辑符号
Y
YG
S
D
B
+ V
DD
+ 1 0 V R
D
20k Ω
① 当 uA＝ 0V时,由于 uGS＝ uA＝ 0V,小于开启电压 UT，
所以 MOS管截止 。 输出电压为 uY＝ VDD＝ 10V。
② 当 uA＝ 10V时，由于 uGS＝ uA＝ 10V，大于开启电压 UT，
所以 MOS管导通，且工作在可变电阻区，导通电阻很小，
只有几百欧姆。输出电压为 uY≈0V。
AY?
T
4
+ V
CC
(+ 5V )
b
1
A
B
R
1
3k Ω
T
3
T
2T
1
Y
R
4
100 Ω
+ V
CC
(+ 5V )
T
5
A
B
TTL 与非门电路 T
1
的等效电路
D
3
c
1
R
1
3k Ω
R
2
750 Ω
R
3
360 Ω
R
5
3k Ω
D
1
D
2
3.3 TTL集成门电路
1,TTL与非门
① 输入信号不全为 1：如 uA=0.3V,uB=3.6V
R
4
100 Ω
T
4
A
B
R
1
3k Ω
T
3
T
2T
1
Y
+ V
CC
(+ 5V )
T
5
R
2
750 Ω
R
3
360 Ω
R
5
3k Ω
0.7V
0.7V
+
+
-
-
3.6V
0.3V
1V
则 uB1=0.3+0.7=1V,T2,T5截止,T3,T4导通忽略 iB3，输出端的电位为：
输出 Y为高电平。
uY≈5―0.7―0.7 ＝ 3.6V
T
4
A
B
R
1
3k Ω
T
3
T
2
T
1
Y
R
4
100 Ω
+ V
CC
(+ 5V )
T
5
R
2
750 Ω
R
3
360 Ω
R
5
3k Ω
0.7V
0.7V
+
+
-
-
+
-
0.3V
+
-
0.3V
3.6V
3.6V
② 输入信号全为 1：如 uA=uB=3.6V
2.1V
则 uB1=2.1V,T2,T5导通,T3,T4截止输出端的电位为,uY=UCES＝ 0.3V
输出 Y为低电平。
BAY
u
A
u
B
u
Y
0.3V 0.3V
0.3V 3.6V
3.6V 0.3V
3.6V 3.6V
3.6V
3.6V
3.6V
0.3V
A B Y
0 0
0 1
1 0
1 1
1
1
1
0
功能表 真值表逻辑表达式输入有低，输出为高；
输入全高，输出为低。
74L S 00 的引脚排列图
V
CC
3 A
3 B
3 Y
4 A
4 B
4 Y
1 A 1 B 1 Y 2 A 2 B 2 Y G ND
14 13 1 2 1 1 1 0 9 8
74L S 20
1 2 3 4 5 6 7
V
CC
2 A
2 B
NC
2 C
2 D
2 Y
1 A
1 B NC
1 C
1 D
1 Y
G N D
74L S 20 的引脚排列图
14 13 1 2 1 1 1 0 9 8
74L S 00
1 2 3 4 5 6 7
74LS00内含 4个 2输入与非门，
74LS20内含 2个 4输入与非门。
2,TTL非门、或非门、与或非门、与门、或门及异或门 14 13 1 2 1 1 1 0 9 8
74L S 04
1 2 3 4 5 6 7
V
CC
4 A
4 Y
5 A
5 Y
6 A
6 Y
1 A
1 Y 2 A
2 Y
3 A
3 Y
G ND
6 反相器 74L S 04 的引脚排列图
T
4
A
R
1
3k Ω
T
3
T
2T
1
Y
R
4
100 Ω
+ V
CC
T
5
R
2
750 Ω
R
3
360 Ω
R
5
3k Ω
TTL 反相器电路
① A=0时,T2,T5截止,T3,T4导通,Y=1。
② A=1时,T2,T5导通,T3,T4截止,Y=0。
AY?
TTL非门
14 13 1 2 1 1 1 0 9 8
7 4 L S 0 2
1 2 3 4 5 6 7
V
CC
3 Y
3 B
3 A
4 Y
4 B
4 A
1 Y
1 B 1 A
2 Y
2 B
3 A
G N D
7 4 L S 0 2 的引脚排列图
T
4
A
B
R
1
T
3
T
2T
1
Y
R
4
+ V
CC
T
5
R
2
R
3
R
5
T '
2T '
1
R '
1
TTL 或非门电路
① A,B中只要有一个为 1，即高电平，如 A＝ 1，则 iB1就会经过 T1集电结流入 T2基极，使 T2,T5饱和导通，输出为低电平，即 Y＝ 0。
② A＝ B＝ 0时,iB1,i'B1均分别流入 T1,T'1发射极，使 T2,T'2,T5均截止,T3,T4导通，输出为高电平，即 Y＝ 1。
BAY
TTL或非门
14 13 1 2 1 1 1 0 9 8
7 4 L S 5 1
1 2 3 4 5 6 7
V
CC
2 B
2 C
2 D
2 E
2 F
2 Y
2 A
1 A 1 B
1 C
1 D
1 Y
G N D
7 4 L S 5 1 的引脚排列图
T
4
A
B
C
D
R
1
T
3
T
2T
1
Y
R
4
+ V
CC
T
5
R
2
R
3
R
5
T '
2
T '
1
R '
1
TTL 与或非门电路
① A和 B都为高电平（ T2导通）、或 C和 D都为高电平（ T‘2导通）时，
T5饱和导通,T4截止，输出 Y=0。
② A和 B不全为高电平、并且 C和 D也不全为高电平（ T2和 T‘2同时截止）时,T5截止,T4饱和导通，输出 Y=1。
DCBAY
TTL与或非门与门
A
B AB& 1AB & Y
A
B A + B≥ 1 1或门 AB ≥ 1 Y
Y=A+B=A+B
异或门
A
B
&
≥ 1
≥ 1 Y
BA
BABABABA
BABABABAY
))((
)(
A
B =1 Y
Y=AB=AB
3,OC门及 TSL门
OC 与非门的电路结构
A
B
+ V
CC
Y
R
Y
A
B
C
D
&
&
OC 门线与图
+ V
CC
R
Y
1
Y
2
T
1
T
2
T
3
u
B1
问题的提出,为解决一般 TTL与非门不能线与而设计的。
① A,B不全为 1时,uB1=1V,T2,T3截止,Y=1。
接入外接电阻 R后：
② A,B全为 1时,uB1=2.1V,T2,T3饱和导通,Y=0。 BAY
外接电阻 R的取值范围为：
ILOL
OLCC
mII
UV
m a x
IHOH
OHCC
mInI
UV
m in
≤ R ≤
OC门
TSL门国标符号
T
4
A
R
1
3k Ω
T
3
T
2T
1
Y
R
4
100 Ω
+ V
CC
(+ 5V )
T
5
R
2
750 Ω
R
3
360 Ω
R
5
3k Ω
A
E
&
EN
Y
E
D
电路结构
① E＝ 0时，二极管 D导通,T1基极和 T2基极均被钳制在低电平，
因而 T2～ T5均截止，输出端开路，电路处于高阻状态。
结论：电路的输出有高阻态、高电平和低电平 3种状态 。
② E＝ 1时，二极管 D截止,TSL门的输出状态完全取决于输入信号 A的状态，电路输出与输入的逻辑关系和一般反相器相同，即：
Y=A,A＝ 0时 Y＝ 1，为高电平； A＝ 1时 Y＝ 0，为低电平。
TSL门的应用：
G
1
总线
A
B
E
1
EN
Y
1
EN
1
A
E
1
EN
B
1
EN
1
1
EN
E
1
A
1
1
EN
E
2
A
2
1
EN
E
n
A
n
…
( a ) 多路开关 ( b ) 双向传输 ( c ) 单向总线
G
1
G
2
G
1
G
2
G
2 G n
① 作多路开关：
E=0时，门 G1使能,G2禁止，
Y=A； E=1时，
门 G2使能,G1
禁止,Y=B。
② 信号双向传输：
E=0时信号向右传送,B=A；
E=1时信号向左传送,A=B 。
③ 构成数据总线：让各门的控制端轮流处于低电平，即任何时刻只让一个 TSL门处于工作状态，而其余 TSL门均处于高阻状态，这样总线就会轮流接受各 TSL门的输出。
4,TTL系列集成电路及主要参数
TTL系列集成电路
① 74,标准系列,前面介绍的 TTL门电路都属于 74系列,其典型电路与非门的平均传输时间 tpd＝ 10ns,平均功耗 P＝ 10mW。
② 74H,高速系列，是在 74系列基础上改进得到的，其典型电路与非门的平均传输时间 tpd＝ 6ns，平均功耗 P＝ 22mW。
③ 74S,肖特基系列，是在 74H系列基础上改进得到的，其典型电路与非门的平均传输时间 tpd＝ 3ns，平均功耗 P＝ 19mW。
④ 74LS,低功耗肖特基系列，是在 74S系列基础上改进得到的，
其典型电路与非门的平均传输时间 tpd＝ 9ns，平均功耗 P＝ 2mW。
74LS系列产品具有最佳的综合性能，是 TTL集成电路的主流，
是应用最广的系列。
TTL与非门主要参数
（ 1） 输出高电平 UOH,TTL与非门的一个或几个输入为低电平时的输出电平 。 产品规范值 UOH≥2.4V,标准高电平 USH＝ 2.4V。
（ 2） 高电平输出电流 IOH,输出为高电平时,提供给外接负载的最大输出电流,超过此值会使输出高电平下降 。 IOH表示电路的拉电流负载能力 。
（ 3） 输出低电平 UOL,TTL与非门的输入全为高电平时的输出电平 。 产品规范值 UOL≤0.4V,标准低电平 USL＝ 0.4V。
（ 4） 低电平输出电流 IOL,输出为低电平时,外接负载的最大输出电流,超过此值会使输出低电平上升 。 IOL表示电路的灌电流负载能力 。
（ 5） 扇出系数 NO,指一个门电路能带同类门的最大数目,它表示门电路的带负载能力 。 一般 TTL门电路 NO≥8,功率驱动门的 NO可达 25。
（ 6） 最大工作频率 fmax：超过此频率电路就不能正常工作 。
（ 7） 输入开门电平 UON,是在额定负载下使与非门的输出电平达到标准低电平 USL的输入电平。它表示使与非门开通的最小输入电平。一般 TTL门电路的 UON≈1.8V。
（ 8） 输入关门电平 UOFF,使与非门的输出电平达到标准高电平
USH的输入电平。它表示使与非门关断所需的最大输入电平。一般 TTL门电路的 UOFF≈0.8V。
（ 9） 高电平输入电流 IIH,输入为高电平时的输入电流，也即当前级输出为高电平时，本级输入电路造成的前级拉电流。
（ 10） 低电平输入电流 IIL,输入为低电平时的输出电流，也即当前级输出为低电平时，本级输入电路造成的前级灌电流。
（ 11） 平均传输时间 tpd,信号通过与非门时所需的平均延迟时间。
在工作频率较高的数字电路中，信号经过多级传输后造成的时间延迟，会影响电路的逻辑功能。
（ 12） 空载功耗,与非门空载时电源总电流 ICC与电源电压 VCC的乘积。
3.4 CMOS集成门电路
1,CMOS非门u
A
+ V
DD
+ 1 0 V
T
P
T
N
+ V
DD
+ 1 0 V
+ V
DD
+ 1 0 V
S
S
R
O N P
R
O N N
10V
0V
(a ) 电路 (b ) T
N
截止,T
P
导通 (c ) T
N
导通,T
P
截止
u
Y
u
Y
u
Y
（ 1） uA＝ 0V时,TN截止,TP导通 。 输出电压 uY＝ VDD＝ 10V。
（ 2） uA＝ 10V时,TN导通,TP截止 。 输出电压 uY＝ 0V。
AY?
2,CMOS与非门、或非门、与门、或门、与或非门和异或门
CMOS与非门
B
Y
+ V
DD
A
T
P1
T
N1
T
N2
T
P2
BAY
① A,B当中有一个或全为低电平时,TN1,TN2
中有一个或全部截止，
TP1,TP2中有一个或全部导通，输出 Y为高电平。
② 只有当输入 A,B全为高电平时,TN1和 TN2才会都导通,TP1和 TP2才会都截止，
输出 Y才会为低电平。
B
Y
+ V
DD
A
T
N1
T
P2
T
N2
T
P1
CMOS或非门
BAY
① 只要输入 A,B当中有一个或全为高电平,TP1,TP2中有一个或全部截止,TN1、
TN2中有一个或全部导通，输出 Y为低电平。
② 只有当 A,B全为低电平时,TP1和 TP2才会都导通,TN1和 TN2
才会都截止，输出 Y
才会为高电平。
与门
A
B AB& 1
Y=AB=AB
A
B & Y
A
B A + B≥ 1 1或门 AB ≥ 1 Y
Y=A+B=A+B
&
&
& 1
&
&
≥ 1
& ≥ 1
A
B
C
D
A
B
C
D
A
B
C
D
YY Y
( a ) 由与非门和反相器构成 ( b ) 由与门和或非门构成 ( c ) 逻辑符号
CMOS与或非门
DCBADCBAY DCBAY
&
&
&
A
B
Y&
CMOS异或门
BA
BABA
BABABAY
3,CMOS OD门,TSL门及传输门
& 1
Y
A
B
+ V '
DD
R
D
外接
A
B
&
Y
( a ) 电路
( b ) 符号
ABY?
CMOS OD门
CMOS TSL门
1
1
EN
A
E
T P2
T P1
Y
T N1
T N2
A
E
Y
+V DD
(a ) 电路
(b) 符号
① E=1时,TP2,TN2均截止,Y与地和电源都断开了，
输出端呈现为高阻态。
② E=0时,TP2,TN2均导通,TP1,TN1构成反相器。
可见电路的输出有高阻态、高电平和低电平 3种状态，
是一种三态门。
1、符号
2、功能
C
+ V
DD TG
u
i
u
i
u
o
u
o
T
P
T
N
C
C
C
(a ) 电路 (b ) 符号
CMOS 传输门
① C＝ 0、,即 C端为低电平 （ 0V）,端为高电平 （ ＋ VDD）
时,TN和 TP都不具备开启条件而截止,输入和输出之间相当于开关断开一样 。
② C＝ 1、,即 C端为高电平 （ ＋ VDD）,端为低电平 （ 0V）
时,TN和 TP都具备了导通条件,输入和输出之间相当于开关接通一样,uo＝ ui。
1?C
0?C
C
C
4,CMOS数字电路的特点及使用时的注意事项
（ 1） CMOS电路的工作速度比 TTL电路的低 。
（ 2） CMOS带负载的能力比 TTL电路强 。
（ 3） CMOS电路的电源电压允许范围较大,约在 3～ 18V,抗干扰能力比 TTL电路强 。
（ 4） CMOS电路的功耗比 TTL电路小得多 。 门电路的功耗只有几个 μW,中规模集成电路的功耗也不会超过 100μW。
（ 5） CMOS集成电路的集成度比 TTL电路高 。
（ 6） CMOS电路适合于特殊环境下工作 。
（ 7） CMOS电路容易受静电感应而击穿,在使用和存放时应注意静电屏蔽,焊接时电烙铁应接地良好,尤其是 CMOS电路多余不用的输入端不能悬空,应根据需要接地或接高电平 。
CMOS数字电路的特点使用集成电路时的注意事项
（ 1）对于各种集成电路，使用时一定要在推荐的工作条件范围内，否则将导致性能下降或损坏器件。
（ 2）数字集成电路中多余的输入端在不改变逻辑关系的前提下可以并联起来使用，也可根据逻辑关系的要求接地或接高电平。
TTL电路多余的输入端悬空表示输入为高电平；但 CMOS电路，
多余的输入端不允许悬空，否则电路将不能正常工作。
（ 3） TTL电路和 CMOS电路之间一般不能直接连接，而需利用接口电路进行电平转换或电流变换才可进行连接，使前级器件的输出电平及电流满足后级器件对输入电平及电流的要求，并不得对器件造成损害。
① 利用半导体器件的开关特性，可以构成与门、或门、非门、与非门、或非门、与或非门、异或门等各种逻辑门电路，也可以构成在电路结构和特性两方面都别具特色的三态门,OC门,OD门和传输门。
② 随着集成电路技术的飞速发展，分立元件的数字电路已被集成电路所取代。
③ TTL电路的优点是开关速度较高，抗干扰能力较强，带负载的能力也比较强，缺点是功耗较大。
④ CMOS电路具有制造工艺简单、功耗小、输入阻抗高、集成度高、电源电压范围宽等优点，其主要缺点是工作速度稍低，但随着集成工艺的不断改进,CMOS电路的工作速度已有了大幅度的提高。
本节小结
3.2 分立元件门电路
3.3 TTL集成门电路
3.4 CMOS集成门电路退出
3.1 概述获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态。
逻辑 0和 1,电子电路中用高、低电平来表示。
逻辑门电路：用以实现基本和常用逻辑运算的电子电路。简称门电路。
基本和常用门电路有与门、或门、非门（反相器）、与非门、或非门、与或非门和异或门等。
3.1 概 述
3.2 分立元件门电路
1,二极管与门
+ V
CC
(+ 5V )
R
3k Ω
Y
D
1
A
D
2
B
5V
0V
A
B
Y
&
u
A
u
B
u
Y
D
1
D
2
0V 0V
0V 5V
5V 0V
5V 5V
0.7V
0.7V
0.7V
5V
导通 导通导通 截止截止 导通截止 截止
A B Y
0 0
0 1
1 0
1 1
0
0
0
1
Y=AB
A
D
1
B
D
2
5V
0V
Y
R
3k Ω
2,二极管或门
A
B
Y
≥ 1
u A u B u Y D
1 D 2
0V 0V
0V 5V
5V 0V
5V 5V
0V
4,3V
4,3V
4,3V
截止 截止截止 导通导通 截止导通 导通
A B Y
0 0
0 1
1 0
1 1
0
1
1
1
Y=A+B
A β = 40
+5 V
Y
电路图
1
逻辑符号
A Y
1k Ω
4,3 k Ω
3,三极管非门
① uA＝ 0V时，三极管截止,iB＝ 0,iC＝ 0，
输出电压 uY＝ VCC＝ 5V
② uA＝ 5V时,三极管导通 。 基极电流为：
iB＞ IBS，三极管工作在饱和状态。输出电压 uY＝ UCES＝ 0.3V。
mA1mA3.4 7.05Bi
三极管临界饱和时的基极电流为：
mA16.0130 3.05BSI
A Y
0
1
1
0
AY?
A
A 1
电路图 逻辑符号
Y
YG
S
D
B
+ V
DD
+ 1 0 V R
D
20k Ω
① 当 uA＝ 0V时,由于 uGS＝ uA＝ 0V,小于开启电压 UT，
所以 MOS管截止 。 输出电压为 uY＝ VDD＝ 10V。
② 当 uA＝ 10V时，由于 uGS＝ uA＝ 10V，大于开启电压 UT，
所以 MOS管导通，且工作在可变电阻区，导通电阻很小，
只有几百欧姆。输出电压为 uY≈0V。
AY?
T
4
+ V
CC
(+ 5V )
b
1
A
B
R
1
3k Ω
T
3
T
2T
1
Y
R
4
100 Ω
+ V
CC
(+ 5V )
T
5
A
B
TTL 与非门电路 T
1
的等效电路
D
3
c
1
R
1
3k Ω
R
2
750 Ω
R
3
360 Ω
R
5
3k Ω
D
1
D
2
3.3 TTL集成门电路
1,TTL与非门
① 输入信号不全为 1：如 uA=0.3V,uB=3.6V
R
4
100 Ω
T
4
A
B
R
1
3k Ω
T
3
T
2T
1
Y
+ V
CC
(+ 5V )
T
5
R
2
750 Ω
R
3
360 Ω
R
5
3k Ω
0.7V
0.7V
+
+
-
-
3.6V
0.3V
1V
则 uB1=0.3+0.7=1V,T2,T5截止,T3,T4导通忽略 iB3，输出端的电位为：
输出 Y为高电平。
uY≈5―0.7―0.7 ＝ 3.6V
T
4
A
B
R
1
3k Ω
T
3
T
2
T
1
Y
R
4
100 Ω
+ V
CC
(+ 5V )
T
5
R
2
750 Ω
R
3
360 Ω
R
5
3k Ω
0.7V
0.7V
+
+
-
-
+
-
0.3V
+
-
0.3V
3.6V
3.6V
② 输入信号全为 1：如 uA=uB=3.6V
2.1V
则 uB1=2.1V,T2,T5导通,T3,T4截止输出端的电位为,uY=UCES＝ 0.3V
输出 Y为低电平。
BAY
u
A
u
B
u
Y
0.3V 0.3V
0.3V 3.6V
3.6V 0.3V
3.6V 3.6V
3.6V
3.6V
3.6V
0.3V
A B Y
0 0
0 1
1 0
1 1
1
1
1
0
功能表 真值表逻辑表达式输入有低，输出为高；
输入全高，输出为低。
74L S 00 的引脚排列图
V
CC
3 A
3 B
3 Y
4 A
4 B
4 Y
1 A 1 B 1 Y 2 A 2 B 2 Y G ND
14 13 1 2 1 1 1 0 9 8
74L S 20
1 2 3 4 5 6 7
V
CC
2 A
2 B
NC
2 C
2 D
2 Y
1 A
1 B NC
1 C
1 D
1 Y
G N D
74L S 20 的引脚排列图
14 13 1 2 1 1 1 0 9 8
74L S 00
1 2 3 4 5 6 7
74LS00内含 4个 2输入与非门，
74LS20内含 2个 4输入与非门。
2,TTL非门、或非门、与或非门、与门、或门及异或门 14 13 1 2 1 1 1 0 9 8
74L S 04
1 2 3 4 5 6 7
V
CC
4 A
4 Y
5 A
5 Y
6 A
6 Y
1 A
1 Y 2 A
2 Y
3 A
3 Y
G ND
6 反相器 74L S 04 的引脚排列图
T
4
A
R
1
3k Ω
T
3
T
2T
1
Y
R
4
100 Ω
+ V
CC
T
5
R
2
750 Ω
R
3
360 Ω
R
5
3k Ω
TTL 反相器电路
① A=0时,T2,T5截止,T3,T4导通,Y=1。
② A=1时,T2,T5导通,T3,T4截止,Y=0。
AY?
TTL非门
14 13 1 2 1 1 1 0 9 8
7 4 L S 0 2
1 2 3 4 5 6 7
V
CC
3 Y
3 B
3 A
4 Y
4 B
4 A
1 Y
1 B 1 A
2 Y
2 B
3 A
G N D
7 4 L S 0 2 的引脚排列图
T
4
A
B
R
1
T
3
T
2T
1
Y
R
4
+ V
CC
T
5
R
2
R
3
R
5
T '
2T '
1
R '
1
TTL 或非门电路
① A,B中只要有一个为 1，即高电平，如 A＝ 1，则 iB1就会经过 T1集电结流入 T2基极，使 T2,T5饱和导通，输出为低电平，即 Y＝ 0。
② A＝ B＝ 0时,iB1,i'B1均分别流入 T1,T'1发射极，使 T2,T'2,T5均截止,T3,T4导通，输出为高电平，即 Y＝ 1。
BAY
TTL或非门
14 13 1 2 1 1 1 0 9 8
7 4 L S 5 1
1 2 3 4 5 6 7
V
CC
2 B
2 C
2 D
2 E
2 F
2 Y
2 A
1 A 1 B
1 C
1 D
1 Y
G N D
7 4 L S 5 1 的引脚排列图
T
4
A
B
C
D
R
1
T
3
T
2T
1
Y
R
4
+ V
CC
T
5
R
2
R
3
R
5
T '
2
T '
1
R '
1
TTL 与或非门电路
① A和 B都为高电平（ T2导通）、或 C和 D都为高电平（ T‘2导通）时，
T5饱和导通,T4截止，输出 Y=0。
② A和 B不全为高电平、并且 C和 D也不全为高电平（ T2和 T‘2同时截止）时,T5截止,T4饱和导通，输出 Y=1。
DCBAY
TTL与或非门与门
A
B AB& 1AB & Y
A
B A + B≥ 1 1或门 AB ≥ 1 Y
Y=A+B=A+B
异或门
A
B
&
≥ 1
≥ 1 Y
BA
BABABABA
BABABABAY
))((
)(
A
B =1 Y
Y=AB=AB
3,OC门及 TSL门
OC 与非门的电路结构
A
B
+ V
CC
Y
R
Y
A
B
C
D
&
&
OC 门线与图
+ V
CC
R
Y
1
Y
2
T
1
T
2
T
3
u
B1
问题的提出,为解决一般 TTL与非门不能线与而设计的。
① A,B不全为 1时,uB1=1V,T2,T3截止,Y=1。
接入外接电阻 R后：
② A,B全为 1时,uB1=2.1V,T2,T3饱和导通,Y=0。 BAY
外接电阻 R的取值范围为：
ILOL
OLCC
mII
UV
m a x
IHOH
OHCC
mInI
UV
m in
≤ R ≤
OC门
TSL门国标符号
T
4
A
R
1
3k Ω
T
3
T
2T
1
Y
R
4
100 Ω
+ V
CC
(+ 5V )
T
5
R
2
750 Ω
R
3
360 Ω
R
5
3k Ω
A
E
&
EN
Y
E
D
电路结构
① E＝ 0时，二极管 D导通,T1基极和 T2基极均被钳制在低电平，
因而 T2～ T5均截止，输出端开路，电路处于高阻状态。
结论：电路的输出有高阻态、高电平和低电平 3种状态 。
② E＝ 1时，二极管 D截止,TSL门的输出状态完全取决于输入信号 A的状态，电路输出与输入的逻辑关系和一般反相器相同，即：
Y=A,A＝ 0时 Y＝ 1，为高电平； A＝ 1时 Y＝ 0，为低电平。
TSL门的应用：
G
1
总线
A
B
E
1
EN
Y
1
EN
1
A
E
1
EN
B
1
EN
1
1
EN
E
1
A
1
1
EN
E
2
A
2
1
EN
E
n
A
n
…
( a ) 多路开关 ( b ) 双向传输 ( c ) 单向总线
G
1
G
2
G
1
G
2
G
2 G n
① 作多路开关：
E=0时，门 G1使能,G2禁止，
Y=A； E=1时，
门 G2使能,G1
禁止,Y=B。
② 信号双向传输：
E=0时信号向右传送,B=A；
E=1时信号向左传送,A=B 。
③ 构成数据总线：让各门的控制端轮流处于低电平，即任何时刻只让一个 TSL门处于工作状态，而其余 TSL门均处于高阻状态，这样总线就会轮流接受各 TSL门的输出。
4,TTL系列集成电路及主要参数
TTL系列集成电路
① 74,标准系列,前面介绍的 TTL门电路都属于 74系列,其典型电路与非门的平均传输时间 tpd＝ 10ns,平均功耗 P＝ 10mW。
② 74H,高速系列，是在 74系列基础上改进得到的，其典型电路与非门的平均传输时间 tpd＝ 6ns，平均功耗 P＝ 22mW。
③ 74S,肖特基系列，是在 74H系列基础上改进得到的，其典型电路与非门的平均传输时间 tpd＝ 3ns，平均功耗 P＝ 19mW。
④ 74LS,低功耗肖特基系列，是在 74S系列基础上改进得到的，
其典型电路与非门的平均传输时间 tpd＝ 9ns，平均功耗 P＝ 2mW。
74LS系列产品具有最佳的综合性能，是 TTL集成电路的主流，
是应用最广的系列。
TTL与非门主要参数
（ 1） 输出高电平 UOH,TTL与非门的一个或几个输入为低电平时的输出电平 。 产品规范值 UOH≥2.4V,标准高电平 USH＝ 2.4V。
（ 2） 高电平输出电流 IOH,输出为高电平时,提供给外接负载的最大输出电流,超过此值会使输出高电平下降 。 IOH表示电路的拉电流负载能力 。
（ 3） 输出低电平 UOL,TTL与非门的输入全为高电平时的输出电平 。 产品规范值 UOL≤0.4V,标准低电平 USL＝ 0.4V。
（ 4） 低电平输出电流 IOL,输出为低电平时,外接负载的最大输出电流,超过此值会使输出低电平上升 。 IOL表示电路的灌电流负载能力 。
（ 5） 扇出系数 NO,指一个门电路能带同类门的最大数目,它表示门电路的带负载能力 。 一般 TTL门电路 NO≥8,功率驱动门的 NO可达 25。
（ 6） 最大工作频率 fmax：超过此频率电路就不能正常工作 。
（ 7） 输入开门电平 UON,是在额定负载下使与非门的输出电平达到标准低电平 USL的输入电平。它表示使与非门开通的最小输入电平。一般 TTL门电路的 UON≈1.8V。
（ 8） 输入关门电平 UOFF,使与非门的输出电平达到标准高电平
USH的输入电平。它表示使与非门关断所需的最大输入电平。一般 TTL门电路的 UOFF≈0.8V。
（ 9） 高电平输入电流 IIH,输入为高电平时的输入电流，也即当前级输出为高电平时，本级输入电路造成的前级拉电流。
（ 10） 低电平输入电流 IIL,输入为低电平时的输出电流，也即当前级输出为低电平时，本级输入电路造成的前级灌电流。
（ 11） 平均传输时间 tpd,信号通过与非门时所需的平均延迟时间。
在工作频率较高的数字电路中，信号经过多级传输后造成的时间延迟，会影响电路的逻辑功能。
（ 12） 空载功耗,与非门空载时电源总电流 ICC与电源电压 VCC的乘积。
3.4 CMOS集成门电路
1,CMOS非门u
A
+ V
DD
+ 1 0 V
T
P
T
N
+ V
DD
+ 1 0 V
+ V
DD
+ 1 0 V
S
S
R
O N P
R
O N N
10V
0V
(a ) 电路 (b ) T
N
截止,T
P
导通 (c ) T
N
导通,T
P
截止
u
Y
u
Y
u
Y
（ 1） uA＝ 0V时,TN截止,TP导通 。 输出电压 uY＝ VDD＝ 10V。
（ 2） uA＝ 10V时,TN导通,TP截止 。 输出电压 uY＝ 0V。
AY?
2,CMOS与非门、或非门、与门、或门、与或非门和异或门
CMOS与非门
B
Y
+ V
DD
A
T
P1
T
N1
T
N2
T
P2
BAY
① A,B当中有一个或全为低电平时,TN1,TN2
中有一个或全部截止，
TP1,TP2中有一个或全部导通，输出 Y为高电平。
② 只有当输入 A,B全为高电平时,TN1和 TN2才会都导通,TP1和 TP2才会都截止，
输出 Y才会为低电平。
B
Y
+ V
DD
A
T
N1
T
P2
T
N2
T
P1
CMOS或非门
BAY
① 只要输入 A,B当中有一个或全为高电平,TP1,TP2中有一个或全部截止,TN1、
TN2中有一个或全部导通，输出 Y为低电平。
② 只有当 A,B全为低电平时,TP1和 TP2才会都导通,TN1和 TN2
才会都截止，输出 Y
才会为高电平。
与门
A
B AB& 1
Y=AB=AB
A
B & Y
A
B A + B≥ 1 1或门 AB ≥ 1 Y
Y=A+B=A+B
&
&
& 1
&
&
≥ 1
& ≥ 1
A
B
C
D
A
B
C
D
A
B
C
D
YY Y
( a ) 由与非门和反相器构成 ( b ) 由与门和或非门构成 ( c ) 逻辑符号
CMOS与或非门
DCBADCBAY DCBAY
&
&
&
A
B
Y&
CMOS异或门
BA
BABA
BABABAY
3,CMOS OD门,TSL门及传输门
& 1
Y
A
B
+ V '
DD
R
D
外接
A
B
&
Y
( a ) 电路
( b ) 符号
ABY?
CMOS OD门
CMOS TSL门
1
1
EN
A
E
T P2
T P1
Y
T N1
T N2
A
E
Y
+V DD
(a ) 电路
(b) 符号
① E=1时,TP2,TN2均截止,Y与地和电源都断开了，
输出端呈现为高阻态。
② E=0时,TP2,TN2均导通,TP1,TN1构成反相器。
可见电路的输出有高阻态、高电平和低电平 3种状态，
是一种三态门。
1、符号
2、功能
C
+ V
DD TG
u
i
u
i
u
o
u
o
T
P
T
N
C
C
C
(a ) 电路 (b ) 符号
CMOS 传输门
① C＝ 0、,即 C端为低电平 （ 0V）,端为高电平 （ ＋ VDD）
时,TN和 TP都不具备开启条件而截止,输入和输出之间相当于开关断开一样 。
② C＝ 1、,即 C端为高电平 （ ＋ VDD）,端为低电平 （ 0V）
时,TN和 TP都具备了导通条件,输入和输出之间相当于开关接通一样,uo＝ ui。
1?C
0?C
C
C
4,CMOS数字电路的特点及使用时的注意事项
（ 1） CMOS电路的工作速度比 TTL电路的低 。
（ 2） CMOS带负载的能力比 TTL电路强 。
（ 3） CMOS电路的电源电压允许范围较大,约在 3～ 18V,抗干扰能力比 TTL电路强 。
（ 4） CMOS电路的功耗比 TTL电路小得多 。 门电路的功耗只有几个 μW,中规模集成电路的功耗也不会超过 100μW。
（ 5） CMOS集成电路的集成度比 TTL电路高 。
（ 6） CMOS电路适合于特殊环境下工作 。
（ 7） CMOS电路容易受静电感应而击穿,在使用和存放时应注意静电屏蔽,焊接时电烙铁应接地良好,尤其是 CMOS电路多余不用的输入端不能悬空,应根据需要接地或接高电平 。
CMOS数字电路的特点使用集成电路时的注意事项
（ 1）对于各种集成电路，使用时一定要在推荐的工作条件范围内，否则将导致性能下降或损坏器件。
（ 2）数字集成电路中多余的输入端在不改变逻辑关系的前提下可以并联起来使用，也可根据逻辑关系的要求接地或接高电平。
TTL电路多余的输入端悬空表示输入为高电平；但 CMOS电路，
多余的输入端不允许悬空，否则电路将不能正常工作。
（ 3） TTL电路和 CMOS电路之间一般不能直接连接，而需利用接口电路进行电平转换或电流变换才可进行连接，使前级器件的输出电平及电流满足后级器件对输入电平及电流的要求，并不得对器件造成损害。
① 利用半导体器件的开关特性，可以构成与门、或门、非门、与非门、或非门、与或非门、异或门等各种逻辑门电路，也可以构成在电路结构和特性两方面都别具特色的三态门,OC门,OD门和传输门。
② 随着集成电路技术的飞速发展，分立元件的数字电路已被集成电路所取代。
③ TTL电路的优点是开关速度较高，抗干扰能力较强，带负载的能力也比较强，缺点是功耗较大。
④ CMOS电路具有制造工艺简单、功耗小、输入阻抗高、集成度高、电源电压范围宽等优点，其主要缺点是工作速度稍低，但随着集成工艺的不断改进,CMOS电路的工作速度已有了大幅度的提高。
本节小结
