电子技术基础
（数字部分）
3 逻辑门电路
3.1 MOS逻辑门电路
3.2 TTL逻辑门电路
*3.3 射极耦合逻辑门电路 （自学）
*3.4 砷化镓逻辑门电路 （自学）
3.5 逻辑描述中的几个问题
3.6 逻辑门电路使用中的几个实际问题
* 3.7 用 VerilogHDL描述逻辑门电路 （自学）
V
I
S
V
cc
V
o
二、数字系统中所用两值逻辑 1和 0,一般用高、
低电平来表示。 在图示电路中,我们利用开关 S获得高、低电平。
VI控制开关 S的断、
通情况。
S断开,VO为高电平；
S接通,VO为低电平。
实际数字电路中使用的 开关 为 晶体二极管、三极管以及场效应管 等电子器件。 首先学习开关器件的开关特性，这是门电路的工作基础。
一、二极管伏安特性
IS----二极管的反向饱和电流； k----玻尔兹曼常数
1.381x10-23J/K； T----热力学温度； v---加到二极管两端的电压； q----电子电荷 1.6x10-19C
二极管的开关特性
)1()1( TV
v
S
kT
qv
S eIeIi
mV
q
kTV
KT
T 26
300
二极管的结温为 27度,T=300K时二、二极管等效电路应 用 于 二极 管 外 电 路电阻 R值与其动态 rD电阻等量级场合应 用于 二 极管电路输入电压
V 正 向 幅 值 与
VON差别不大,
且 R>>rD的场合,
数字电路属于此类应用于二极管电路输入电压 V 正向峰 值
VPP>>VON,且
R>>rD的场合利用二极管的单向导电性，可以连接成一个受外加电压极性控制的开关。如图示：
假定,VIH=VCC,VIL=0
二极管 D的正向电阻为 0,反向电阻为?
（ 在数字电路中,为便于分析,取单一值：
硅管 0.7V,锗管 0.3V）
则当 VI=VIH时,D截止,Vo=VOH=VCC
VI=VLH时,D导通,VO=VOL=0.7V
V
I
S
V
cc
V
o
D
R
导通,
条件,VD>0.7V 特点,相当于 0.7V电压降的闭合开关
截止,
条件,VD<0.7V 特点,相当于完全断开的开关三、二极管开关特性
开通时间,二极管从 截止 转为 正向导通 所需的时间。
反向恢复时间,二极管从 正向导通 转为 截止所需的时间。
四、二极管动态特性 (存储电荷消散时间和结电容 )
1.二极管从正向导通到截止有一个反向恢复过程
在 t1时,vI从 +VF变为 -VR。
理想 情况下,二极管将立刻转为截止,电路中应只有很小的反向电流 。
1.二极管从正向导通到截止有一个反向恢复过程
在 t1时,vI从 +VF变为 -
VR。
实际情况是,D不立刻截止，先由正向的 I变到很大的反向电流 I R= V R/ R L
，维持一段时间 ts，后才开始逐渐下降，再经过 tt
后，下降到一个很小的数值 0.IR 这时二极管才进入反向截止状态。
其原因是由于二极管外加正向电压 V时
,载流子不断扩散而积累的结果 。
2,产生反向恢复过程的原因 ---- 电荷存储效应
P区 势垒区 N区
+
P区中 N区中电子浓度分布 孔穴浓度分布
Ln O Lp
扩散是多子运动还是少子运动？
2,产生反向恢复过程的原因 ---- 电荷存储效应
P区 势垒区 N区
+
P区中 N区中电子浓度分布 孔穴浓度分布
Ln O Lp
例如，空穴由 P区扩散到 N区后，并不是立即与
N区中的电子复合而消失
，而是在一定的路程 L内 (
这段路程 L通常称为扩散长度 )，一方面继续扩散
，一方面与电子复合消失
，这样就会在 L范围内存储一定数量的空穴，并建立起一定空穴浓度分布，
靠近结边缘的浓度最大，
离结越远，浓度越小。正向电流越大，存储的空穴数目越多，浓度分布的梯度也越大。电子扩散到 P
区的情况也类似。
2,产生反向恢复过程的原因 ---- 电荷存储效应
P区 势垒区 N区
+
P区中 N区中电子浓度分布 孔穴浓度分布
Ln O Lp
我们把正向导通时,非平衡少 数载流子积 累的现象叫 做 电荷 存储 效应
。
2,产生反向恢复过程的原因 ---- 电荷存储效应
P区 势垒区 N区
+
P区中 N区中电子浓度分布 孔穴浓度分布
Ln O Lp
当输入电压突然由
+VF 变为 -VR时,P区存储的电子和 N区存储的空穴不会马上消失,但它们将通过下列两个途径逐渐减少,
P区 势垒区 N区
+
2,产生反向恢复过程的原因 ---- 电荷存储效应
P区中 N区中电子浓度分布 孔穴浓度分布
Ln O Lp
当输入电压突然由
+VF 变为 -VR时,P区存储的电子和 N区存储的空穴不会马上消失,但它们将通过下列两个途径逐渐减少,
1.在反向电场作用下 P区电子被拉回 N区
,N区空穴被拉回 P区，形成反向漂移电流 I.
+
2,与多数载流子复合。在这些存储电荷消失之前 PN结仍处于正向偏置，即势垒区仍然很窄
PN结的电阻仍很小，与 R相比可以忽略，所以此时反向电流
IR =( VR+VD)/RL
。
P区 势垒区 N区
+
2,产生反向恢复过程的原因 ---- 电荷存储效应
P区中 N区中电子浓度分布 孔穴浓度分布
Ln O Lp
当输入电压突然由
+VF 变为 -VR时,P区存储的电子和 N区存储的空穴不会马上消失,但它们将通过下列两个途径逐渐减少,
1.在反向电场作用下 P区电子被拉回 N区
,N区空穴被拉回 P区，形成反向漂移电流 I.
+
2,与多数载流子复合。在这些存储电荷消失之前 PN结仍处于正向偏置，即势垒区仍然很窄
PN结的电阻仍很小，与 R相比可以忽略，所以此时反向电流
IR =( VR+VD)/RL
。
一般 VR,VD，即 IR = VR /RL。
在这段期间,IR基本上保持不变，由 VR 和
RL所决定。经过 ts后 P区和 N区所存储的电荷已显著减小，势垒区逐渐变宽，反向电流
IR逐渐减小到正常反向饱和电流的数值，经过时间 tt，二极管转为截止。
1.二极管从正向导通到截止有一个反向恢复过程
反向恢复过程：
D从正向导通转为反向截止的转换过程 。
ts称为存储时间,
tt叫称为渡越时间,
t re = ts + tt。 称为反向恢复时间 。
在 t1时,VI从 +VF变为 -VR。
反向恢复时间 由 PN结动态反向结电容及其反向结电阻和外电路等效电阻形成的时间常数决定。它使二极管的开关速度受到限制。
1,逻辑门,实现基本逻辑运算和复合逻辑运算的单元电路。
2,逻辑门电路的分类二极管门电路三极管门电路
TTL门电路
MOS门电路 PMOS门
CMOS门逻辑门电路分立门电路集成门电路
NMOS门
3.1.1 数字集成电路简介
1.CMOS集成电路,
广泛应用于超大规模、甚大规模集成电路
4000系列 74HC 74HCT 74VHC 74VHCT
速度慢与 TTL不 兼容抗干扰功耗低
74LVC 74VAUC
速度加快与 TTL兼容负载能力强抗干扰功耗低速度两倍于 74HC
与 TTL兼容负载能力强抗干扰功耗低低 (超低 )电压速度更加快与 TTL兼容负载能力强抗干扰功耗低
74系列 74LS系列 74AS系列 74ALS
2.TTL 集成电路,
广泛应用于中大规模集成电路
3.1.1 数字集成电路简介
3.1.2 逻辑门电路的一般特性
1,输入和输出的高、低电平
vO vI
驱动门 G1 负载门 G2
11
输出高电平的下限值
VOH(min)
输入低电平的上限值
VIL(max)
输入高电平的下限值
VIL(min)
输出低电平的上限值
VOH(max)
输出高电平
+VDD
VOH(min)
VOL(max)
0
G1 门 vO 范围
vO
输出低电平输入高电平
VIH(min)
VIL(max)
+VDD
0
G2 门 vI 范围输入低电平
vI
VNH —当前级门输出高电平的最小值时 允许负向噪声电压的最大值 。
负载门输入高电平时的噪声容限：
VNL —当前级门输出低电平的最大值时 允许正向噪声电压的最大值负载门输入低电平时的噪声容限,
2,噪声容限
VNH =VOH(min)－ VIH(min)
VNL =VIL(max)－ VOL(max)
在保证输出电平不变的条件下，输入电平允许波动的范围。它表示门电路的抗干扰能力
1
驱动门
vo
1
负载门
vI
噪声类型参数
74HC
VDD=5
V
74HCT
VDD=5
V
74LVC
VDD=3.3V
74AUC
VDD=1.8V
tPLH或
tPHL(ns) 7 8 2.1 0.9
3.传输延迟时间传输延迟时间是表征门电路开关速度的参数，它说明门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长的时间 。
CMOS电路传输延迟时间
t PHL
输出
50%
90%
50%
10%
tPLH
t
f tr
输入
50%
50%
10%
90%
4,功耗静态功耗：指的是当电路没有状态转换时的功耗，即门电路空载时电源总电流 ID与电源电压 VDD的乘积。
5,延时?功耗积是速度功耗综合性的指标,延时?功耗积,用符号 DP表示扇入数：取决于逻辑门的输入端的个数。
6,扇入与扇出数动态功耗：指的是电路在输出状态转换时的功耗，
对于 TTL门电路来说，静态功耗是主要的。
CMOS电路的静态功耗非常低,CMOS门电路有动态功耗扇出数：是指其在正常工作情况下，所能带同类门电路的最大数目。
)( )(IHOHOH 负载门 驱动门IIN?
（ a)带拉电流负载当负载门的个数增加时，总的拉电流将增加，会引起输出高电压的降低。但不得低于输出高电平的下限值，这就限制了负载门的个数。
)(I
)(IN
负载门驱动门
IH
OH
OH?
高电平 扇出数,
IOH,驱动门的输出端为高电平电流
IIH,负载门的输入电流为 。
(b)带灌电流负载
)(I
)(IN
负载门驱动门
IL
OL
OL?
当负载门的个数增加时，总的灌电流 IOL将增加，同时也将引起输出低电压 VOL的升高。当输出为低电平，并且保证不超过输出低电平的上限值。
IOL,驱动门的输出端为低电平电流
IIL,负载门输入端电流之和电路类型 电源电 压 /V
传输延迟时间
/ns
静态功耗
/mW
功耗－延迟积
/mW-ns
直流噪声容限 输出逻辑摆幅
/VVNL/V VNH/V
TTL
CT54/74 ＋ 5 10 15 150 1.2 2.2 3.5
CT54LS/74LS ＋ 5 7.5 2 15 0.4 0.5 3.5
HTL ＋ 15 85 30 2550 7 7.5 13
ECL
CE10K系列 － 5.2 2 25 50 0.155 0.125 0.8
CE100K系列 － 4.5 0.75 40 30 0.135 0.130 0.8
CMOS
VDD=5V ＋ 5 45 5× 10－ 3 225 × 10－ 3 2.2 3.4 5
VDD=15V ＋ 15 12 15× 10－ 3 180 × 10－ 3 6.5 9.0 15
高速 CMOS ＋ 5 8 1× 10－ 3 8 × 10－ 3 1.0 1.5 5
各类数字集成电路主要性能参数的比较
3.1.3 MOS开关及其等效电路
,MOS管工作在可变电阻区，输出低电平
,MOS管截止,输出高电平当 υI < VT
当 υI > VT
MOS管相当于一个由 vGS控制的无触点开关。
MOS管工作在可变电阻区，
相当于开关“闭合”，
输出为低电平。
MOS管截止，
相当于开关“断开”
输出为低电平。
当输入为低电平时：
当输入为高电平时：
3.1.4 CMOS 反相器
1.工作原理
A L1
+VDD
+10V
D1
S1
vi vO
TN
TP
D2
S2
0V
+10V
vi vGSN vGSP TN TP vO
0 V 0V -10V 截止 导通 10 V
10 V 10V 0V 导通 截止 0 V
VTN = 2 V VTP =? 2 V
逻辑图
AL?
逻辑表达式
vi (A)
0
vO(L)
1
逻辑真值表
1
0
)VVV TPTNDD (?＞
P沟道 MOS管输出特性曲线坐标变换输入高电平时的工作情况 输入低电平时的工作情况作图分析：
2,电压 传输特性和电流传输特性
)v(fv IO?电压传输特性
3.CMOS反相器 的工作速度在由于电路具有互补对称的性质，它的开通时间与关闭时间是相等的。平均延迟时间,10 ns。
带电容负载
A B TN1 TP1 TN2 TP2 L
0 0
0 1
1 0
1 1
截止 导通 截止导通 导通导通 导通截止 截止导通截止 截止截止 截止导通 导通
1
1
1
0
与非门
1.CMOS 与 非门
vA
+VDD +10V
TP1
TN1
TP2
TN2
A
B
L
vB
vL
A
B
&
(a)电路结构 (b)工作原理
VTN = 2 V VTP =? 2 V
0V
10V
N输入的与非门的电路?
输入端增加有什么问题?
3.1.5 CMOS 逻辑门或非门
BAL
2.CMOS 或 非门
+VDD +10V
TP1
TN1 TN2
TP2
A
B
L
A B TN1 TP1 TN2 TP2 L
0 0
0 1
1 0
1 1
截止 导通 截止导通 导通导通 导通截止 截止导通截止 截止截止 截止导通 导通
1
0
0
0
A
B
≥1
0V
10V
VTN = 2 V VTP =? 2 V
N输入的或非门的电路的结构?
输入端增加有什么问题?
3,异或门电路
BA?
BABA
XBAL
BABA
BA
=A⊙ B
4.输入保护电路和缓冲电路基本逻辑功能电路基本逻辑功能电路输入保护缓冲电路 输出缓冲电路
v
i
v
o
采用缓冲电路能统一参数，使不同内部逻辑集成逻辑门电路具有相同的输入和输出特性。
（ 1）输入端保护电路,
(1) 0 < vA < VDD + vDF
(2) vA > VDD + vDF
二极管导通电压,vDF
(3) vA <? vDF
当输入电压不在正常电压范围时,二极管导通，限制了电容两端电压的增加,保护了输入电路。
D1,D2截止
D1导通,D2截止
vG = VDD + vDF
D2导通,D1截止 vG =? vDF
RS和 MOS管的栅极电容组成积分网络，使输入信号的过冲电压延迟且衰减后到栅极。
D2 ---分布式二极管 (iD大 )
V D
D
v I
C N
T P
R s
D 2
D 1
T N
C P
v O
BABAL
（ 2） CMOS逻辑门的缓冲电路输入、输出端加了反相器作为缓冲电路，所以电路的逻辑功能也发生了变化。增加了缓冲器后的逻辑功能为与非功能
1.CMOS漏极开路门
(1).CMOS漏极开路门的提出输出短接，在一定情况下会产生低阻通路，大电流有可能导致器件的损毁，并且无法确定输出是高电平还是低电平。
3.1.6 CMOS漏极开路（ OD）门和三态输出门电路
+VDD
TN1 TN2
A
B
+VDD
A
B
01
C
D
R P
V DD
L
A
B
&
&
（ 2） 漏极开路门的结构与逻辑符号
(c) 可以实现线与功能 ; CDAB
CDAB
+VDD
VSS
TP1
TN1
TP2
TN2
A
B
L
A
B
L
电路
A
B
L &
逻辑符号
(b)与非逻辑不变
R
P
V
DD
L
A
B
漏极开路门输出连接
21 PPL
C
D
(a)工作时必须外接电源和电阻 ;
上拉电阻对 OD门动态性能的影响
R P
V
DD
L
A
B
C
D
Rp的值愈小，负载电容的充电时间常数亦愈小，因而开关速度愈快 。
但功耗大,且可能使输出电流超过允许的最大值 IOL(max） 。
电路带电容负载
10
CLRp的值大，可保证输出电流不能超过允许的最大值 IOL(max）,功耗小 。
但负载电容的充电时间常数亦愈大，
开关速度因而愈慢 。
最不利的情况：
只有一个 OD门导通，
1
1
0为保证低电平输出 OD门的 输出电流不能超过允许的最大值
IOL(max)且 VO=VOL(max）,RP不能太小 。
当 VO=VOL
I L ( t o t a l )OL
OLDD
p II
VV
R
( m a x )
( m a x )
( m i n )?
I L ( t o t a l )
p
OLDD
OL IR
VVI
( m i n )
( m a x )
( m a x )?
+V DD
IIL
RP
&
&
&
&
n
…
&
m
&
…
kIIL（ total)
IOL（ max)
当 VO=VOH
+V DD
RP
&
&
&
&
n
…
&
m
&
…
1
1
1
IIH（ total)
I0H（ total)为使得高电平不低于规定的 V
IH的最小值，则 Rp的选择不能过大。
Rp的最大值 Rp(max),
I H ( t ot al )O H ( t o t al )
IHDD
p II
VV
R ( m i n )( m ax )?
2.三态 (TSL)输出门电路
1
T P
T N
V DD
L
A
EN
&
≥ 1
1
EN
A L 1
0
0
1
1
截止导通
111
高阻×0
输出 L输入 A使能 EN
001
1
0
0
截止导通
0
1
截止截止
X
1
逻辑功能：高电平有效的同相逻辑门
01
3.1.7 CMOS传输门 (双向模拟开关 )
1,CMOS传输门电路
T P
v I /v O
T N
v O /v I
C
C
+5 V
5V
电路
v I /v O v
O /v I
C
C
TG
逻辑符号
υI / υO υo/ υI
C
等效电路
2,CMOS传输门电路的工作原理设 TP:|VTP|=2V,TN:VTN=2
V?I的变化范围为－ 5V到 +5V。
5V
+5V
5V到 +5V
GSN< VTN,TN截止
GSP=5V? (-5V到 +5V)=(10到 0)V
开关断开，不能转送信号
GSN= -5V? (－ 5V到 +5V)=(0到 -10)V
GSP>0,TP截止
T P
v I /v O
T N
v O /v I
C
C
+ 5 V
5V
1）当 c=0,c =1时
c=0=-5V,c =1=+5V
C
TP
vO /vIvI /vO
+5V
– 5V
TN
C +5V
5V
GSP=?5V? (－ 3V~+5V)
=?2V~?10V
GSN=5V? (－ 5V~+3V)=(10~2)V
b,?I=?3V~5V
GSN>VTN,TN导通
a,?I=?5V~3V
TN导通,TP导通
GSP > |VT|,TP导通
C,?I=?3V~3V
IO vv?
2）当 c=1,c =0时传输门组成的数据选择器
C=0
TG1导通,TG2断开
L=X
TG2导通,TG1断开
L=Y
C=1
传输门的应用
CMOS逻辑集成器件发展使它的技术参数从总体上来说已经达到或者超过 TTL器件的水平。 CMOS器件的功耗低、扇出数大，
噪声容限大，静态功耗小，动态功耗随频率的增加而增加。
参数系列传输延迟时间
tpd/ns(CL=15p
F)
功耗
(mW)
延时功耗积
(pJ)
4000B 75 1?(1MHz) 105
74HC 10 1.5? (1MHz) 15
74HCT 13 1? (1MHz) 13
BiCMOS 2.9 0.0003~7.5 0.00087~22
3.1.8 CMOS逻辑门电路的技术参数
CMOS门电路各系列的性能比较
3.2 TTL逻辑门
3.2.1 BJT的开关特性
iB?0,iC?0,vO＝ VCE≈VCC,c,e极之间近似于开路,vI=0V时,
iB?0,iC?0,vO＝ VCE≈0.2V,c,e极之间近似于短路,vI=5V时,
iC＝ ICS≈
V
RCCc
很小，约为数百欧，相当于开关闭合可变很大，约为数百千欧，
相当于开关断开
c,e间等效内阻
VCES ≈ 0.2~0.3 VVCE＝ VCC－ iCRcVCEO ≈ VCC管压降且不随 iB增加而增加
ic≈?iBiC ≈ 0集电极电 流发射结和集电结均为正偏发射结正偏，
集电结反偏发射结和集电结均为反偏偏置情况工作特点
iB >iB≈0条件饱 和放 大截 止工作状态
BJT的开关条件
0 < iB <
CSI
CS
I
Q
2
u
i
i
B
e
R
b
b
i
C
( m A ) 直流负载线
V
CC
R
c
0
+ V
CC
i
C
u
o
工作原理电路 输出特性曲线
80 μ A
60 μ A
40 μ A
20 μ A
i
B
=0
0 U
C E S
V
CC
u
CE
( V ) 0 0,5 u BE ( V )
输入特性曲线
i
B
( μ A )
Q
1
Q
R
c
c
＋
－
Rb Rc
+VCC
b c
e
＋
－
截止状态 饱和状态
iB≥IBSui=UIL<0.5V uo=+VCC u
i=UIH uo=0.3V
＋
－
Rb Rc
+VCC
b c
e
＋
－
＋ ＋
－ －0.7V 0.3V
饱和区截止区放大区如何判断三极管工作在何区域呢？
2,BJT的开关时间从截止到导通开通时间 ton(=td+tr)
从导通到截止关闭时间 toff(= ts+tf)
BJT饱和与截止两种状态的相互转换需要一定的时间才能完成。
三极管在理想情况下,
其输出电压 Vo应重现输入 Vi的形状,只是对其有放大和倒相作用。实际中，晶体三极管是有惰性的开关，截止状态和饱和状态之间的转换不能在瞬间完成。
1.晶体三极管从截止向饱和转换的过渡过程由延迟时间
td和上升时间 tr组成。
开启时间 ton=td+tr
延迟时间 td,从输入信号正跃变开始，到集电极电流上升到 0.1ics所需的时间。
产生原因 是发射结结电容的正向充电过程。
td的大小与晶体三极管的结构有关，发射结面积越大，
结电容面积也越大,td越长。
另外，三极管截止深度越大，
td越长。
上升时间 tr为集电极电流 ic从 0.1ics
开始，上升到 0.9ics所需的时间。
产 集电极电流的形成要求电子在基区中有一定的浓度梯度，由于基区中的电子有一个逐渐积累的过程，
不会随 ib跃变而跃变。
tr的大小与管子的结构有关，基区宽度越小,tr越小。外电路方面，
基极正向驱动电流 ib越大，则基区电子浓度分布建立越快,tr越短。
td <<tr,ton≈ tr
2.晶体三极管从饱和向截止转换的过渡过程即晶体三极管的关闭时间
toff,由存储时间 ts与 tf下降时间组成。 t off=ts+tf
存储时间 ts：从输入信号 Vi负跳变瞬间开始，到集电极电流下降至
0.9ics所需的时间。
产生 三极管饱和时 ib>ibs,发射极发射的载流子数目超过了集电极所吸收的载流子数目，超量的电子在基区中大量积累，形成 超量电荷 。
输入信号跃变后，基极电流 ib反向，
使基区存储的电子在反向电流作用下逐渐消散，当超量电荷消散完毕，
晶体三极管由深饱和退至临界饱和过程所需的时间为 存储时间 ts。
下降时间 tf：晶体三极管的集电极电流从 0.9ics开始，下降到 0.1ics所需要的时间。
产生 三极管脱离饱和时，集电结开始由正偏转向反偏，
基区存储电荷开始消散，使集电极电流随之减少，下降至 0。这段下降过程所需的时间就为下降时间 tf。
3.晶体三极管的开启时间 ton
和关闭时间 toff的总和称为三极管的开关时间 。一般为几到几十纳秒量级。
CL的充、放电过程均需经历一定的时间，必然会增加输出电压?O波形的上升时间和下降时间，导致基本的 BJT反相器的开关速度不高。
3.2.2基本 BJT反相器的动态性能若带电容负载故需设计有较快开关速度的实用型 TTL门电路。
输出级
T3,D,T4和 Rc4构成推拉式的输出级。
用于提高开关速度和带负载能力。
中间级 T2和电阻
Rc2,Re2组成，从
T2的集电结和发射极同时输出两个相位相反的信号，作为 T3和 T4输出级的驱动信号；
Rb1
4k W
Rc 2
1.6k W
Rc 4
130 W
T4
DT2T1+
–
vI
T3
+
–
vO负载
Re2
1K W
VCC (5V)
输入级 中间级 输出级
3.2.3 TTL反相器的基本电路
1,电路组成输入级 T1和电阻
Rb1组成。用于提高电路的开关速度
2,TTL反相器的工作原理（逻辑关系、性能改善）
（ 1）当输入为低电平（?I = 0.2 V）
mA 0251
1
B1CC
B1,R
vVi
0 B S 1?I B S 1B1 Ii
T1 深度饱和
V 3,6V 70705
DB E 4B4O
)..(
vvvv
截止 导通 导通截止饱和低电平
T4D4T3T2T1输入高电平输出
T2,T3截止,T4,D导通
（ 2）当输入为高电平（?I = 3.6 V）
T2,T3饱和导通
T1:倒置的放大状态。
T4和 D截止。
使输出为低电平,
vO=vC3=VCES3=0.2V
输入 A 输出 L
0 1
1 0
逻辑真值表逻辑表达式
L = A
饱和截止
T4
低电平截止 截止饱和倒置高电平高电平导通 导通截止饱和低电平输出D4T3T2T1输入
（ 3 ）采用输入级以提高工作速度当 TTL反相器?I由 3.6V变 0.2V的瞬间
T2,T3管的状态变化滞后于 T1管，仍处于导通状态。
T1管 Je正偏,Jc反偏，
T1工作在放大状态。
T1管射极电流（ 1+?1 ）
iB1很快地从 T2的基区抽走多余的存储电荷,从而加速了输出由低电平到高电平的转换。
（ 4）采用推拉式输出级以提高开关速度和带负载能力当?O=0.2V时当输出为低电平时,T4截止，
T3饱和导通，其饱和电流全部用来驱动负载
a)带负载能力当?O=3.6V时
O由低到高电平跳变的瞬间，
CL充电，其时间常数很小使输出波形上升沿陡直。而当
O由高变低后,CL很快放电，
输出波形的下降沿也很好。
T3截止,T4组成的电压跟随器的输出电阻很小，输出高电平稳定，带负载能力也较强。
输出端接负载 电容 CL时,
b)输出级对提高开关速度的作用
1,TTL与非门电路多发射极 BJT
T1e
e
b
c
e
e
b
c
A &
BAL?B
3.2.4 TTL逻辑门电路
TTL与非门 电路的工作原理任一输入端为低电平时,
TTL与非门各级工作状态
I T1 T2 T4 T5?O
输入全为高电平 (3.6V)
倒置使用的放大状态饱和 截止 饱和 低电平
（ 0.2V）
输入有低电平 (0.2V)
深饱和 截止 放大 截止 高电平
（ 3 6 ）
当全部输入端为高电平时：
输出低电平输出高电平
2,TTL或非门若 A,B中有一个为高电平,
若 A,B均为低电平,
T2A和 T2B均将截止，
T3截止。 T4和 D饱和，
输出为高电平。
T2A或 T2B将饱和，
T3饱和,T4截止，
输出为低电平。
BAL逻辑表达式
vOH
vOL
输出为低电平的逻辑门输出级的损坏
3.2.5 集电极开路门和三态门电路
1.集电极开路门 电路
V CC ( 5V )
R b1
4k Ω
R c2
1.6k Ω
R c 4
130 Ω
T 4
A
B
C
T 1 T 2
D
R e2
1k Ω
T 3
V CC ( 5V )
R b1
4k Ω
R c2
1.6k Ω
R c 4
130 Ω
T 4
A
B
C
T 1 T 2
D
R e2
1k Ω
T 3
a） 集电极开路与非门电路
b） 使用时的外电路连接
C） 逻辑功能
L = A B
OC门输出端连接实现线与
V
CC
T
1
R
e2
R
c2
R
c4
R
b1
T
2
T
3
T
4
D A
B
L
V
CC
T
1
R
e2
R
c2
R b1
T
2
T
3
A
B
L
VCC
C
D
R P
V DD
L
A
B
&
&
2,三态与非门 (TSL )
当 CS= 3.6V时
CS 数据输入端 输出端 LA B
1
0 0 1
0 1 1
1 0 1
1 1 0
0
三态与非门真值表当 CS= 0.2V时
CS 数据输入端 输出端 LA B
1
0 0 1
0 1 1
1 0 1
1 1 0
0 × × 高阻高电平使能?
高阻状态与非逻辑
ZL
ABL
CS = 0
____
CS =1
真值表逻辑符号
A
B
CS
& L
EN
特点,功耗低、速度快、驱动力强
3.2.6 BiCMOS门电路
I为高电平,
MN,M1和 T2导通,MP,M2和 T1
截止，输出?O为低电平。
工作原理,
M1的导通,迅速拉走 T1的基区存储电荷 ; M2截止,MN的输出电流全部作为 T2管的驱动电流,M1,
M2加快输出状态的转换
I为低电平,
MP,M2和 T1导通,MN,M1和 T2
截止，输出?O为高电平。
T2基区的存储电荷通过 M2而消散。
M1,M2加快输出状态的转换 电路的开关速度可得到改善
M1截止,MP的输出电流全部作为 T1的驱动电流。
3.5.1 正负逻辑问题
1,正负逻辑的规定
0
1
1
0
正逻辑 负逻辑
3.5 逻辑描述中的几个问题正逻辑体制,将高电平用逻辑 1表示，低电平用逻辑 0表示负逻辑体制,将高电平用逻辑 0表示，低电平用逻辑 1表示
A B L
1 1 0
1 0 0
0 1 0
0 0 1
___与非门
A B L
0 0 1
0 1 1
1 0 1
1 1 0
某电路输入与输出电平表
A B L
L L H
L H H
H L H
H H L
采用正逻辑
___或非门采用负逻辑与非? 或非负逻辑正逻辑
2,正负逻辑等效 变换与? 或非? 非
3.5.2 基本逻辑门电路的等效符号及其应用
1,基本逻辑门电路的等效符号 ABL?
L A B &
B
A
与非门及其等效符号
B
A BAL ≥ 1
系统输入信号中，有的是高电平有效，有的是低电平有效。
低电平有效，输入端加小圆圈；高电平有效，输入端不加小圆圈。
BA
BABAL
B
A L A B ≥ 1
或非门及其等效符号
BAL
&
B
A
&
B
A
B
A ABBAL
≥ 1 L = AB
BABAL
B
A ≥ 1 &
B
A L = A + B
BAABL
BABAL
&
B
A
L
≥ 1
&
B
A
&
B
A
L
≥ 1
&
B
A
&
B
A
L
&
&
B
A
逻辑门等效符号的应用利用逻辑门等效符号，可实现对逻辑电路进行变换，
以简化电路，能减少实现电路的门的种类。
L A B &
B
A
end
RE
&
1
Y 0
Y 1
Y 2
Y 3
Y 4
Y 5
Y 6
Y 7
D 0
D 1
D 2
D 3
D 4
D 5
D 6
D 7
IC
L
EN
AL
G 1
G 2
控制电路
LREAL
0?AL 1?RE
逻辑门等效符号强调低电平有效
L=0
RE
&
L
G 2
AL
&
AL
G 2
L
RE
&
A
L
G 2
L
RE
如 RE,AL都要求高电平有效,EN高电平有效如 RE,AL都要求低电平有效,EN高电平有效如 RE,AL都要求高电平有效,EN低电平有效
1)驱动器件的输出电压必须处在负载器件所要求的输入电压范围,包括高,低电压值 （ 属于电压兼容性的问题 ） 。
在数字电路或系统的设计中，往往将 TTL和 CMOS两种器件混合使用，以满足工作速度或者功耗指标的要求。由于每种器件的电压和电流参数各不相同，因而在这两种器件连接时
，要满足驱动器件和负载器件以下两个条件：
2)驱动器件必须对负载器件提供足够大的拉电流和 灌电流 （属于门电路的扇出数问题）；
3.6.1 各种门电路之间的接口问题
vO vI
驱动门 负载门
11
VOH (min)vO
VOL(max)
vI
VIH (min)
VIL (max)
负载器件所要求的输入电压
VOH(min) ≥ VIH(min)
VOL(max) ≤ VIL(max)
灌电流
IILI
OL
IIL
拉电流
IIHI
OH
IIH
1 0 1 11
…
1
n个
0 1 11 0
…
1
n个对负载器件提供足够大的拉电流和灌电流
IOH(max) ≥ IIH(total)
IOL(max) ≥ IIL(total)
驱动电路必须能为负载电路提供足够的驱动电流驱动电路 负载电路
1、） VOH(min) ≥ VIH(min)
2、） VOL(max) ≤ VIL(max)
4、） IOL(max) ≥ IIL(total)
驱动电路必须能为负载电路提供合乎相应标准的高、低电平
IOH(max) ≥ IIH(total)3、）
2,CMOS门驱动 TTL门
VOH（ min)=4.9V VOL(max) =0.1V
TTL门（ 74系列）,VIH(min) = 2V VIL(max )= 0.8V
IOH（ max)=-0.51mA
IIH（ max)=20?A
VOH(min) ≥ VIH(min)
VOL(max) ≤ VIL(max)
带拉电流负载输出、输入电压带灌电流负载?
T 3
V CC V
DD
T 4
R 1 R 2
R 3
T 1
T 2
CMOS门 (4000系列）：
IOL（ max)=0.51mA
IIL（ max)=-0.4mA，
IOH(max) ≥ IIH(total)
例 用一个 74HC00与非门电路驱动一个 74系列 TTL反相器和六个 74LS系列逻辑门电路。试验算此时的 CMOS
门电路是否过载？
VOH（ min)=3.84V,VOL(max) =0.33V
IOH（ max)=-4mAIOL（ max)=4mA
74HC00：
IIH（ max)=004mA IIL（ max)=1.6mA
74系列：
VIH（ min)=2V,VIL(max) =0.8V
& 1
1
1
…
CMOS门 74系列
74LS系列
74LS系列
IIL（ max)=-0.4mA，IIH（ max)=0.02mA，
VOH(min) ≥ VIH(min)
VOL(max) ≤ VIL(max)
总的输入电流 IIL(total)=1.6mA+6?0.4mA=4mA
灌电流情况拉电流情况
74HC00,IOH(max)=4mA
74系列反相器,IIH(max)=0.04mA
74LS门,IIH(max)=0.02mA
总的输入电流
IIH(total)=0.04mA+6?0.02mA=0.16mA
74HC00,IOL(max)=4mA
74系列反相器,IIL(max)=1.6mA
74LS门,IIL(max)=0.4mA
驱动电路能为负载电路提供足够的驱动电流
& 1
1
1
…
CMOS门 74系列
74LS系列
3,TTL门驱动 CMOS门 (如 74HC ）
VOH(min)=2.7V VIH(min)为 3.5V
TTL（ 74LS ）,CMOS（ 74HC）,
式 2,3,4、都能满足，但式 1 VOH(min) ≥VIH(min)不满足
（ IO,TTL输出级 T3截止管的漏电流））
IHOOH n( IIRVV PDD
1,用门电路直接驱动显示器件
3.6.2 门电路带负载时的接口电路
LED
R
v I 1
D
FOH
I
VVR
D
OLFCC
I
VVVR
门电路的输入为低电平，输出为高电平时,LED发光当输入信号为高电平，输出为低电平时,LED发光 V CC
LED
R
v I
1
解,LED正常发光需要几 mA的电流，并且导通时的压降
VF为 1.6V。根据附录 A查得，当 VCC=5V时,VOL=0.1V，
IOL(max)=4mA，
因此 ID取值不能超过 4mA。限流电阻的最小值为
Ω8 2 5mA4 V10615 )..(R
例 3.6.2 试用 74HC04六个 CMOS反相器中的一个作为接口电路，使门电路的输入为高电平时,LED导通发光。
2,机电性负载接口继电器限流电阻
v I
1
1
用各种数字电路来控制机电性系统的功能,而机电系统所需的工作电压和工作电流比较大。要使这些机电系统正常工作，
必须扩大驱动电路的输出电流以提高带负载能力，而且必要时要实现电平转移。
如果负载所需的电流不特别大，可以将两个反相器并联作为驱动电路，并联后总的最大负载电流略小于单个门最大负载电流的两倍。
如果负载所需的电流比较大，则需要在数字电路的输出端与负载之间接入一个功率驱动器件。
（数字部分）
3 逻辑门电路
3.1 MOS逻辑门电路
3.2 TTL逻辑门电路
*3.3 射极耦合逻辑门电路 （自学）
*3.4 砷化镓逻辑门电路 （自学）
3.5 逻辑描述中的几个问题
3.6 逻辑门电路使用中的几个实际问题
* 3.7 用 VerilogHDL描述逻辑门电路 （自学）
V
I
S
V
cc
V
o
二、数字系统中所用两值逻辑 1和 0,一般用高、
低电平来表示。 在图示电路中,我们利用开关 S获得高、低电平。
VI控制开关 S的断、
通情况。
S断开,VO为高电平；
S接通,VO为低电平。
实际数字电路中使用的 开关 为 晶体二极管、三极管以及场效应管 等电子器件。 首先学习开关器件的开关特性，这是门电路的工作基础。
一、二极管伏安特性
IS----二极管的反向饱和电流； k----玻尔兹曼常数
1.381x10-23J/K； T----热力学温度； v---加到二极管两端的电压； q----电子电荷 1.6x10-19C
二极管的开关特性
)1()1( TV
v
S
kT
qv
S eIeIi
mV
q
kTV
KT
T 26
300
二极管的结温为 27度,T=300K时二、二极管等效电路应 用 于 二极 管 外 电 路电阻 R值与其动态 rD电阻等量级场合应 用于 二 极管电路输入电压
V 正 向 幅 值 与
VON差别不大,
且 R>>rD的场合,
数字电路属于此类应用于二极管电路输入电压 V 正向峰 值
VPP>>VON,且
R>>rD的场合利用二极管的单向导电性，可以连接成一个受外加电压极性控制的开关。如图示：
假定,VIH=VCC,VIL=0
二极管 D的正向电阻为 0,反向电阻为?
（ 在数字电路中,为便于分析,取单一值：
硅管 0.7V,锗管 0.3V）
则当 VI=VIH时,D截止,Vo=VOH=VCC
VI=VLH时,D导通,VO=VOL=0.7V
V
I
S
V
cc
V
o
D
R
导通,
条件,VD>0.7V 特点,相当于 0.7V电压降的闭合开关
截止,
条件,VD<0.7V 特点,相当于完全断开的开关三、二极管开关特性
开通时间,二极管从 截止 转为 正向导通 所需的时间。
反向恢复时间,二极管从 正向导通 转为 截止所需的时间。
四、二极管动态特性 (存储电荷消散时间和结电容 )
1.二极管从正向导通到截止有一个反向恢复过程
在 t1时,vI从 +VF变为 -VR。
理想 情况下,二极管将立刻转为截止,电路中应只有很小的反向电流 。
1.二极管从正向导通到截止有一个反向恢复过程
在 t1时,vI从 +VF变为 -
VR。
实际情况是,D不立刻截止，先由正向的 I变到很大的反向电流 I R= V R/ R L
，维持一段时间 ts，后才开始逐渐下降，再经过 tt
后，下降到一个很小的数值 0.IR 这时二极管才进入反向截止状态。
其原因是由于二极管外加正向电压 V时
,载流子不断扩散而积累的结果 。
2,产生反向恢复过程的原因 ---- 电荷存储效应
P区 势垒区 N区
+
P区中 N区中电子浓度分布 孔穴浓度分布
Ln O Lp
扩散是多子运动还是少子运动？
2,产生反向恢复过程的原因 ---- 电荷存储效应
P区 势垒区 N区
+
P区中 N区中电子浓度分布 孔穴浓度分布
Ln O Lp
例如，空穴由 P区扩散到 N区后，并不是立即与
N区中的电子复合而消失
，而是在一定的路程 L内 (
这段路程 L通常称为扩散长度 )，一方面继续扩散
，一方面与电子复合消失
，这样就会在 L范围内存储一定数量的空穴，并建立起一定空穴浓度分布，
靠近结边缘的浓度最大，
离结越远，浓度越小。正向电流越大，存储的空穴数目越多，浓度分布的梯度也越大。电子扩散到 P
区的情况也类似。
2,产生反向恢复过程的原因 ---- 电荷存储效应
P区 势垒区 N区
+
P区中 N区中电子浓度分布 孔穴浓度分布
Ln O Lp
我们把正向导通时,非平衡少 数载流子积 累的现象叫 做 电荷 存储 效应
。
2,产生反向恢复过程的原因 ---- 电荷存储效应
P区 势垒区 N区
+
P区中 N区中电子浓度分布 孔穴浓度分布
Ln O Lp
当输入电压突然由
+VF 变为 -VR时,P区存储的电子和 N区存储的空穴不会马上消失,但它们将通过下列两个途径逐渐减少,
P区 势垒区 N区
+
2,产生反向恢复过程的原因 ---- 电荷存储效应
P区中 N区中电子浓度分布 孔穴浓度分布
Ln O Lp
当输入电压突然由
+VF 变为 -VR时,P区存储的电子和 N区存储的空穴不会马上消失,但它们将通过下列两个途径逐渐减少,
1.在反向电场作用下 P区电子被拉回 N区
,N区空穴被拉回 P区，形成反向漂移电流 I.
+
2,与多数载流子复合。在这些存储电荷消失之前 PN结仍处于正向偏置，即势垒区仍然很窄
PN结的电阻仍很小，与 R相比可以忽略，所以此时反向电流
IR =( VR+VD)/RL
。
P区 势垒区 N区
+
2,产生反向恢复过程的原因 ---- 电荷存储效应
P区中 N区中电子浓度分布 孔穴浓度分布
Ln O Lp
当输入电压突然由
+VF 变为 -VR时,P区存储的电子和 N区存储的空穴不会马上消失,但它们将通过下列两个途径逐渐减少,
1.在反向电场作用下 P区电子被拉回 N区
,N区空穴被拉回 P区，形成反向漂移电流 I.
+
2,与多数载流子复合。在这些存储电荷消失之前 PN结仍处于正向偏置，即势垒区仍然很窄
PN结的电阻仍很小，与 R相比可以忽略，所以此时反向电流
IR =( VR+VD)/RL
。
一般 VR,VD，即 IR = VR /RL。
在这段期间,IR基本上保持不变，由 VR 和
RL所决定。经过 ts后 P区和 N区所存储的电荷已显著减小，势垒区逐渐变宽，反向电流
IR逐渐减小到正常反向饱和电流的数值，经过时间 tt，二极管转为截止。
1.二极管从正向导通到截止有一个反向恢复过程
反向恢复过程：
D从正向导通转为反向截止的转换过程 。
ts称为存储时间,
tt叫称为渡越时间,
t re = ts + tt。 称为反向恢复时间 。
在 t1时,VI从 +VF变为 -VR。
反向恢复时间 由 PN结动态反向结电容及其反向结电阻和外电路等效电阻形成的时间常数决定。它使二极管的开关速度受到限制。
1,逻辑门,实现基本逻辑运算和复合逻辑运算的单元电路。
2,逻辑门电路的分类二极管门电路三极管门电路
TTL门电路
MOS门电路 PMOS门
CMOS门逻辑门电路分立门电路集成门电路
NMOS门
3.1.1 数字集成电路简介
1.CMOS集成电路,
广泛应用于超大规模、甚大规模集成电路
4000系列 74HC 74HCT 74VHC 74VHCT
速度慢与 TTL不 兼容抗干扰功耗低
74LVC 74VAUC
速度加快与 TTL兼容负载能力强抗干扰功耗低速度两倍于 74HC
与 TTL兼容负载能力强抗干扰功耗低低 (超低 )电压速度更加快与 TTL兼容负载能力强抗干扰功耗低
74系列 74LS系列 74AS系列 74ALS
2.TTL 集成电路,
广泛应用于中大规模集成电路
3.1.1 数字集成电路简介
3.1.2 逻辑门电路的一般特性
1,输入和输出的高、低电平
vO vI
驱动门 G1 负载门 G2
11
输出高电平的下限值
VOH(min)
输入低电平的上限值
VIL(max)
输入高电平的下限值
VIL(min)
输出低电平的上限值
VOH(max)
输出高电平
+VDD
VOH(min)
VOL(max)
0
G1 门 vO 范围
vO
输出低电平输入高电平
VIH(min)
VIL(max)
+VDD
0
G2 门 vI 范围输入低电平
vI
VNH —当前级门输出高电平的最小值时 允许负向噪声电压的最大值 。
负载门输入高电平时的噪声容限：
VNL —当前级门输出低电平的最大值时 允许正向噪声电压的最大值负载门输入低电平时的噪声容限,
2,噪声容限
VNH =VOH(min)－ VIH(min)
VNL =VIL(max)－ VOL(max)
在保证输出电平不变的条件下，输入电平允许波动的范围。它表示门电路的抗干扰能力
1
驱动门
vo
1
负载门
vI
噪声类型参数
74HC
VDD=5
V
74HCT
VDD=5
V
74LVC
VDD=3.3V
74AUC
VDD=1.8V
tPLH或
tPHL(ns) 7 8 2.1 0.9
3.传输延迟时间传输延迟时间是表征门电路开关速度的参数，它说明门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长的时间 。
CMOS电路传输延迟时间
t PHL
输出
50%
90%
50%
10%
tPLH
t
f tr
输入
50%
50%
10%
90%
4,功耗静态功耗：指的是当电路没有状态转换时的功耗，即门电路空载时电源总电流 ID与电源电压 VDD的乘积。
5,延时?功耗积是速度功耗综合性的指标,延时?功耗积,用符号 DP表示扇入数：取决于逻辑门的输入端的个数。
6,扇入与扇出数动态功耗：指的是电路在输出状态转换时的功耗，
对于 TTL门电路来说，静态功耗是主要的。
CMOS电路的静态功耗非常低,CMOS门电路有动态功耗扇出数：是指其在正常工作情况下，所能带同类门电路的最大数目。
)( )(IHOHOH 负载门 驱动门IIN?
（ a)带拉电流负载当负载门的个数增加时，总的拉电流将增加，会引起输出高电压的降低。但不得低于输出高电平的下限值，这就限制了负载门的个数。
)(I
)(IN
负载门驱动门
IH
OH
OH?
高电平 扇出数,
IOH,驱动门的输出端为高电平电流
IIH,负载门的输入电流为 。
(b)带灌电流负载
)(I
)(IN
负载门驱动门
IL
OL
OL?
当负载门的个数增加时，总的灌电流 IOL将增加，同时也将引起输出低电压 VOL的升高。当输出为低电平，并且保证不超过输出低电平的上限值。
IOL,驱动门的输出端为低电平电流
IIL,负载门输入端电流之和电路类型 电源电 压 /V
传输延迟时间
/ns
静态功耗
/mW
功耗－延迟积
/mW-ns
直流噪声容限 输出逻辑摆幅
/VVNL/V VNH/V
TTL
CT54/74 ＋ 5 10 15 150 1.2 2.2 3.5
CT54LS/74LS ＋ 5 7.5 2 15 0.4 0.5 3.5
HTL ＋ 15 85 30 2550 7 7.5 13
ECL
CE10K系列 － 5.2 2 25 50 0.155 0.125 0.8
CE100K系列 － 4.5 0.75 40 30 0.135 0.130 0.8
CMOS
VDD=5V ＋ 5 45 5× 10－ 3 225 × 10－ 3 2.2 3.4 5
VDD=15V ＋ 15 12 15× 10－ 3 180 × 10－ 3 6.5 9.0 15
高速 CMOS ＋ 5 8 1× 10－ 3 8 × 10－ 3 1.0 1.5 5
各类数字集成电路主要性能参数的比较
3.1.3 MOS开关及其等效电路
,MOS管工作在可变电阻区，输出低电平
,MOS管截止,输出高电平当 υI < VT
当 υI > VT
MOS管相当于一个由 vGS控制的无触点开关。
MOS管工作在可变电阻区，
相当于开关“闭合”，
输出为低电平。
MOS管截止，
相当于开关“断开”
输出为低电平。
当输入为低电平时：
当输入为高电平时：
3.1.4 CMOS 反相器
1.工作原理
A L1
+VDD
+10V
D1
S1
vi vO
TN
TP
D2
S2
0V
+10V
vi vGSN vGSP TN TP vO
0 V 0V -10V 截止 导通 10 V
10 V 10V 0V 导通 截止 0 V
VTN = 2 V VTP =? 2 V
逻辑图
AL?
逻辑表达式
vi (A)
0
vO(L)
1
逻辑真值表
1
0
)VVV TPTNDD (?＞
P沟道 MOS管输出特性曲线坐标变换输入高电平时的工作情况 输入低电平时的工作情况作图分析：
2,电压 传输特性和电流传输特性
)v(fv IO?电压传输特性
3.CMOS反相器 的工作速度在由于电路具有互补对称的性质，它的开通时间与关闭时间是相等的。平均延迟时间,10 ns。
带电容负载
A B TN1 TP1 TN2 TP2 L
0 0
0 1
1 0
1 1
截止 导通 截止导通 导通导通 导通截止 截止导通截止 截止截止 截止导通 导通
1
1
1
0
与非门
1.CMOS 与 非门
vA
+VDD +10V
TP1
TN1
TP2
TN2
A
B
L
vB
vL
A
B
&
(a)电路结构 (b)工作原理
VTN = 2 V VTP =? 2 V
0V
10V
N输入的与非门的电路?
输入端增加有什么问题?
3.1.5 CMOS 逻辑门或非门
BAL
2.CMOS 或 非门
+VDD +10V
TP1
TN1 TN2
TP2
A
B
L
A B TN1 TP1 TN2 TP2 L
0 0
0 1
1 0
1 1
截止 导通 截止导通 导通导通 导通截止 截止导通截止 截止截止 截止导通 导通
1
0
0
0
A
B
≥1
0V
10V
VTN = 2 V VTP =? 2 V
N输入的或非门的电路的结构?
输入端增加有什么问题?
3,异或门电路
BA?
BABA
XBAL
BABA
BA
=A⊙ B
4.输入保护电路和缓冲电路基本逻辑功能电路基本逻辑功能电路输入保护缓冲电路 输出缓冲电路
v
i
v
o
采用缓冲电路能统一参数，使不同内部逻辑集成逻辑门电路具有相同的输入和输出特性。
（ 1）输入端保护电路,
(1) 0 < vA < VDD + vDF
(2) vA > VDD + vDF
二极管导通电压,vDF
(3) vA <? vDF
当输入电压不在正常电压范围时,二极管导通，限制了电容两端电压的增加,保护了输入电路。
D1,D2截止
D1导通,D2截止
vG = VDD + vDF
D2导通,D1截止 vG =? vDF
RS和 MOS管的栅极电容组成积分网络，使输入信号的过冲电压延迟且衰减后到栅极。
D2 ---分布式二极管 (iD大 )
V D
D
v I
C N
T P
R s
D 2
D 1
T N
C P
v O
BABAL
（ 2） CMOS逻辑门的缓冲电路输入、输出端加了反相器作为缓冲电路，所以电路的逻辑功能也发生了变化。增加了缓冲器后的逻辑功能为与非功能
1.CMOS漏极开路门
(1).CMOS漏极开路门的提出输出短接，在一定情况下会产生低阻通路，大电流有可能导致器件的损毁，并且无法确定输出是高电平还是低电平。
3.1.6 CMOS漏极开路（ OD）门和三态输出门电路
+VDD
TN1 TN2
A
B
+VDD
A
B
01
C
D
R P
V DD
L
A
B
&
&
（ 2） 漏极开路门的结构与逻辑符号
(c) 可以实现线与功能 ; CDAB
CDAB
+VDD
VSS
TP1
TN1
TP2
TN2
A
B
L
A
B
L
电路
A
B
L &
逻辑符号
(b)与非逻辑不变
R
P
V
DD
L
A
B
漏极开路门输出连接
21 PPL
C
D
(a)工作时必须外接电源和电阻 ;
上拉电阻对 OD门动态性能的影响
R P
V
DD
L
A
B
C
D
Rp的值愈小，负载电容的充电时间常数亦愈小，因而开关速度愈快 。
但功耗大,且可能使输出电流超过允许的最大值 IOL(max） 。
电路带电容负载
10
CLRp的值大，可保证输出电流不能超过允许的最大值 IOL(max）,功耗小 。
但负载电容的充电时间常数亦愈大，
开关速度因而愈慢 。
最不利的情况：
只有一个 OD门导通，
1
1
0为保证低电平输出 OD门的 输出电流不能超过允许的最大值
IOL(max)且 VO=VOL(max）,RP不能太小 。
当 VO=VOL
I L ( t o t a l )OL
OLDD
p II
VV
R
( m a x )
( m a x )
( m i n )?
I L ( t o t a l )
p
OLDD
OL IR
VVI
( m i n )
( m a x )
( m a x )?
+V DD
IIL
RP
&
&
&
&
n
…
&
m
&
…
kIIL（ total)
IOL（ max)
当 VO=VOH
+V DD
RP
&
&
&
&
n
…
&
m
&
…
1
1
1
IIH（ total)
I0H（ total)为使得高电平不低于规定的 V
IH的最小值，则 Rp的选择不能过大。
Rp的最大值 Rp(max),
I H ( t ot al )O H ( t o t al )
IHDD
p II
VV
R ( m i n )( m ax )?
2.三态 (TSL)输出门电路
1
T P
T N
V DD
L
A
EN
&
≥ 1
1
EN
A L 1
0
0
1
1
截止导通
111
高阻×0
输出 L输入 A使能 EN
001
1
0
0
截止导通
0
1
截止截止
X
1
逻辑功能：高电平有效的同相逻辑门
01
3.1.7 CMOS传输门 (双向模拟开关 )
1,CMOS传输门电路
T P
v I /v O
T N
v O /v I
C
C
+5 V
5V
电路
v I /v O v
O /v I
C
C
TG
逻辑符号
υI / υO υo/ υI
C
等效电路
2,CMOS传输门电路的工作原理设 TP:|VTP|=2V,TN:VTN=2
V?I的变化范围为－ 5V到 +5V。
5V
+5V
5V到 +5V
GSN< VTN,TN截止
GSP=5V? (-5V到 +5V)=(10到 0)V
开关断开，不能转送信号
GSN= -5V? (－ 5V到 +5V)=(0到 -10)V
GSP>0,TP截止
T P
v I /v O
T N
v O /v I
C
C
+ 5 V
5V
1）当 c=0,c =1时
c=0=-5V,c =1=+5V
C
TP
vO /vIvI /vO
+5V
– 5V
TN
C +5V
5V
GSP=?5V? (－ 3V~+5V)
=?2V~?10V
GSN=5V? (－ 5V~+3V)=(10~2)V
b,?I=?3V~5V
GSN>VTN,TN导通
a,?I=?5V~3V
TN导通,TP导通
GSP > |VT|,TP导通
C,?I=?3V~3V
IO vv?
2）当 c=1,c =0时传输门组成的数据选择器
C=0
TG1导通,TG2断开
L=X
TG2导通,TG1断开
L=Y
C=1
传输门的应用
CMOS逻辑集成器件发展使它的技术参数从总体上来说已经达到或者超过 TTL器件的水平。 CMOS器件的功耗低、扇出数大，
噪声容限大，静态功耗小，动态功耗随频率的增加而增加。
参数系列传输延迟时间
tpd/ns(CL=15p
F)
功耗
(mW)
延时功耗积
(pJ)
4000B 75 1?(1MHz) 105
74HC 10 1.5? (1MHz) 15
74HCT 13 1? (1MHz) 13
BiCMOS 2.9 0.0003~7.5 0.00087~22
3.1.8 CMOS逻辑门电路的技术参数
CMOS门电路各系列的性能比较
3.2 TTL逻辑门
3.2.1 BJT的开关特性
iB?0,iC?0,vO＝ VCE≈VCC,c,e极之间近似于开路,vI=0V时,
iB?0,iC?0,vO＝ VCE≈0.2V,c,e极之间近似于短路,vI=5V时,
iC＝ ICS≈
V
RCCc
很小，约为数百欧，相当于开关闭合可变很大，约为数百千欧，
相当于开关断开
c,e间等效内阻
VCES ≈ 0.2~0.3 VVCE＝ VCC－ iCRcVCEO ≈ VCC管压降且不随 iB增加而增加
ic≈?iBiC ≈ 0集电极电 流发射结和集电结均为正偏发射结正偏，
集电结反偏发射结和集电结均为反偏偏置情况工作特点
iB >iB≈0条件饱 和放 大截 止工作状态
BJT的开关条件
0 < iB <
CSI
CS
I
Q
2
u
i
i
B
e
R
b
b
i
C
( m A ) 直流负载线
V
CC
R
c
0
+ V
CC
i
C
u
o
工作原理电路 输出特性曲线
80 μ A
60 μ A
40 μ A
20 μ A
i
B
=0
0 U
C E S
V
CC
u
CE
( V ) 0 0,5 u BE ( V )
输入特性曲线
i
B
( μ A )
Q
1
Q
R
c
c
＋
－
Rb Rc
+VCC
b c
e
＋
－
截止状态 饱和状态
iB≥IBSui=UIL<0.5V uo=+VCC u
i=UIH uo=0.3V
＋
－
Rb Rc
+VCC
b c
e
＋
－
＋ ＋
－ －0.7V 0.3V
饱和区截止区放大区如何判断三极管工作在何区域呢？
2,BJT的开关时间从截止到导通开通时间 ton(=td+tr)
从导通到截止关闭时间 toff(= ts+tf)
BJT饱和与截止两种状态的相互转换需要一定的时间才能完成。
三极管在理想情况下,
其输出电压 Vo应重现输入 Vi的形状,只是对其有放大和倒相作用。实际中，晶体三极管是有惰性的开关，截止状态和饱和状态之间的转换不能在瞬间完成。
1.晶体三极管从截止向饱和转换的过渡过程由延迟时间
td和上升时间 tr组成。
开启时间 ton=td+tr
延迟时间 td,从输入信号正跃变开始，到集电极电流上升到 0.1ics所需的时间。
产生原因 是发射结结电容的正向充电过程。
td的大小与晶体三极管的结构有关，发射结面积越大，
结电容面积也越大,td越长。
另外，三极管截止深度越大，
td越长。
上升时间 tr为集电极电流 ic从 0.1ics
开始，上升到 0.9ics所需的时间。
产 集电极电流的形成要求电子在基区中有一定的浓度梯度，由于基区中的电子有一个逐渐积累的过程，
不会随 ib跃变而跃变。
tr的大小与管子的结构有关，基区宽度越小,tr越小。外电路方面，
基极正向驱动电流 ib越大，则基区电子浓度分布建立越快,tr越短。
td <<tr,ton≈ tr
2.晶体三极管从饱和向截止转换的过渡过程即晶体三极管的关闭时间
toff,由存储时间 ts与 tf下降时间组成。 t off=ts+tf
存储时间 ts：从输入信号 Vi负跳变瞬间开始，到集电极电流下降至
0.9ics所需的时间。
产生 三极管饱和时 ib>ibs,发射极发射的载流子数目超过了集电极所吸收的载流子数目，超量的电子在基区中大量积累，形成 超量电荷 。
输入信号跃变后，基极电流 ib反向，
使基区存储的电子在反向电流作用下逐渐消散，当超量电荷消散完毕，
晶体三极管由深饱和退至临界饱和过程所需的时间为 存储时间 ts。
下降时间 tf：晶体三极管的集电极电流从 0.9ics开始，下降到 0.1ics所需要的时间。
产生 三极管脱离饱和时，集电结开始由正偏转向反偏，
基区存储电荷开始消散，使集电极电流随之减少，下降至 0。这段下降过程所需的时间就为下降时间 tf。
3.晶体三极管的开启时间 ton
和关闭时间 toff的总和称为三极管的开关时间 。一般为几到几十纳秒量级。
CL的充、放电过程均需经历一定的时间，必然会增加输出电压?O波形的上升时间和下降时间，导致基本的 BJT反相器的开关速度不高。
3.2.2基本 BJT反相器的动态性能若带电容负载故需设计有较快开关速度的实用型 TTL门电路。
输出级
T3,D,T4和 Rc4构成推拉式的输出级。
用于提高开关速度和带负载能力。
中间级 T2和电阻
Rc2,Re2组成，从
T2的集电结和发射极同时输出两个相位相反的信号，作为 T3和 T4输出级的驱动信号；
Rb1
4k W
Rc 2
1.6k W
Rc 4
130 W
T4
DT2T1+
–
vI
T3
+
–
vO负载
Re2
1K W
VCC (5V)
输入级 中间级 输出级
3.2.3 TTL反相器的基本电路
1,电路组成输入级 T1和电阻
Rb1组成。用于提高电路的开关速度
2,TTL反相器的工作原理（逻辑关系、性能改善）
（ 1）当输入为低电平（?I = 0.2 V）
mA 0251
1
B1CC
B1,R
vVi
0 B S 1?I B S 1B1 Ii
T1 深度饱和
V 3,6V 70705
DB E 4B4O
)..(
vvvv
截止 导通 导通截止饱和低电平
T4D4T3T2T1输入高电平输出
T2,T3截止,T4,D导通
（ 2）当输入为高电平（?I = 3.6 V）
T2,T3饱和导通
T1:倒置的放大状态。
T4和 D截止。
使输出为低电平,
vO=vC3=VCES3=0.2V
输入 A 输出 L
0 1
1 0
逻辑真值表逻辑表达式
L = A
饱和截止
T4
低电平截止 截止饱和倒置高电平高电平导通 导通截止饱和低电平输出D4T3T2T1输入
（ 3 ）采用输入级以提高工作速度当 TTL反相器?I由 3.6V变 0.2V的瞬间
T2,T3管的状态变化滞后于 T1管，仍处于导通状态。
T1管 Je正偏,Jc反偏，
T1工作在放大状态。
T1管射极电流（ 1+?1 ）
iB1很快地从 T2的基区抽走多余的存储电荷,从而加速了输出由低电平到高电平的转换。
（ 4）采用推拉式输出级以提高开关速度和带负载能力当?O=0.2V时当输出为低电平时,T4截止，
T3饱和导通，其饱和电流全部用来驱动负载
a)带负载能力当?O=3.6V时
O由低到高电平跳变的瞬间，
CL充电，其时间常数很小使输出波形上升沿陡直。而当
O由高变低后,CL很快放电，
输出波形的下降沿也很好。
T3截止,T4组成的电压跟随器的输出电阻很小，输出高电平稳定，带负载能力也较强。
输出端接负载 电容 CL时,
b)输出级对提高开关速度的作用
1,TTL与非门电路多发射极 BJT
T1e
e
b
c
e
e
b
c
A &
BAL?B
3.2.4 TTL逻辑门电路
TTL与非门 电路的工作原理任一输入端为低电平时,
TTL与非门各级工作状态
I T1 T2 T4 T5?O
输入全为高电平 (3.6V)
倒置使用的放大状态饱和 截止 饱和 低电平
（ 0.2V）
输入有低电平 (0.2V)
深饱和 截止 放大 截止 高电平
（ 3 6 ）
当全部输入端为高电平时：
输出低电平输出高电平
2,TTL或非门若 A,B中有一个为高电平,
若 A,B均为低电平,
T2A和 T2B均将截止，
T3截止。 T4和 D饱和，
输出为高电平。
T2A或 T2B将饱和，
T3饱和,T4截止，
输出为低电平。
BAL逻辑表达式
vOH
vOL
输出为低电平的逻辑门输出级的损坏
3.2.5 集电极开路门和三态门电路
1.集电极开路门 电路
V CC ( 5V )
R b1
4k Ω
R c2
1.6k Ω
R c 4
130 Ω
T 4
A
B
C
T 1 T 2
D
R e2
1k Ω
T 3
V CC ( 5V )
R b1
4k Ω
R c2
1.6k Ω
R c 4
130 Ω
T 4
A
B
C
T 1 T 2
D
R e2
1k Ω
T 3
a） 集电极开路与非门电路
b） 使用时的外电路连接
C） 逻辑功能
L = A B
OC门输出端连接实现线与
V
CC
T
1
R
e2
R
c2
R
c4
R
b1
T
2
T
3
T
4
D A
B
L
V
CC
T
1
R
e2
R
c2
R b1
T
2
T
3
A
B
L
VCC
C
D
R P
V DD
L
A
B
&
&
2,三态与非门 (TSL )
当 CS= 3.6V时
CS 数据输入端 输出端 LA B
1
0 0 1
0 1 1
1 0 1
1 1 0
0
三态与非门真值表当 CS= 0.2V时
CS 数据输入端 输出端 LA B
1
0 0 1
0 1 1
1 0 1
1 1 0
0 × × 高阻高电平使能?
高阻状态与非逻辑
ZL
ABL
CS = 0
____
CS =1
真值表逻辑符号
A
B
CS
& L
EN
特点,功耗低、速度快、驱动力强
3.2.6 BiCMOS门电路
I为高电平,
MN,M1和 T2导通,MP,M2和 T1
截止，输出?O为低电平。
工作原理,
M1的导通,迅速拉走 T1的基区存储电荷 ; M2截止,MN的输出电流全部作为 T2管的驱动电流,M1,
M2加快输出状态的转换
I为低电平,
MP,M2和 T1导通,MN,M1和 T2
截止，输出?O为高电平。
T2基区的存储电荷通过 M2而消散。
M1,M2加快输出状态的转换 电路的开关速度可得到改善
M1截止,MP的输出电流全部作为 T1的驱动电流。
3.5.1 正负逻辑问题
1,正负逻辑的规定
0
1
1
0
正逻辑 负逻辑
3.5 逻辑描述中的几个问题正逻辑体制,将高电平用逻辑 1表示，低电平用逻辑 0表示负逻辑体制,将高电平用逻辑 0表示，低电平用逻辑 1表示
A B L
1 1 0
1 0 0
0 1 0
0 0 1
___与非门
A B L
0 0 1
0 1 1
1 0 1
1 1 0
某电路输入与输出电平表
A B L
L L H
L H H
H L H
H H L
采用正逻辑
___或非门采用负逻辑与非? 或非负逻辑正逻辑
2,正负逻辑等效 变换与? 或非? 非
3.5.2 基本逻辑门电路的等效符号及其应用
1,基本逻辑门电路的等效符号 ABL?
L A B &
B
A
与非门及其等效符号
B
A BAL ≥ 1
系统输入信号中，有的是高电平有效，有的是低电平有效。
低电平有效，输入端加小圆圈；高电平有效，输入端不加小圆圈。
BA
BABAL
B
A L A B ≥ 1
或非门及其等效符号
BAL
&
B
A
&
B
A
B
A ABBAL
≥ 1 L = AB
BABAL
B
A ≥ 1 &
B
A L = A + B
BAABL
BABAL
&
B
A
L
≥ 1
&
B
A
&
B
A
L
≥ 1
&
B
A
&
B
A
L
&
&
B
A
逻辑门等效符号的应用利用逻辑门等效符号，可实现对逻辑电路进行变换，
以简化电路，能减少实现电路的门的种类。
L A B &
B
A
end
RE
&
1
Y 0
Y 1
Y 2
Y 3
Y 4
Y 5
Y 6
Y 7
D 0
D 1
D 2
D 3
D 4
D 5
D 6
D 7
IC
L
EN
AL
G 1
G 2
控制电路
LREAL
0?AL 1?RE
逻辑门等效符号强调低电平有效
L=0
RE
&
L
G 2
AL
&
AL
G 2
L
RE
&
A
L
G 2
L
RE
如 RE,AL都要求高电平有效,EN高电平有效如 RE,AL都要求低电平有效,EN高电平有效如 RE,AL都要求高电平有效,EN低电平有效
1)驱动器件的输出电压必须处在负载器件所要求的输入电压范围,包括高,低电压值 （ 属于电压兼容性的问题 ） 。
在数字电路或系统的设计中，往往将 TTL和 CMOS两种器件混合使用，以满足工作速度或者功耗指标的要求。由于每种器件的电压和电流参数各不相同，因而在这两种器件连接时
，要满足驱动器件和负载器件以下两个条件：
2)驱动器件必须对负载器件提供足够大的拉电流和 灌电流 （属于门电路的扇出数问题）；
3.6.1 各种门电路之间的接口问题
vO vI
驱动门 负载门
11
VOH (min)vO
VOL(max)
vI
VIH (min)
VIL (max)
负载器件所要求的输入电压
VOH(min) ≥ VIH(min)
VOL(max) ≤ VIL(max)
灌电流
IILI
OL
IIL
拉电流
IIHI
OH
IIH
1 0 1 11
…
1
n个
0 1 11 0
…
1
n个对负载器件提供足够大的拉电流和灌电流
IOH(max) ≥ IIH(total)
IOL(max) ≥ IIL(total)
驱动电路必须能为负载电路提供足够的驱动电流驱动电路 负载电路
1、） VOH(min) ≥ VIH(min)
2、） VOL(max) ≤ VIL(max)
4、） IOL(max) ≥ IIL(total)
驱动电路必须能为负载电路提供合乎相应标准的高、低电平
IOH(max) ≥ IIH(total)3、）
2,CMOS门驱动 TTL门
VOH（ min)=4.9V VOL(max) =0.1V
TTL门（ 74系列）,VIH(min) = 2V VIL(max )= 0.8V
IOH（ max)=-0.51mA
IIH（ max)=20?A
VOH(min) ≥ VIH(min)
VOL(max) ≤ VIL(max)
带拉电流负载输出、输入电压带灌电流负载?
T 3
V CC V
DD
T 4
R 1 R 2
R 3
T 1
T 2
CMOS门 (4000系列）：
IOL（ max)=0.51mA
IIL（ max)=-0.4mA，
IOH(max) ≥ IIH(total)
例 用一个 74HC00与非门电路驱动一个 74系列 TTL反相器和六个 74LS系列逻辑门电路。试验算此时的 CMOS
门电路是否过载？
VOH（ min)=3.84V,VOL(max) =0.33V
IOH（ max)=-4mAIOL（ max)=4mA
74HC00：
IIH（ max)=004mA IIL（ max)=1.6mA
74系列：
VIH（ min)=2V,VIL(max) =0.8V
& 1
1
1
…
CMOS门 74系列
74LS系列
74LS系列
IIL（ max)=-0.4mA，IIH（ max)=0.02mA，
VOH(min) ≥ VIH(min)
VOL(max) ≤ VIL(max)
总的输入电流 IIL(total)=1.6mA+6?0.4mA=4mA
灌电流情况拉电流情况
74HC00,IOH(max)=4mA
74系列反相器,IIH(max)=0.04mA
74LS门,IIH(max)=0.02mA
总的输入电流
IIH(total)=0.04mA+6?0.02mA=0.16mA
74HC00,IOL(max)=4mA
74系列反相器,IIL(max)=1.6mA
74LS门,IIL(max)=0.4mA
驱动电路能为负载电路提供足够的驱动电流
& 1
1
1
…
CMOS门 74系列
74LS系列
3,TTL门驱动 CMOS门 (如 74HC ）
VOH(min)=2.7V VIH(min)为 3.5V
TTL（ 74LS ）,CMOS（ 74HC）,
式 2,3,4、都能满足，但式 1 VOH(min) ≥VIH(min)不满足
（ IO,TTL输出级 T3截止管的漏电流））
IHOOH n( IIRVV PDD
1,用门电路直接驱动显示器件
3.6.2 门电路带负载时的接口电路
LED
R
v I 1
D
FOH
I
VVR
D
OLFCC
I
VVVR
门电路的输入为低电平，输出为高电平时,LED发光当输入信号为高电平，输出为低电平时,LED发光 V CC
LED
R
v I
1
解,LED正常发光需要几 mA的电流，并且导通时的压降
VF为 1.6V。根据附录 A查得，当 VCC=5V时,VOL=0.1V，
IOL(max)=4mA，
因此 ID取值不能超过 4mA。限流电阻的最小值为
Ω8 2 5mA4 V10615 )..(R
例 3.6.2 试用 74HC04六个 CMOS反相器中的一个作为接口电路，使门电路的输入为高电平时,LED导通发光。
2,机电性负载接口继电器限流电阻
v I
1
1
用各种数字电路来控制机电性系统的功能,而机电系统所需的工作电压和工作电流比较大。要使这些机电系统正常工作，
必须扩大驱动电路的输出电流以提高带负载能力，而且必要时要实现电平转移。
如果负载所需的电流不特别大，可以将两个反相器并联作为驱动电路，并联后总的最大负载电流略小于单个门最大负载电流的两倍。
如果负载所需的电流比较大，则需要在数字电路的输出端与负载之间接入一个功率驱动器件。
