,数字电子技术基础,第五版
,数字电子技术基础,（第五版） 教学课件清华大学阎石 王红联系地址：清华大学 自动化系邮政编码,100084
电子信箱,wang_hong@tsinghua.edu.cn
联系电话,(010)62792973
,数字电子技术基础,第五版第六章 时序逻辑电路
,数字电子技术基础,第五版
6.1 概述一、时序逻辑电路的特点
1,功能上,任一时刻的输出不仅取决于该时刻的输入，还与电路原来的状态有关 。
例：串行加法器，两个多位数从低位到高位逐位相加
2,电路结构上
①包含存储电路和组合电路
②存储器状态和输入变量共同决定输出
,数字电子技术基础,第五版二、时序电路的一般结构形式与功能描述方法
,数字电子技术基础,第五版可以用三个方程组来描述：
),(
),,,,,,,(
),,,,,,,(
QXFY
qqqxxxfy
qqqxxxfy
lij
li
输出方程
21211
212111
),(
),,,,,,,(
),,,,,,,(
QXFY
qqqxxxgz
qqqxxxgz
lik
li
驱动方程
21211
212111
),(*
),,,,,,,(
),,,,,,,(*
QZHQ
qqqzzzhq
qqqzzzhq
lill
li
状态方程
2121
212111
,数字电子技术基础,第五版三、时序电路的分类
1,同步时序电路与异步时序电路同步：存储电路中所有触发器的时钟使用统一的 clk,状态变化发生在同一时刻异步：没有统一的 clk,触发器状态的变化有先有后
2,Mealy型和 Moore型
Mealy型：
Moore型,仅取决于电路状态 有关、与)( ),( QFY QXQXFY
,数字电子技术基础,第五版
6.2 时序电路的分析方法
6.2.1 同步时序电路的分析方法分析：找出给定时序电路的逻辑功能即找出在输入和 CLK作用下，电路的次态和输出。
一般步骤：
①从给定电路写出存储电路中每个触发器的驱动方程
（输入的逻辑式），得到整个电路的 驱动方程。
②将驱动方程代入触发器的特性方程，得到 状态方程。
③从给定电路写出 输出方程。
,数字电子技术基础,第五版例：
23213
31212
1321
1
1
QKQQJ
QQKQJ
KQQJ
,
)(,
,)(
.写驱动方程：
323213
231212
1321
2
QQQQQQ
QQQQQQ
QQQQ
QKQJQJK
*
*
)(*
*.,得状态方程：触发器的特性方程（代入
32
3
QQY?
输出方程.
TTL电路
,数字电子技术基础,第五版6.2.2 时序电路的状态转换表、状态转换图、状态机流程图和时序图一、状态转换表
0 0 0 0 0 1 0
0 0 1 0 1 0 0
0 1 0 0 1 1 0
0 1 1 1 0 0 0
1 0 0 1 0 1 0
1 0 1 1 1 0 0
1 1 0 0 0 0 1
1 1 1 0 0 0 1
YQQQQQQ *** 123123
0 0 0 0 0
1 0 0 1 0
2 0 1 0 0
3 0 1 1 0
4 1 0 0 0
5 1 0 1 0
6 1 1 0 1
7 0 0 0 0
0 1 1 1 1
1 0 0 0 0
YQQQCL K 123
323213
231212
1321
QQQQQQ
QQQQQQ
QQQQ
*
*
)(*
32QQY?
,数字电子技术基础,第五版二、状态转换图
,数字电子技术基础,第五版三、状态机流程图（ State Machine Chart）
,数字电子技术基础,第五版四、时序图
,数字电子技术基础,第五版例：
212
111
QQAD
QD驱动方程：)(
212
112
QQAQ
DQ
*
*)( 状态方程：
21212121
3
QQAQQAQQAQQAY ])()[(
)( 输出方程：
,数字电子技术基础,第五版
（ 4）列状态转换表：
（ 5）状态转换图
00 01 10 11
0 01/0 10/0 11/0 00/1
1 11/1 00/0 01/0 10/0
A
YQQ ** 12 12QQ
,数字电子技术基础,第五版
*6.2.3 异步时序逻辑电路的分析方法各触发器的时钟不同时发生例：
TTL电路
1131 c lkQQQ*
222 c lkQQ*
,数字电子技术基础,第五版
6.3 若干常用的时序逻辑电路
6.3.1 寄存器和移位寄存器一、寄存器
① 用于寄存一组二值代码,N位寄存器由 N个触发器组成，
可存放一组 N位二值代码。
②只要求其中每个触发器可置 1，置 0。
例 1：
改变随高电平期间 DQcl k
LS 7574
,数字电子技术基础,第五版例：用维 -阻触发器结构的 74HC175
功能。有异步置状态无关，存入，与此前后的时，将
0
1 7 574
30 DDDC L K
HC
~?
,数字电子技术基础,第五版二、移位寄存器（代码在寄存器中左 /右移动）
具有存储 + 移位功能翻转一级触发器原来的状态到达时，各触发器按前所以触发器有延迟时间因为
C L K
t pd
位数据依次右移 1
,数字电子技术基础,第五版数据运算并代码转换，串应用：
,数字电子技术基础,第五版器件实例,74LS 194A,左 /右移，并行输入，保持，异步置零等 功能
,数字电子技术基础,第五版
1S
0S
1S?
0S?
11
11
1012010011011
Q
QQ
Q
SQ
SR
DSSQSSQSSQSSS
*
的工作状态就可以选择通过控制
194
01 SS
R’D S1 S0 工作状态
0 X X 置零
1 0 0 保持
1 0 1 右移
1 1 0 左移
1 1 1 并行输入
2D
,数字电子技术基础,第五版扩展应用（ 4位 8位）
,数字电子技术基础,第五版
6.3.2 计数器
用于计数、分频、定时、产生节拍脉冲等
分类：按时钟分，同步、异步按计数过程中数字增减分，加、减和可逆按计数器中的数字编码分，二进制、二 -十进制和循环码 …
按计数容量分，十进制，六十进制 …
,数字电子技术基础,第五版一、同步计数器
1,同步二进制计数器
①同步二进制加法计数器原理：根据二进制加法运算规则可知：在多位二进制数末位加 1，若第 i位以下皆为 1时，则第 i位应翻转。
由此得出规律，若用 T触发器构成计数器，则第 i位触发器输入端 Ti的逻辑式应为：
10
021
T
QQQT iii,,,
,数字电子技术基础,第五版
,数字电子技术基础,第五版器件实例,74161
工作状态
X 0 X X X 置 0（异步）
1 0 X X 预置数（同步）
X 1 1 0 1 保持（包括 C）
X 1 1 X 0 保持（ C=0）
1 1 1 1 计数
ETEPDLRC L K D
,数字电子技术基础,第五版
② 同步二进制减法计数器原理：根据二进制减法运算规则可知：在多位二进制数末位减 1，若第 i位以下皆为 0时，则第 i位应翻转。
由此得出规律，若用 T触发器构成计数器，则第 i位触发器输入端 Ti的逻辑式应为：
10
021
T
QQQT iii,,,
,数字电子技术基础,第五版
③ 同步加减计数器加 /减计数器加 /减 计数结果加 /减计数器 计数结果两种解决方案
,数字电子技术基础,第五版
a.单时钟方式加 /减脉冲用同一输入端，
由加 /减控制线的高低电平决定加 /减器件实例,74LS191（用 T触发器）
工作状态
X 1 1 X 保持
X X 0 X 预置数 (异步 )
0 1 0 加计数
0 1 1 减计数
DUDLSC L K I
10
1
0
1
0
T
QDUQDUT
i
j
j
i
j
ji )()(
,数字电子技术基础,第五版b.双时钟方式器件实例,74LS193（采用 T’触发器，即 T=1）
DU
i
j
jD
i
j
jUi
C L KC L KC L K
QC L KQC L KC L K
0
1
0
1
0
01012 QQC L KQQC L KC L K DU
,数字电子技术基础,第五版
2,同步十进制计数器
①加法计数器基本原理：在四位二进制计数器基础上修改，当计到
1001时，则下一个
CLK电路状态回到
0000。
10?T
3001 QQQT
212 QQT?
030120123 QQQQQQQQT
,数字电子技术基础,第五版能自启动
,数字电子技术基础,第五版器件实例,74 160
工作状态
X 0 X X X 置 0（异步）
1 0 X X 预置数（同步）
X 1 1 0 1 保持（包括 C）
X 1 1 X 0 保持（ C=0）
1 1 1 1 计数
ETEPDLRC L K D
,数字电子技术基础,第五版
② 减法计数器基本原理：对二进制减法计数器进行修改，在 0000
时减,1”后跳变为 1001，然后按二进制减法计数就行了。
10?T
)( 123001 QQQQQT
)( 32101012 QQQQQQQT
0123 QQQT?
,数字电子技术基础,第五版能自启动
,数字电子技术基础,第五版
③ 十进制可逆计数器基本原理一致，电路只用到 0000~1001的十个状态实例器件单时钟,74190,168
双时钟,74192
,数字电子技术基础,第五版二,异步计数器
1,二进制计数器
①异步二进制加法计数器在末位 +1时，从低位到高位逐位进位方式工作。
原则：每 1位从,1”
变,0”时，向高位发出进位，使高位翻转
,数字电子技术基础,第五版
② 异步二进制减法计数器在末位 -1时，从低位到高位逐位借位方式工作。
原则：每 1位从,0”
变,1”时，向高位发出进位，使高位翻转
,数字电子技术基础,第五版
2、异步十进制加法计数器原理：
在 4位二进制异步加法计数器上修改而成，
要跳过
1010 ~ 1111这六个状态
1 2 3 4 5 6 7 8 9 10
J=0 J=1 J=0
J=K=1
J=1 J=0
,数字电子技术基础,第五版器件实例：二－五－ 十进制 异步计数器 74LS290
,数字电子技术基础,第五版三、任意进制计数器的构成方法用已有的 N进制芯片，组成 M进制计数器，是常用的方法。
N进制 M进制
MN
MN
,数字电子技术基础,第五版
1,N > M
原理：计数循环过程中设法跳过 N－ M个状态。
具体方法：置零法 置数法
同步置零法异步置零法
同步预置数法异步预置数法
,数字电子技术基础,第五版例：将十进制的 74160接成六进制计数器异步置零法工作状态
X 0 X X X 置 0（异步）
1 0 X X 预置数（同步）
X 1 1 0 1 保持（包括 C）
X 1 1 X 0 保持（ C=0）
1 1 1 1 计数
ETEPDLRC L K D
,数字电子技术基础,第五版例：将十进制的 74160接成六进制计数器异步置零法
,数字电子技术基础,第五版信号作用时间短缺点：置 0
,数字电子技术基础,第五版置数法
(a)置入 0000
(b)置入 1001
,数字电子技术基础,第五版
2,N < M
① M=N1× N2
先用前面的方法分别接成 N1和 N2两个计数器。
N1和 N2间的连接有两种方式：
a.并行进位方式：用同一个 CLK，低位片的进位输出作为高位片的计数控制信号（如 74160的 EP和 ET）
b.串行进位方式：低位片的进位输出作为高位片的 CLK，两片始终同时处于计数状态
,数字电子技术基础,第五版例：用 74160接成一百进制工作状态
X 0 X X X 置 0（异步）
1 0 X X 预置数（同步）
X 1 1 0 1 保持（包括 C）
X 1 1 X 0 保持（ C=0）
1 1 1 1 计数
ETEPDLRC L K D
,数字电子技术基础,第五版例：用两片 74160接成一百进制计数器并行进位法串行进位法
,数字电子技术基础,第五版
② M不可分解采用整体置零和整体置数法：
先用两片 接成 M’> M 的计数器然后再采用置零或置数的方法
,数字电子技术基础,第五版例：用 74160接成二十九进制工作状态
X 0 X X X 置 0（异步）
1 0 X X 预置数（同步）
X 1 1 0 1 保持（包括 C）
X 1 1 X 0 保持（ C=0）
1 1 1 1 计数
ETEPDLRC L K D
,数字电子技术基础,第五版例：用 74160接成二十九进制整体置零
（异步）
整体置数
（同步）
,数字电子技术基础,第五版四、移位寄存器型计数器
1,环形计数器
,数字电子技术基础,第五版
2,扭环形计数器
,数字电子技术基础,第五版五、计数器应用实例例 1，计数器 +译码器 → 顺序节拍脉冲发生器
,数字电子技术基础,第五版例 2，计数器 +数据选择器 → 序列脉冲发生器发生的序列,00010111
,数字电子技术基础,第五版
6.4 时序逻辑电路的设计方法
6.4.1 同步时序逻辑电路的设计方法设计的一般步骤一、逻辑抽象，求出状态转换图或状态转换表
1,确定输入 /输出变量、电路状态数。
2,定义输入 /输出逻辑状态以及每个电路状态的含意，并对电路状态进行编号。
3,按设计要求列出状态转换表，或画出状态转换图。
二、状态化简若两个状态在相同的输入下有相同的输出，并转换到同一个次态，则称为等价状态；等价状态可以合并。
,数字电子技术基础,第五版三、状态分配（编码）
1,确定触发器数目。
2,给每个状态规定一个代码。
（通常编码的取法、排列顺序都依照一定的规律）
四、选定触发器类型求出状态方程，驱动方程，输出方程。
五、画出逻辑图六、检查自启动
,数字电子技术基础,第五版例：设计一个串行数据检测器，要求在连续输入三个或三个以上,1”时输出为 1，其余情况下输出为 0。
一、抽象、画出状态转换图 二、状态化简用 X（ 1位）表示输入数据用 Y（ 1位）表示输出（检测结果）
,数字电子技术基础,第五版三、状态分配取 n=2，令 的 00,01,10为则,01QQ 210 SSS,、
011 XQXQQ* 010 QQXQ* 1XQY?
,数字电子技术基础,第五版四、选用 JK触发器，求方程组五、画逻辑图 110
11011
QXQXQ
QQXQXQQ
)()(
)(*
001
010
1 QQQX
QQXQ
)(
*
011 XQXQQ* 010 QQXQ* 1XQY?
,数字电子技术基础,第五版
六、检查电路能否自启动
将状态,11” 代入状态方程和输出方程，分别求 X=0/1下的次态和现态下的输出，得到：
1101
0000
01
01
YQQX
YQQX
，时，
，时，
**
**
能自启动
,数字电子技术基础,第五版
6.6用 multisim分析时序逻辑电路例,分析下图的计数器电路。求电路的时序图,说明这是几进制的计数器。
,数字电子技术基础,第五版
,数字电子技术基础,第五版
,数字电子技术基础,（第五版） 教学课件清华大学阎石 王红联系地址：清华大学 自动化系邮政编码,100084
电子信箱,wang_hong@tsinghua.edu.cn
联系电话,(010)62792973
,数字电子技术基础,第五版第六章 时序逻辑电路
,数字电子技术基础,第五版
6.1 概述一、时序逻辑电路的特点
1,功能上,任一时刻的输出不仅取决于该时刻的输入，还与电路原来的状态有关 。
例：串行加法器，两个多位数从低位到高位逐位相加
2,电路结构上
①包含存储电路和组合电路
②存储器状态和输入变量共同决定输出
,数字电子技术基础,第五版二、时序电路的一般结构形式与功能描述方法
,数字电子技术基础,第五版可以用三个方程组来描述：
),(
),,,,,,,(
),,,,,,,(
QXFY
qqqxxxfy
qqqxxxfy
lij
li
输出方程
21211
212111
),(
),,,,,,,(
),,,,,,,(
QXFY
qqqxxxgz
qqqxxxgz
lik
li
驱动方程
21211
212111
),(*
),,,,,,,(
),,,,,,,(*
QZHQ
qqqzzzhq
qqqzzzhq
lill
li
状态方程
2121
212111
,数字电子技术基础,第五版三、时序电路的分类
1,同步时序电路与异步时序电路同步：存储电路中所有触发器的时钟使用统一的 clk,状态变化发生在同一时刻异步：没有统一的 clk,触发器状态的变化有先有后
2,Mealy型和 Moore型
Mealy型：
Moore型,仅取决于电路状态 有关、与)( ),( QFY QXQXFY
,数字电子技术基础,第五版
6.2 时序电路的分析方法
6.2.1 同步时序电路的分析方法分析：找出给定时序电路的逻辑功能即找出在输入和 CLK作用下，电路的次态和输出。
一般步骤：
①从给定电路写出存储电路中每个触发器的驱动方程
（输入的逻辑式），得到整个电路的 驱动方程。
②将驱动方程代入触发器的特性方程，得到 状态方程。
③从给定电路写出 输出方程。
,数字电子技术基础,第五版例：
23213
31212
1321
1
1
QKQQJ
QQKQJ
KQQJ
,
)(,
,)(
.写驱动方程：
323213
231212
1321
2
QQQQQQ
QQQQQQ
QQQQ
QKQJQJK
*
*
)(*
*.,得状态方程：触发器的特性方程（代入
32
3
QQY?
输出方程.
TTL电路
,数字电子技术基础,第五版6.2.2 时序电路的状态转换表、状态转换图、状态机流程图和时序图一、状态转换表
0 0 0 0 0 1 0
0 0 1 0 1 0 0
0 1 0 0 1 1 0
0 1 1 1 0 0 0
1 0 0 1 0 1 0
1 0 1 1 1 0 0
1 1 0 0 0 0 1
1 1 1 0 0 0 1
YQQQQQQ *** 123123
0 0 0 0 0
1 0 0 1 0
2 0 1 0 0
3 0 1 1 0
4 1 0 0 0
5 1 0 1 0
6 1 1 0 1
7 0 0 0 0
0 1 1 1 1
1 0 0 0 0
YQQQCL K 123
323213
231212
1321
QQQQQQ
QQQQQQ
QQQQ
*
*
)(*
32QQY?
,数字电子技术基础,第五版二、状态转换图
,数字电子技术基础,第五版三、状态机流程图（ State Machine Chart）
,数字电子技术基础,第五版四、时序图
,数字电子技术基础,第五版例：
212
111
QQAD
QD驱动方程：)(
212
112
QQAQ
DQ
*
*)( 状态方程：
21212121
3
QQAQQAQQAQQAY ])()[(
)( 输出方程：
,数字电子技术基础,第五版
（ 4）列状态转换表：
（ 5）状态转换图
00 01 10 11
0 01/0 10/0 11/0 00/1
1 11/1 00/0 01/0 10/0
A
YQQ ** 12 12QQ
,数字电子技术基础,第五版
*6.2.3 异步时序逻辑电路的分析方法各触发器的时钟不同时发生例：
TTL电路
1131 c lkQQQ*
222 c lkQQ*
,数字电子技术基础,第五版
6.3 若干常用的时序逻辑电路
6.3.1 寄存器和移位寄存器一、寄存器
① 用于寄存一组二值代码,N位寄存器由 N个触发器组成，
可存放一组 N位二值代码。
②只要求其中每个触发器可置 1，置 0。
例 1：
改变随高电平期间 DQcl k
LS 7574
,数字电子技术基础,第五版例：用维 -阻触发器结构的 74HC175
功能。有异步置状态无关，存入，与此前后的时，将
0
1 7 574
30 DDDC L K
HC
~?
,数字电子技术基础,第五版二、移位寄存器（代码在寄存器中左 /右移动）
具有存储 + 移位功能翻转一级触发器原来的状态到达时，各触发器按前所以触发器有延迟时间因为
C L K
t pd
位数据依次右移 1
,数字电子技术基础,第五版数据运算并代码转换，串应用：
,数字电子技术基础,第五版器件实例,74LS 194A,左 /右移，并行输入，保持，异步置零等 功能
,数字电子技术基础,第五版
1S
0S
1S?
0S?
11
11
1012010011011
Q
Q
SQ
SR
DSSQSSQSSQSSS
*
的工作状态就可以选择通过控制
194
01 SS
R’D S1 S0 工作状态
0 X X 置零
1 0 0 保持
1 0 1 右移
1 1 0 左移
1 1 1 并行输入
2D
,数字电子技术基础,第五版扩展应用（ 4位 8位）
,数字电子技术基础,第五版
6.3.2 计数器
用于计数、分频、定时、产生节拍脉冲等
分类：按时钟分，同步、异步按计数过程中数字增减分，加、减和可逆按计数器中的数字编码分，二进制、二 -十进制和循环码 …
按计数容量分，十进制，六十进制 …
,数字电子技术基础,第五版一、同步计数器
1,同步二进制计数器
①同步二进制加法计数器原理：根据二进制加法运算规则可知：在多位二进制数末位加 1，若第 i位以下皆为 1时，则第 i位应翻转。
由此得出规律，若用 T触发器构成计数器，则第 i位触发器输入端 Ti的逻辑式应为：
10
021
T
QQQT iii,,,
,数字电子技术基础,第五版
,数字电子技术基础,第五版器件实例,74161
工作状态
X 0 X X X 置 0（异步）
1 0 X X 预置数（同步）
X 1 1 0 1 保持（包括 C）
X 1 1 X 0 保持（ C=0）
1 1 1 1 计数
ETEPDLRC L K D
,数字电子技术基础,第五版
② 同步二进制减法计数器原理：根据二进制减法运算规则可知：在多位二进制数末位减 1，若第 i位以下皆为 0时，则第 i位应翻转。
由此得出规律，若用 T触发器构成计数器，则第 i位触发器输入端 Ti的逻辑式应为：
10
021
T
QQQT iii,,,
,数字电子技术基础,第五版
③ 同步加减计数器加 /减计数器加 /减 计数结果加 /减计数器 计数结果两种解决方案
,数字电子技术基础,第五版
a.单时钟方式加 /减脉冲用同一输入端，
由加 /减控制线的高低电平决定加 /减器件实例,74LS191（用 T触发器）
工作状态
X 1 1 X 保持
X X 0 X 预置数 (异步 )
0 1 0 加计数
0 1 1 减计数
DUDLSC L K I
10
1
0
1
0
T
QDUQDUT
i
j
j
i
j
ji )()(
,数字电子技术基础,第五版b.双时钟方式器件实例,74LS193（采用 T’触发器，即 T=1）
DU
i
j
jD
i
j
jUi
C L KC L KC L K
QC L KQC L KC L K
0
1
0
1
0
01012 QQC L KQQC L KC L K DU
,数字电子技术基础,第五版
2,同步十进制计数器
①加法计数器基本原理：在四位二进制计数器基础上修改，当计到
1001时，则下一个
CLK电路状态回到
0000。
10?T
3001 QQQT
212 QQT?
030120123 QQQQQQQQT
,数字电子技术基础,第五版能自启动
,数字电子技术基础,第五版器件实例,74 160
工作状态
X 0 X X X 置 0（异步）
1 0 X X 预置数（同步）
X 1 1 0 1 保持（包括 C）
X 1 1 X 0 保持（ C=0）
1 1 1 1 计数
ETEPDLRC L K D
,数字电子技术基础,第五版
② 减法计数器基本原理：对二进制减法计数器进行修改，在 0000
时减,1”后跳变为 1001，然后按二进制减法计数就行了。
10?T
)( 123001 QQQQQT
)( 32101012 QQQQQQQT
0123 QQQT?
,数字电子技术基础,第五版能自启动
,数字电子技术基础,第五版
③ 十进制可逆计数器基本原理一致，电路只用到 0000~1001的十个状态实例器件单时钟,74190,168
双时钟,74192
,数字电子技术基础,第五版二,异步计数器
1,二进制计数器
①异步二进制加法计数器在末位 +1时，从低位到高位逐位进位方式工作。
原则：每 1位从,1”
变,0”时，向高位发出进位，使高位翻转
,数字电子技术基础,第五版
② 异步二进制减法计数器在末位 -1时，从低位到高位逐位借位方式工作。
原则：每 1位从,0”
变,1”时，向高位发出进位，使高位翻转
,数字电子技术基础,第五版
2、异步十进制加法计数器原理：
在 4位二进制异步加法计数器上修改而成，
要跳过
1010 ~ 1111这六个状态
1 2 3 4 5 6 7 8 9 10
J=0 J=1 J=0
J=K=1
J=1 J=0
,数字电子技术基础,第五版器件实例：二－五－ 十进制 异步计数器 74LS290
,数字电子技术基础,第五版三、任意进制计数器的构成方法用已有的 N进制芯片，组成 M进制计数器，是常用的方法。
N进制 M进制
MN
MN
,数字电子技术基础,第五版
1,N > M
原理：计数循环过程中设法跳过 N－ M个状态。
具体方法：置零法 置数法
同步置零法异步置零法
同步预置数法异步预置数法
,数字电子技术基础,第五版例：将十进制的 74160接成六进制计数器异步置零法工作状态
X 0 X X X 置 0（异步）
1 0 X X 预置数（同步）
X 1 1 0 1 保持（包括 C）
X 1 1 X 0 保持（ C=0）
1 1 1 1 计数
ETEPDLRC L K D
,数字电子技术基础,第五版例：将十进制的 74160接成六进制计数器异步置零法
,数字电子技术基础,第五版信号作用时间短缺点：置 0
,数字电子技术基础,第五版置数法
(a)置入 0000
(b)置入 1001
,数字电子技术基础,第五版
2,N < M
① M=N1× N2
先用前面的方法分别接成 N1和 N2两个计数器。
N1和 N2间的连接有两种方式：
a.并行进位方式：用同一个 CLK，低位片的进位输出作为高位片的计数控制信号（如 74160的 EP和 ET）
b.串行进位方式：低位片的进位输出作为高位片的 CLK，两片始终同时处于计数状态
,数字电子技术基础,第五版例：用 74160接成一百进制工作状态
X 0 X X X 置 0（异步）
1 0 X X 预置数（同步）
X 1 1 0 1 保持（包括 C）
X 1 1 X 0 保持（ C=0）
1 1 1 1 计数
ETEPDLRC L K D
,数字电子技术基础,第五版例：用两片 74160接成一百进制计数器并行进位法串行进位法
,数字电子技术基础,第五版
② M不可分解采用整体置零和整体置数法：
先用两片 接成 M’> M 的计数器然后再采用置零或置数的方法
,数字电子技术基础,第五版例：用 74160接成二十九进制工作状态
X 0 X X X 置 0（异步）
1 0 X X 预置数（同步）
X 1 1 0 1 保持（包括 C）
X 1 1 X 0 保持（ C=0）
1 1 1 1 计数
ETEPDLRC L K D
,数字电子技术基础,第五版例：用 74160接成二十九进制整体置零
（异步）
整体置数
（同步）
,数字电子技术基础,第五版四、移位寄存器型计数器
1,环形计数器
,数字电子技术基础,第五版
2,扭环形计数器
,数字电子技术基础,第五版五、计数器应用实例例 1，计数器 +译码器 → 顺序节拍脉冲发生器
,数字电子技术基础,第五版例 2，计数器 +数据选择器 → 序列脉冲发生器发生的序列,00010111
,数字电子技术基础,第五版
6.4 时序逻辑电路的设计方法
6.4.1 同步时序逻辑电路的设计方法设计的一般步骤一、逻辑抽象，求出状态转换图或状态转换表
1,确定输入 /输出变量、电路状态数。
2,定义输入 /输出逻辑状态以及每个电路状态的含意，并对电路状态进行编号。
3,按设计要求列出状态转换表，或画出状态转换图。
二、状态化简若两个状态在相同的输入下有相同的输出，并转换到同一个次态，则称为等价状态；等价状态可以合并。
,数字电子技术基础,第五版三、状态分配（编码）
1,确定触发器数目。
2,给每个状态规定一个代码。
（通常编码的取法、排列顺序都依照一定的规律）
四、选定触发器类型求出状态方程，驱动方程，输出方程。
五、画出逻辑图六、检查自启动
,数字电子技术基础,第五版例：设计一个串行数据检测器，要求在连续输入三个或三个以上,1”时输出为 1，其余情况下输出为 0。
一、抽象、画出状态转换图 二、状态化简用 X（ 1位）表示输入数据用 Y（ 1位）表示输出（检测结果）
,数字电子技术基础,第五版三、状态分配取 n=2，令 的 00,01,10为则,01QQ 210 SSS,、
011 XQXQQ* 010 QQXQ* 1XQY?
,数字电子技术基础,第五版四、选用 JK触发器，求方程组五、画逻辑图 110
11011
QXQXQ
QQXQXQQ
)()(
)(*
001
010
1 QQQX
QQXQ
)(
*
011 XQXQQ* 010 QQXQ* 1XQY?
,数字电子技术基础,第五版
六、检查电路能否自启动
将状态,11” 代入状态方程和输出方程，分别求 X=0/1下的次态和现态下的输出，得到：
1101
0000
01
01
YQQX
YQQX
，时，
，时，
**
**
能自启动
,数字电子技术基础,第五版
6.6用 multisim分析时序逻辑电路例,分析下图的计数器电路。求电路的时序图,说明这是几进制的计数器。
,数字电子技术基础,第五版
,数字电子技术基础,第五版
