第 7章 锁相技术及频率合成
7.1 锁相环路
7.2 集成锁相环路和锁相环路的应用
7.3 频率合成原理
7.4 实训：锁相环路性能测试第 7章 锁相技术及频率合成第 7章 锁相技术及频率合成
7.1 锁相环路
7.1.1 锁相环路的基本工作原理锁相环路基本组成框图如图 7.1所示 。 锁相环路是由鉴相器 (PD),环路滤波器 （ LF） 和压控振荡器
（ VCO） 三个基本部件构成的闭合环路 。
第 7章 锁相技术及频率合成图 7.1 锁相环路基本组成方框图参考晶体振荡器鉴相器
PD
u i ( t ) 环路滤波器
LF
压控振荡器
V C O
u d ( t ) u c ( t )
u o ( t )
u o ( t )
o
输出
o? i
第 7章 锁相技术及频率合成图 7.2 两个信号的频率和相位之间的关系
iu
i
( a )
o
u o
o
＝?
i
1
i
1
u i
( b )
u o? o
o
第 7章 锁相技术及频率合成
7.1.2 锁相环路的数学模型
1,鉴相器在锁相环路中,鉴相器是一个相位比较装置,用来检测输入信号电压 ui(t)和输出信号电压 uo(t)之间的相位差,并产生相应的输出电压 ud(t)。
设压控振荡器的输出电压 uo(t)为
uo(t)=Uomcos［ ωrt+φo(t)］ (7― 1)
设环路输入电压 ui(t)为
ui(t)=Uimsin［ ωit+φi(t)］ (7― 2)
第 7章 锁相技术及频率合成在同频率上对两个信号的相位进行比较,可得输入信号 ui(t)的总相位
ωit+φi(t)=ωrt+(ωi-ωr)t+φi(t)
=ωrt+Δωit+φi(t)
=ωrt+φi(t) (7― 3)
图 7.3 乘法器鉴相
L P F×
u
i
( t ) A
u
o
( t )
u
d
( t )Au
i
( t ) u
o
( t )
第 7章 锁相技术及频率合成将式 (7― 3)代入式 (7― 2)中,得
ui(t)=Uimsin［ ωrt+φi(t)］ (7― 4)
Aui(t)uo(t)=1/2AUimUomsin［ 2ωrt+φi(t)+φo(t)］
+1/2AUimUomsin［ φi(t)-φo(t)］ (7― 5)
经过低通滤波器 （ LPF） 滤除 2ωr成分之后,得到鉴相器输出的有效分量为
ud(t)=1/2AUimUomsin［ φi(t)-φo(t)］
=Adsinφe(t) (7― 6)
第 7章 锁相技术及频率合成图 7.4 正弦鉴相器的鉴相特性及其电路模型
A
d
s i n?
e
( t )＋
1
( t )?
e
( t )
o
( t )
u
d
( t )
2
π
2
π
－
e
( t )
u
d
A
d
( a ) ( b )
第 7章 锁相技术及频率合成
2,压控振荡器压控振荡器是一个电压 -频率变换装置,在环路中作为被控振荡器,它的振荡频率应随输入控制电压 uc(t)线性地变化,可用线性方程来表示,即
ωo(t)=ωr(t)+A0uc(t) (7― 7)
第 7章 锁相技术及频率合成图 7.5 压控振荡器的控制特性及其电路相位模型
u
c
( t )
o
( t )
r
0
( a )
A
0
/ p
u
c
( t )?
o
( t )
( b )
第 7章 锁相技术及频率合成压控振荡器的输出反馈到鉴相器上,对鉴相器输出误差电压 ud(t)起作用的不是其频率,而是其相位
00
00
00
0
0
0
( ) ( ) ( )
( ) ( )
()
()
tt
rc
t
c
c
t t d t t A u t d t
t A u t d t
A u t
t
p
(7―8)
(7―9)
(7―10)
第 7章 锁相技术及频率合成
3,环路滤波器图 7.6 环路滤波器的模型
A
F
( p ) A
F
( s )
u
d
( t ) u
c
( t ) u
d
( s ) u
c
( s )
( a ) ( b )
第 7章 锁相技术及频率合成
1) RC积分滤波器电路构成如图 7.7所示 。 传输算子为
1 1
( ) 1
()
11( ) 1
c
F
d
Up pC
Ap
U p pRp
pC
(7―11)
式中,τ=RC是时间常数,是滤波器唯一可调的参数 。
令 p=jΩ并代入上式即可得滤波器的频率特性为
1()
1FAj j
第 7章 锁相技术及频率合成图 7.7 RC积分滤波器图 7.8 RC比例积分滤波器
u
d
( t ) u
c
( t )
R
C
u
d
( t ) u
c
( t )
R
1
C
R
2
第 7章 锁相技术及频率合成
２ ） RC比例积分滤波器电路构成如图 7.8所示 。 RC比例积分滤波器与 RC
积分滤波器相比,附加了一个与电容器串联的电阻 R2。
传输算子为
2
2
1
12
1
1
()
1 1F
R
ppC
Ap
pRR
pC
(7―12)
式中,τ1=(R1+R2)C,τ2=R2C,它们是滤波器独立可调的参数 。 该电路的频率特性为
2
1
1()
1FA j A
(7―13)
第 7章 锁相技术及频率合成
３ ） 有源比例积分滤波器有源比例积分滤波器由运算放大器组成,如图 7.9
所示,其传输算子是
2
1
1()
1F
pA p A
p
(7― 14)
式中,τ1=(R1+AR1+R2)C； τ2=R2C； A是运算放大器无反馈时的电压增益 。 若运算放大器的增益很高,则
2
1
1()
F
pAp
p
(7― 15)
第 7章 锁相技术及频率合成图 7.9 有源比例积分滤波器
∫
＋
－
R
1
CR
2
u
c
＋
－
＋
－
u
d
△
第 7章 锁相技术及频率合成式中,τ1=R1C。 传输算子的分母中只有一个 p,是一个积分因子,因此,高增益的有源比例积分滤波器又称为理想积分滤波器 。 显然,A越大,就越接近理想积分滤波器 。 此滤波器的频率响应为
2
1
1()
F
jAj
j
第 7章 锁相技术及频率合成
4,锁相环路相位模型及锁相环路的数学模型将环路的三个基本模型连接起来的锁相环路相位模型,如图 7.10所示 。 通常将这个模型称为 PLL的相位模型 。 这个模型直接给出了输入相位 φi(t)与输出相图 7.10 锁相环路的相位模型
A d s i n [ ] A F ( p )
p
A 0u c ( t )u d ( t )? i ( t )? e ( t )
o ( t )
o ( t )
－
第 7章 锁相技术及频率合成按图 7.10的环路相位模型，不难导出环路的数学模型,
00
0
1
( ) ( ) ( ) ( ) ( ) sin ( )
( ) ( ) ( ) sin ( )
c i i d F e
e i d F e
t t t t A A A p t
p
p t p t A A A p t
(7―16)
式 (7― 16)是锁相环路数学模型的一般形式,也称动态方程,从物理概念上可以逐项理解它的含义 ;式中
pφe(t)显然是环路的瞬时频差
()() e
i e i o
dtpt
dt
(7―17)
右边第一项 pφi(t)称固定角频率，
()() i
i i i r
dtpt
dt
(7―18)
第 7章 锁相技术及频率合成式中最后一项 AdA0AF (p)sinφe(t)称控制角频差,
AdA0AF(p)sinφe(t)=Δωo(t)=ωo-ωr (7― 19)
其表示压控振荡器在 uc(t)=AdAF(p)sinφe(t)的作用下,
产生振荡角频率 ωo偏离 ωr的数值 。 于是动态方程 (7― 16)
构成如下关系：
瞬时频差 =固有频差 -控制频差从方程 (7― 16)可以解出稳态相差
( ) a r c s i n [ ( 0 )ie
dFAA
第 7章 锁相技术及频率合成
7.1.3 锁相环路的捕捉特性当环路未加输入信号 ui(t)时,VCO上没有控制电压,它的振荡频率为 ωr。 若将频率 ωi恒定的输入信号加到环路上去,固有频差 （ 起始频差 ） Δωi=ωi-ωr,因而在接入 ui(t)的瞬间,加到鉴相器的两个信号的瞬时相位差
0( ) ( )
t
e i it t d t t
第 7章 锁相技术及频率合成相应地,鉴相器输出的误差电压 ud(t)=AdsinΔωit。
显然,ud(t)是频率为 Δωi的差拍电压 。 下面分三种情况进行讨论：
(1)Δωi(t)较小,即 VCO的固有振荡频率 ωr与输入信号频率 ωi相差较小 。
(2)Δωi较大,即 ωr与 ωi相差较大,使 Δωi超出环路滤波器的通频带,但仍小于捕捉带 Δωp。
（ 3） Δωi很大,即 ωr与 ωi相差很大,使 Δωi不但远大于环路滤波器的通频带,而且大于捕捉带 Δωp。
第 7章 锁相技术及频率合成图 7.11 捕捉过程示意图第 7章 锁相技术及频率合成图 7.12 捕捉过程中 ud(t)的波形
u
d
( t )
A
d
－ A
d
0
t
A
d
s i n?
e
( ∞)
第 7章 锁相技术及频率合成
7.1.4 锁相环路的跟踪特性当环路锁定后,如果输入信号频率 ωi或 VCO振荡频率 ωo发生变化,则 VCO振荡频率 ωo跟踪 ωi而变化,
维持 ωo=ωi的锁定状态,这个过程称为跟踪过程或同步过程 。 相应地,能够维持环路锁定所允许的最大固有频差 |Δωi|,称为锁相环路的同步带或跟踪带,用 ΔωH表示 。
第 7章 锁相技术及频率合成
7.1.5 一阶锁相环路的性能分析没有滤波器时,AF(p)=1。 设输人信号 ui(t)为频率
ωi不变的基准信号,且 ωi＞ ωr,即固有频差 pφi(t)＝
dφi(t)/dt＝ Δωi＝ ωi-ωr,为大于零的常数 。 于是由式
(7― 16)可得到此时环路的基本方程
0
() s i n ( )e
ei
d
dt At
dt
A A A
(7―20)
第 7章 锁相技术及频率合成
1,环路的锁定条件和稳态相位差当环路锁定时,ωi=ωo,ui(t)与 uo(t)的相位差 φe(t)
为一恒定值 ——稳态相位差 φe(∞),故 dφe(t)/dt＝ 0。 可以证明,只有当 t=∞时,才能满足环路的锁定条件,故锁定条件可写成
()l i m 0e
t
dt
dt
(7―21)
把 dφe(t)/dt＝ 0代入式 (7― 20),可得
s i n ( )eiAt
(7―22)
第 7章 锁相技术及频率合成上式表明,环路锁定时控制频差等于固有频差 。
由于锁定时,φe(t)=φe(∞),故由上式可得
a r c s i n( ) 2 0,1ie n n
A
(7―23)
2.相图法相图法是求解微分方程的一种方法 。 对于式
(7― 20)所示微分方程式,以其应变量 φe(t)为横轴,以该变量对时间的一阶导数 dφe(t)/dt为纵轴,这样构成的平面称为相平面,相平面内的一个点称为相点 。
第 7章 锁相技术及频率合成图 7.13 一阶锁相环路的相图第 7章 锁相技术及频率合成根据捕捉带的定义,有
Δωp=A=AdA0 (7― 24)
若环路已经锁定,逐渐加大固有频差 Δωi,由图
7.13（ a） 同样可以看到,维持环路锁定的最大固有频差 Δωi也为 AdA0,故同步带
ΔωH=A=AdA0 (7― 25)
第 7章 锁相技术及频率合成
7.2 集成锁相环路和锁相环路的应用
7.2.1 集成锁相环通用单片集成锁相环路是将鉴相器,压控振荡器以及某些辅助器件,集成在同一基片上 。
1,高频单片集成锁相环
(1) NE560集成锁相环路 。 其方框图如图 7.14所示 。
(2) NE561集成锁相环路 。 其方框图如图 7.15所示 。
第 7章 锁相技术及频率合成图 7.14 NE560方框图
PD
V C O
LF
限幅器
A
1
A
2
4
5
3
2
12
13
16 15 14 11 10
9
876
环路滤波器 移频控制 去加重
FM
解调输出地跟踪范围控制V C O 调谐
U
c
F M / R F
输入 1
F M / R F
输入 2
接定时电容 C
T
V C O
输出第 7章 锁相技术及频率合成图 7.15 NE561方框图
PD
V C O
LF
限幅器
A
1
A
2
5
3
2
12
13
16 15 14 11 10
9
876
环路滤波器移频控制信号去加重
FM
解调输出地跟踪范围控制
V C O 调谐
U
c
F M / R F
输入 1
F M / R F
输入 2
接定时电容 C
T
V C O
输出正交检波器
A
3
4 1
AM
解调输出
AM 输入第 7章 锁相技术及频率合成
(3) L562（ NE562）集成锁相环路。其组成方框如图 7.16所示。
考虑到 L562鉴相器的非理想与饱和特性,其鉴相灵敏度可近似为
2
0,0 4
/
1 ( )
40
S R M S
d
S R M S
U
S V a r d
U
根据设计,NE560,561,562压控振荡器频率可用下式近似计算：
83 10
T
f
C
(4)XR-215集成锁相环路。其方框图如图 7.17所示。
第 7章 锁相技术及频率合成图 7.16 L562方框图
PD
V C O
LF
限幅器
A
1
A
2
2
15
12
13
16 14 13 10
9
871
环路滤波器去加重
FM
解调输出
－ U
c
或地跟踪范围控制偏压参考源
U
c
F M / R F
输入 1
F M / R F
输入 2
V C O
输出
A
3
3
4
V C O
输入
5 6
接定时电容 C
T
第 7章 锁相技术及频率合成图 7.17 XR-215方框图
PD
A
2
1
3
4
5
6
7
8
16
15
14
13
12
11
10
9
运放输入
PD 输出
PD 输入
PD 偏置运放补偿运放输出
U
c
V C O 输出
V C O 定时电容
V C O 扫描输入
V C O 增益控制范围选择
－ U
c
V C O
第 7章 锁相技术及频率合成
2,超高频单片集成锁相环
(1)L564（ NE564） 超高频单片集成锁相环 。 其组成方框如图 7.18所示 。 电路由输入限幅器,鉴相器,压控振荡器,放大器,直流恢复电路和施密特触发器等六大部分组成 。
第 7章 锁相技术及频率合成图 7.18 L564方框图
PD
限幅
V C O
9
10
7
来自 V C O
E C L 输出放大环路增益控制直流恢复施密特触发器偏置
T TL 输出
6
12 13 8
15
16
145
2
41
U
c
3
11
环路滤波器 FM 解调输出
F S K
解调输出触发电平调整地接定时电容 C
T
F M / R F
输入第 7章 锁相技术及频率合成鉴相器用普通的双平衡模拟相乘器,鉴相灵敏度与 2端注入 （ 或吸出 ） 电流 IB的关系如下：
Sd≈0.46(V/rad)+7.3× 10-4［ V/(rad·μA)］ IB(μA)
在 IB＜ 800mA范围内,上式是有效的 。
压控振荡器是改进型的射极耦合多谐振荡器 。 定时电容 CT接在 12,13端,电路有 TTL和 ECL兼容的输入,输出电路 。 根据 L564压控振荡器的特定设计,其固有振荡频率为
1
16 CTf RC?
第 7章 锁相技术及频率合成图 7.19 FSK检波后处理电路示意图直流恢复器输入
F S K 输出滞后调整
15
施密特触发器
14
U
H
第 7章 锁相技术及频率合成图 7.20 检波后处理电路输出的解调波形
F S K
输出输入
1
0
上限
U
H
下限
( 1 )
( 0 )
第 7章 锁相技术及频率合成
(2)μPC1477C。
图 7.21 μPC1477C方框图
V C O
电压调整缓冲放大器
PD电压调整直流放大器
16 15 14 13 12 11 10 9
87654321
解调输出 地 偏置振荡回路环路滤波器 PD 输出 PD 输入第 7章 锁相技术及频率合成
3,低频单片集成锁相环
(1)SL565（ NE565）。
图 7.22 ＳＬ５６５方框图
PD
V C O
A
－ U
c
U
c
R
T
C
T
98 1
4
5
3
2
U
c
10
7
6
C
R
F M / R F
输入
V C O 输入
V C O 输出环路滤波器
FM 解调输出参考电压第 7章 锁相技术及频率合成对 SL565而言,压控振荡器振荡频率可近似表示成
1,2
4 TTf RC?
压控灵敏度为
0
50
C
fA
U
式中,UC是电源电压 （ 双向馈电时则为总电压 ） 。 鉴相灵敏度为
1,4
1,4
dA
A
放大器增益为第 7章 锁相技术及频率合成
(2)NE567。其方框图如图 7.23所示。
图 7.23 NE567方框图
P D Ⅰ
C C O
P D Ⅱ A
2
A
1
3
5
6
7 1
4
2
8
R
T
C
T
U
r
R
L
C
1
R
1
R
3
C
2
3,9 k
U
c
PD 输入定时元件地 输出滤波电容环路滤波电容第 7章 锁相技术及频率合成输入信号加在 3端,环路滤波电容器接在 2端,定时电阻 RT与定时电容 CT接在 5,6端 。 振荡频率可用下式计算：
11
TT
f RC?
(3) 5G4046（ CD4046）。
第 7章 锁相技术及频率合成图 7.24 5G4046方框图
V C O
源极跟随器
P D Ⅱ
＋
PD Ⅰ
÷ N
14
3
4
6
7
11
12
5
15
10
9
1
13
2
R
1
R
2
R
SF
R
3
信号输入
PD 输入
V C O 输出禁止
PD Ⅰ输出
PD Ⅱ输出相位脉冲
V C O 输入环路滤波器解调输出齐纳二极管定时电容 C
T
第 7章 锁相技术及频率合成
7.2.2 锁相环路的应用通过前面的讨论已知,锁相环具有以下优点,① 锁定时无剩余频差 ;② 良好的窄带滤波特性； ③ 良好的跟踪特性 ;④ 易于集成化 。 因此,锁相环广泛获得了应用 。
下面举一些例子简单说明 。
1,锁相倍频,分频和混频
1） 锁相倍频
2） 锁相分频
3） 锁相混频第 7章 锁相技术及频率合成鉴相器环路滤波器压控振荡器分频器
÷ N
R
输入信号
V
输出信号
N
＝?
V
/ N
图 7.25 锁相倍频方框图第 7章 锁相技术及频率合成图 7.26 锁相分频方框图鉴相器环路滤波器压控振荡器倍频器
× n
R
输入信号
V
输出信号
n
＝ n?
V
第 7章 锁相技术及频率合成图 7.27 锁相混频方框图鉴相器环路滤波器压控振荡器中频滤波器
1
输入信号
V
输出信号混频器
2V
2
第 7章 锁相技术及频率合成
2,锁相解调
1) 调频信号的解调
2) 调相信号解调
3) 调幅波的同步检波第 7章 锁相技术及频率合成图 7.28 调制信号的锁相解调器与普通锁相调频解调电路普通鉴频器输出信噪比输入信噪比第 7章 锁相技术及频率合成图 7.29 用锁相环解调调频信号方框图鉴相器环路滤波器压控振荡器
i
输入调频信号解调输出
o
u
c
第 7章 锁相技术及频率合成图 7.30 L562构成调频波解调电路
P D Ⅱ
V C O
LF
限幅器
2
15
12
11
16 14 13 10
9
871
解调输出同步带调节
V C O 输出
3
4
5 6
＋ 1 8 V
51 51
1 5 k
30
5 ~ 3 0
C
1
C
2
( 1 0,7 M H z )
u
i
( t )
1 2 k
1 1 k
1 k
1 k
A
1
A
3
A
2
C
3
C
4
第 7章 锁相技术及频率合成图 7.31 CD4046构成调频波解调电路
V C O
源极跟随器
P D Ⅱ
＋
PD Ⅰ
14
3
4
6
7
11
12
5
15
10
9
1
13
2
R
1
R
2
R
L
R
3
解调输出齐纳二极管
1 0 0 k
C
1
u
i
( t )
1 0 0 k
5 1 k
输入信号
8
第 7章 锁相技术及频率合成图 7.32 用锁相环解调相信号方框图鉴相器环路滤波器压控振荡器输入调频信号解调输出
u
d
( t )
u
c
( t )
第 7章 锁相技术及频率合成图 7.33 采用锁相环路的同步检波电路框图鉴相器环路滤波器压控振荡器
/ 2
移相器
u
i
( t )
输入电压同步检波器输出电压第 7章 锁相技术及频率合成
3,锁相接收机图 7.34 锁相接收机原理方框图混频器中频放大器限幅器 鉴相器环路滤波器压控振荡器扩捕电路解调器窄带滤波器输入信号至测速系统
R
i
＝?
c
±?
d
第 7章 锁相技术及频率合成
7.3 频率合成原理
7.3.1 频率合成器的技术指标
1,频率范围
2,频率间隔
3,频率转换时间第 7章 锁相技术及频率合成
4,频率准确度频率准确度表示频率合成器输出频率偏离其标称值的程度 。 若设频率合成器实际输出频率为 fg,标称频率为 f,则频率准确度定义为
g
g
ff f
Af
ff
f f f
5.频率稳定度
6.频谱纯度第 7章 锁相技术及频率合成图 7.35 输出信号频率周围叠加有不需要的频率成分寄生频率 相位噪声谐波选定频率相对幅度
/
d
B
3 f
0
2 f
0
f
0
第 7章 锁相技术及频率合成
7.3.2 直接式频率合成法 (直接式频率合成器 )
图 7.36 直接式频率合成器的原理方框图分频
÷5
晶体
5 M H z
谐波发生器
1 M H z
1 2 3 4 5 6 7 8 9
分频
÷ 1 0
0
9
混频
0
9
混频
0
9
6 M H z
1 M H z
2 M H z
滤波滤波
÷ 1 0
倍频
× 1 0
0,1 6 M H z
0,6 M H z
1,6 M H z 1,6 M H z
2,1 6 M H z
2 1,6 M H z
M H z
0
第 7章 锁相技术及频率合成设两个混频器均取差频,VFO为高调谐情况,则有
1
11()
i V R
o V i V V R R
f f m f
f f f f f m f m f
图 7.37 有源选频系统混频器
1
谐波发生器窄带滤波器混频器
2
可变频率振荡器
f
R
f
1
f
o
f
V
f
V
∑ m f
R
第 7章 锁相技术及频率合成
7.3.3 间接频率合成法 （ 锁相频率合成器 ）
锁相频率合成器的基本构成方法主要有：脉冲控制锁相法,模拟锁相合成法,数字锁相合成法 。
图 7.38 脉冲锁相式频率合成器原理方框图晶体
5 M H z
参考分频器
÷ 5 0
谐波发生器
1 0 0 k H z
鉴相 V C O
f
o
f
R
低通第 7章 锁相技术及频率合成图 7.39 模拟锁相频率合成法的基本低通鉴相 V C O
带通 混频控制信号产生器
f
r
f
o
f
o
－ f
L
第 7章 锁相技术及频率合成图 7.40 数字锁相频率合成器原理方框图低通鉴相 V C O
程序分频器
÷ N
…
频道选择
f
R
f
o
第 7章 锁相技术及频率合成
7.3.4 直接数字式合成法 (波形合成法 )(直接数字式频率合成器 )
1,直接数字式频率合成器的基本原理直接数字式频率合成器的基本原理也就是波形合成原理 。
图 7.41 斜升波合成的方框图标准频率时钟产生器 计数器数模转换器平滑滤波器第 7章 锁相技术及频率合成图 7.42 累加器的原理图频率控制码
K
B
4
∑
4
B
3
∑
3
B
1
∑
1
B
2
∑
2
A
4
A
3
A
2
A
1
Q
4
D
4
Q
3
D
3
Q
1
D
1
Q
2
D
2
CP
CP
CP
CP
时钟脉冲输入
4 位加法器 4 位寄存器输出第 7章 锁相技术及频率合成累加器是由加法器和寄存器组成的,按照频率控制数据的不同给出不同的编码 。 由图 7.42可知
Σ4Σ3Σ2Σ1=（ A4+B4+C3） （ A3+B3+C2）
（ A2+B2+C1） （ A1+B1）
式中,C1,C2,C3对应加法器 1,2,3的进位端 。
设 A1A2A3A4=0001,Q4Q3Q2Q1=0000,则
D4D3D2D1= Σ4Σ3Σ2Σ1 =0001
数模转换器的分辨率与计数器或累加器位数 n的关系为分辨率 = 1
(%)2n
第 7章 锁相技术及频率合成图 7.43 任意波形合成的方框图 (DDS方框图 )
相码累加器相码 — 幅码转换器数模转换器平滑滤波器
K
时钟 f
c
( 只读存储器 )
f
o
输出第 7章 锁相技术及频率合成
2,直接数字式频率合成器的特点与数字锁相频率合成器中通过改变可变分频器分频比来改变环路输出频率 —样,在直接数字式频率合成器中,合成信号频率为 fo=k·（ fo／ 2n）,显然,改变频率控制数据 k,便可以改变合成信号频率 fo。
第 7章 锁相技术及频率合成
3.直接数字式频率合成器的应用
DDS主要用于频率转换速度快及频率分辨率高的场合,如用于跳频通信系统中的频率合成器 。
图 7.44 超高速跳频频率合成器
D D S PD LF V C O
÷ N
5 0 M H z ( 1 4 ~ 1 8 ) M H z ( 7 0 0 ~ 9 0 0 ) M H z
f of DDSf c
N ＝ 50
第 7章 锁相技术及频率合成图 7.44中,
图 7.45为 DDS＋ PLL＋ DS结构的原理图,它能满足 fR≤BWDDS(DDS的输出频带 )。 混频滤波电路由相乘器和带通滤波器组成,其输出频率取两输入频率的和频 。 该系统输出频率为 fo
45 10
2ocnff
( / 2 )nR DDS oN f f N f k f c
第 7章 锁相技术及频率合成图 7.45 一种 DDS+PLL+DS结构的方框图
P LL DS×
D D S
f
o
f
DDS
f
c
f
R
参考输入 输出时钟第 7章 锁相技术及频率合成
7.4 实训：锁相环路性能测试
1.实训目的
(1)通过实训可深入了解锁相环路的电路结构和特点 ;
(2)掌握锁相环主要参数的测试方法。
2.锁相环路性能参数及指标的测量锁相环路由鉴相器 (PD),环路滤波器 （ LF） 和压控振荡器 （ VCO） 三个基本部件构成,如图 7.46所示 。
第 7章 锁相技术及频率合成图 7.46 锁相环路基本组成
PD LF V C O
参考晶体振荡器
u
i
( t ) u
d
( t ) u
c
( t )
u o ( t )
u o ( t )
i
o
o
输出第 7章 锁相技术及频率合成锁相环路各部件的传递函数分别为
PD,ud(t)=Adsinφe(t)
φe(t)=φi(t)-φo(t)
LF,uc(t)=Acsinφe(t)
VCO,φo(t)=A0
1) VCO压控灵敏度的测量
VCO压控灵敏度的定义为
0 ()
t
cu t dt?
0
0 / ( )
c
A r a d s VU
第 7章 锁相技术及频率合成
2) 环路同步带 ΔfH与捕捉带 Δfp的测量同步带是指环路有能力维持锁定的最大起始频差。
图 7.47 VCO压控灵敏度的测量组成框图可调直流电源
V C O 频率计电压表第 7章 锁相技术及频率合成图 7.48 同步带和捕捉带的测量组成框图信号源 PD LF V C O
频率计 示波器
C H 1 C H 2
f
i
u
i
u
o
f
o
第 7章 锁相技术及频率合成测试方法如下,
(1)同步带测量。
(2)捕捉带测量。
3,电路说明电路中 C1和 C2较大,C3和 Cj较小时,VCO的自然振荡频率将主要由 C3和 Cj确定,振荡频率为
3
1
2 ( )jf L C C
第 7章 锁相技术及频率合成图 7.49 用模拟乘法器 MC1596及外围文件构成鉴相器
M C 1 5 9 6
I C 1 32
R 3 100
1 5 0 0 p
8
7
1
4
10 5
9
6
4 7 0 0 p
0
.
2
2
R
19
1 0 0 0 p
V
2
R 26
3 k
R 22
5,1 k
R 8
1 k
R 4
1 k
R 1
1 k
R 2
1 k
51
R 7
R 5
820
R 6
1,3 k
R
9
3
k
3
k
1
0
k
R
10
R
11
R 12
2 k
R 13
150
R 15
3 k
R 16
2 0 k
R 28
2 k
R P1
1 0 0 k
R 25
1 k
R 27
1 k
3 D G 6
V 3
R 23
1 1 0 k
R 14
4 7 k
R P2
1 0 0 k
R 20
3 k
R
18
5
.
1
k
1 k
R 17
6,8 k
R 24
110
R 21
5 6 k
1
0
0
0
p
C
13
C 14
0,2 2?
V 1
3 D G 6
3 D G 6
C 3 5 1 p
C 1
C 2
1 2 0 0 pC
9
L
C 15
0,1?
P 6
P 5
C
8
4 7 0 0 p
S 2
C j
C 6
C 11
0,1 5?
C 12
C 5
0,1 5?
C 4
0,1 5?
C 10
0,1 5?
P 1
P 3
P 4 S 1
＋ 1 2 V
P 2
第 7章 锁相技术及频率合成
4,实训内容
1) 压控振荡器压控灵敏度的测量
2) 同步带和捕捉带的测量
3) 观察频率牵引时环路滤波器输出的过渡变化波形
4) 观察频率牵引过程中 VCO输出调频波形
5) 环路锁定时,观察 ui与 uo之间的稳态相位差
6) 在同步带范围内,测量控制电压的电压值第 7章 锁相技术及频率合成
5.使用仪器及设备
(1)高频信号发生器 ;
(2)数字式频率计 ;
(3)直流稳压电源 ;
(4)双踪示波器 ;
(5)数字万用表 。
7.1 锁相环路
7.2 集成锁相环路和锁相环路的应用
7.3 频率合成原理
7.4 实训：锁相环路性能测试第 7章 锁相技术及频率合成第 7章 锁相技术及频率合成
7.1 锁相环路
7.1.1 锁相环路的基本工作原理锁相环路基本组成框图如图 7.1所示 。 锁相环路是由鉴相器 (PD),环路滤波器 （ LF） 和压控振荡器
（ VCO） 三个基本部件构成的闭合环路 。
第 7章 锁相技术及频率合成图 7.1 锁相环路基本组成方框图参考晶体振荡器鉴相器
PD
u i ( t ) 环路滤波器
LF
压控振荡器
V C O
u d ( t ) u c ( t )
u o ( t )
u o ( t )
o
输出
o? i
第 7章 锁相技术及频率合成图 7.2 两个信号的频率和相位之间的关系
iu
i
( a )
o
u o
o
＝?
i
1
i
1
u i
( b )
u o? o
o
第 7章 锁相技术及频率合成
7.1.2 锁相环路的数学模型
1,鉴相器在锁相环路中,鉴相器是一个相位比较装置,用来检测输入信号电压 ui(t)和输出信号电压 uo(t)之间的相位差,并产生相应的输出电压 ud(t)。
设压控振荡器的输出电压 uo(t)为
uo(t)=Uomcos［ ωrt+φo(t)］ (7― 1)
设环路输入电压 ui(t)为
ui(t)=Uimsin［ ωit+φi(t)］ (7― 2)
第 7章 锁相技术及频率合成在同频率上对两个信号的相位进行比较,可得输入信号 ui(t)的总相位
ωit+φi(t)=ωrt+(ωi-ωr)t+φi(t)
=ωrt+Δωit+φi(t)
=ωrt+φi(t) (7― 3)
图 7.3 乘法器鉴相
L P F×
u
i
( t ) A
u
o
( t )
u
d
( t )Au
i
( t ) u
o
( t )
第 7章 锁相技术及频率合成将式 (7― 3)代入式 (7― 2)中,得
ui(t)=Uimsin［ ωrt+φi(t)］ (7― 4)
Aui(t)uo(t)=1/2AUimUomsin［ 2ωrt+φi(t)+φo(t)］
+1/2AUimUomsin［ φi(t)-φo(t)］ (7― 5)
经过低通滤波器 （ LPF） 滤除 2ωr成分之后,得到鉴相器输出的有效分量为
ud(t)=1/2AUimUomsin［ φi(t)-φo(t)］
=Adsinφe(t) (7― 6)
第 7章 锁相技术及频率合成图 7.4 正弦鉴相器的鉴相特性及其电路模型
A
d
s i n?
e
( t )＋
1
( t )?
e
( t )
o
( t )
u
d
( t )
2
π
2
π
－
e
( t )
u
d
A
d
( a ) ( b )
第 7章 锁相技术及频率合成
2,压控振荡器压控振荡器是一个电压 -频率变换装置,在环路中作为被控振荡器,它的振荡频率应随输入控制电压 uc(t)线性地变化,可用线性方程来表示,即
ωo(t)=ωr(t)+A0uc(t) (7― 7)
第 7章 锁相技术及频率合成图 7.5 压控振荡器的控制特性及其电路相位模型
u
c
( t )
o
( t )
r
0
( a )
A
0
/ p
u
c
( t )?
o
( t )
( b )
第 7章 锁相技术及频率合成压控振荡器的输出反馈到鉴相器上,对鉴相器输出误差电压 ud(t)起作用的不是其频率,而是其相位
00
00
00
0
0
0
( ) ( ) ( )
( ) ( )
()
()
tt
rc
t
c
c
t t d t t A u t d t
t A u t d t
A u t
t
p
(7―8)
(7―9)
(7―10)
第 7章 锁相技术及频率合成
3,环路滤波器图 7.6 环路滤波器的模型
A
F
( p ) A
F
( s )
u
d
( t ) u
c
( t ) u
d
( s ) u
c
( s )
( a ) ( b )
第 7章 锁相技术及频率合成
1) RC积分滤波器电路构成如图 7.7所示 。 传输算子为
1 1
( ) 1
()
11( ) 1
c
F
d
Up pC
Ap
U p pRp
pC
(7―11)
式中,τ=RC是时间常数,是滤波器唯一可调的参数 。
令 p=jΩ并代入上式即可得滤波器的频率特性为
1()
1FAj j
第 7章 锁相技术及频率合成图 7.7 RC积分滤波器图 7.8 RC比例积分滤波器
u
d
( t ) u
c
( t )
R
C
u
d
( t ) u
c
( t )
R
1
C
R
2
第 7章 锁相技术及频率合成
２ ） RC比例积分滤波器电路构成如图 7.8所示 。 RC比例积分滤波器与 RC
积分滤波器相比,附加了一个与电容器串联的电阻 R2。
传输算子为
2
2
1
12
1
1
()
1 1F
R
ppC
Ap
pRR
pC
(7―12)
式中,τ1=(R1+R2)C,τ2=R2C,它们是滤波器独立可调的参数 。 该电路的频率特性为
2
1
1()
1FA j A
(7―13)
第 7章 锁相技术及频率合成
３ ） 有源比例积分滤波器有源比例积分滤波器由运算放大器组成,如图 7.9
所示,其传输算子是
2
1
1()
1F
pA p A
p
(7― 14)
式中,τ1=(R1+AR1+R2)C； τ2=R2C； A是运算放大器无反馈时的电压增益 。 若运算放大器的增益很高,则
2
1
1()
F
pAp
p
(7― 15)
第 7章 锁相技术及频率合成图 7.9 有源比例积分滤波器
∫
＋
－
R
1
CR
2
u
c
＋
－
＋
－
u
d
△
第 7章 锁相技术及频率合成式中,τ1=R1C。 传输算子的分母中只有一个 p,是一个积分因子,因此,高增益的有源比例积分滤波器又称为理想积分滤波器 。 显然,A越大,就越接近理想积分滤波器 。 此滤波器的频率响应为
2
1
1()
F
jAj
j
第 7章 锁相技术及频率合成
4,锁相环路相位模型及锁相环路的数学模型将环路的三个基本模型连接起来的锁相环路相位模型,如图 7.10所示 。 通常将这个模型称为 PLL的相位模型 。 这个模型直接给出了输入相位 φi(t)与输出相图 7.10 锁相环路的相位模型
A d s i n [ ] A F ( p )
p
A 0u c ( t )u d ( t )? i ( t )? e ( t )
o ( t )
o ( t )
－
第 7章 锁相技术及频率合成按图 7.10的环路相位模型，不难导出环路的数学模型,
00
0
1
( ) ( ) ( ) ( ) ( ) sin ( )
( ) ( ) ( ) sin ( )
c i i d F e
e i d F e
t t t t A A A p t
p
p t p t A A A p t
(7―16)
式 (7― 16)是锁相环路数学模型的一般形式,也称动态方程,从物理概念上可以逐项理解它的含义 ;式中
pφe(t)显然是环路的瞬时频差
()() e
i e i o
dtpt
dt
(7―17)
右边第一项 pφi(t)称固定角频率，
()() i
i i i r
dtpt
dt
(7―18)
第 7章 锁相技术及频率合成式中最后一项 AdA0AF (p)sinφe(t)称控制角频差,
AdA0AF(p)sinφe(t)=Δωo(t)=ωo-ωr (7― 19)
其表示压控振荡器在 uc(t)=AdAF(p)sinφe(t)的作用下,
产生振荡角频率 ωo偏离 ωr的数值 。 于是动态方程 (7― 16)
构成如下关系：
瞬时频差 =固有频差 -控制频差从方程 (7― 16)可以解出稳态相差
( ) a r c s i n [ ( 0 )ie
dFAA
第 7章 锁相技术及频率合成
7.1.3 锁相环路的捕捉特性当环路未加输入信号 ui(t)时,VCO上没有控制电压,它的振荡频率为 ωr。 若将频率 ωi恒定的输入信号加到环路上去,固有频差 （ 起始频差 ） Δωi=ωi-ωr,因而在接入 ui(t)的瞬间,加到鉴相器的两个信号的瞬时相位差
0( ) ( )
t
e i it t d t t
第 7章 锁相技术及频率合成相应地,鉴相器输出的误差电压 ud(t)=AdsinΔωit。
显然,ud(t)是频率为 Δωi的差拍电压 。 下面分三种情况进行讨论：
(1)Δωi(t)较小,即 VCO的固有振荡频率 ωr与输入信号频率 ωi相差较小 。
(2)Δωi较大,即 ωr与 ωi相差较大,使 Δωi超出环路滤波器的通频带,但仍小于捕捉带 Δωp。
（ 3） Δωi很大,即 ωr与 ωi相差很大,使 Δωi不但远大于环路滤波器的通频带,而且大于捕捉带 Δωp。
第 7章 锁相技术及频率合成图 7.11 捕捉过程示意图第 7章 锁相技术及频率合成图 7.12 捕捉过程中 ud(t)的波形
u
d
( t )
A
d
－ A
d
0
t
A
d
s i n?
e
( ∞)
第 7章 锁相技术及频率合成
7.1.4 锁相环路的跟踪特性当环路锁定后,如果输入信号频率 ωi或 VCO振荡频率 ωo发生变化,则 VCO振荡频率 ωo跟踪 ωi而变化,
维持 ωo=ωi的锁定状态,这个过程称为跟踪过程或同步过程 。 相应地,能够维持环路锁定所允许的最大固有频差 |Δωi|,称为锁相环路的同步带或跟踪带,用 ΔωH表示 。
第 7章 锁相技术及频率合成
7.1.5 一阶锁相环路的性能分析没有滤波器时,AF(p)=1。 设输人信号 ui(t)为频率
ωi不变的基准信号,且 ωi＞ ωr,即固有频差 pφi(t)＝
dφi(t)/dt＝ Δωi＝ ωi-ωr,为大于零的常数 。 于是由式
(7― 16)可得到此时环路的基本方程
0
() s i n ( )e
ei
d
dt At
dt
A A A
(7―20)
第 7章 锁相技术及频率合成
1,环路的锁定条件和稳态相位差当环路锁定时,ωi=ωo,ui(t)与 uo(t)的相位差 φe(t)
为一恒定值 ——稳态相位差 φe(∞),故 dφe(t)/dt＝ 0。 可以证明,只有当 t=∞时,才能满足环路的锁定条件,故锁定条件可写成
()l i m 0e
t
dt
dt
(7―21)
把 dφe(t)/dt＝ 0代入式 (7― 20),可得
s i n ( )eiAt
(7―22)
第 7章 锁相技术及频率合成上式表明,环路锁定时控制频差等于固有频差 。
由于锁定时,φe(t)=φe(∞),故由上式可得
a r c s i n( ) 2 0,1ie n n
A
(7―23)
2.相图法相图法是求解微分方程的一种方法 。 对于式
(7― 20)所示微分方程式,以其应变量 φe(t)为横轴,以该变量对时间的一阶导数 dφe(t)/dt为纵轴,这样构成的平面称为相平面,相平面内的一个点称为相点 。
第 7章 锁相技术及频率合成图 7.13 一阶锁相环路的相图第 7章 锁相技术及频率合成根据捕捉带的定义,有
Δωp=A=AdA0 (7― 24)
若环路已经锁定,逐渐加大固有频差 Δωi,由图
7.13（ a） 同样可以看到,维持环路锁定的最大固有频差 Δωi也为 AdA0,故同步带
ΔωH=A=AdA0 (7― 25)
第 7章 锁相技术及频率合成
7.2 集成锁相环路和锁相环路的应用
7.2.1 集成锁相环通用单片集成锁相环路是将鉴相器,压控振荡器以及某些辅助器件,集成在同一基片上 。
1,高频单片集成锁相环
(1) NE560集成锁相环路 。 其方框图如图 7.14所示 。
(2) NE561集成锁相环路 。 其方框图如图 7.15所示 。
第 7章 锁相技术及频率合成图 7.14 NE560方框图
PD
V C O
LF
限幅器
A
1
A
2
4
5
3
2
12
13
16 15 14 11 10
9
876
环路滤波器 移频控制 去加重
FM
解调输出地跟踪范围控制V C O 调谐
U
c
F M / R F
输入 1
F M / R F
输入 2
接定时电容 C
T
V C O
输出第 7章 锁相技术及频率合成图 7.15 NE561方框图
PD
V C O
LF
限幅器
A
1
A
2
5
3
2
12
13
16 15 14 11 10
9
876
环路滤波器移频控制信号去加重
FM
解调输出地跟踪范围控制
V C O 调谐
U
c
F M / R F
输入 1
F M / R F
输入 2
接定时电容 C
T
V C O
输出正交检波器
A
3
4 1
AM
解调输出
AM 输入第 7章 锁相技术及频率合成
(3) L562（ NE562）集成锁相环路。其组成方框如图 7.16所示。
考虑到 L562鉴相器的非理想与饱和特性,其鉴相灵敏度可近似为
2
0,0 4
/
1 ( )
40
S R M S
d
S R M S
U
S V a r d
U
根据设计,NE560,561,562压控振荡器频率可用下式近似计算：
83 10
T
f
C
(4)XR-215集成锁相环路。其方框图如图 7.17所示。
第 7章 锁相技术及频率合成图 7.16 L562方框图
PD
V C O
LF
限幅器
A
1
A
2
2
15
12
13
16 14 13 10
9
871
环路滤波器去加重
FM
解调输出
－ U
c
或地跟踪范围控制偏压参考源
U
c
F M / R F
输入 1
F M / R F
输入 2
V C O
输出
A
3
3
4
V C O
输入
5 6
接定时电容 C
T
第 7章 锁相技术及频率合成图 7.17 XR-215方框图
PD
A
2
1
3
4
5
6
7
8
16
15
14
13
12
11
10
9
运放输入
PD 输出
PD 输入
PD 偏置运放补偿运放输出
U
c
V C O 输出
V C O 定时电容
V C O 扫描输入
V C O 增益控制范围选择
－ U
c
V C O
第 7章 锁相技术及频率合成
2,超高频单片集成锁相环
(1)L564（ NE564） 超高频单片集成锁相环 。 其组成方框如图 7.18所示 。 电路由输入限幅器,鉴相器,压控振荡器,放大器,直流恢复电路和施密特触发器等六大部分组成 。
第 7章 锁相技术及频率合成图 7.18 L564方框图
PD
限幅
V C O
9
10
7
来自 V C O
E C L 输出放大环路增益控制直流恢复施密特触发器偏置
T TL 输出
6
12 13 8
15
16
145
2
41
U
c
3
11
环路滤波器 FM 解调输出
F S K
解调输出触发电平调整地接定时电容 C
T
F M / R F
输入第 7章 锁相技术及频率合成鉴相器用普通的双平衡模拟相乘器,鉴相灵敏度与 2端注入 （ 或吸出 ） 电流 IB的关系如下：
Sd≈0.46(V/rad)+7.3× 10-4［ V/(rad·μA)］ IB(μA)
在 IB＜ 800mA范围内,上式是有效的 。
压控振荡器是改进型的射极耦合多谐振荡器 。 定时电容 CT接在 12,13端,电路有 TTL和 ECL兼容的输入,输出电路 。 根据 L564压控振荡器的特定设计,其固有振荡频率为
1
16 CTf RC?
第 7章 锁相技术及频率合成图 7.19 FSK检波后处理电路示意图直流恢复器输入
F S K 输出滞后调整
15
施密特触发器
14
U
H
第 7章 锁相技术及频率合成图 7.20 检波后处理电路输出的解调波形
F S K
输出输入
1
0
上限
U
H
下限
( 1 )
( 0 )
第 7章 锁相技术及频率合成
(2)μPC1477C。
图 7.21 μPC1477C方框图
V C O
电压调整缓冲放大器
PD电压调整直流放大器
16 15 14 13 12 11 10 9
87654321
解调输出 地 偏置振荡回路环路滤波器 PD 输出 PD 输入第 7章 锁相技术及频率合成
3,低频单片集成锁相环
(1)SL565（ NE565）。
图 7.22 ＳＬ５６５方框图
PD
V C O
A
－ U
c
U
c
R
T
C
T
98 1
4
5
3
2
U
c
10
7
6
C
R
F M / R F
输入
V C O 输入
V C O 输出环路滤波器
FM 解调输出参考电压第 7章 锁相技术及频率合成对 SL565而言,压控振荡器振荡频率可近似表示成
1,2
4 TTf RC?
压控灵敏度为
0
50
C
fA
U
式中,UC是电源电压 （ 双向馈电时则为总电压 ） 。 鉴相灵敏度为
1,4
1,4
dA
A
放大器增益为第 7章 锁相技术及频率合成
(2)NE567。其方框图如图 7.23所示。
图 7.23 NE567方框图
P D Ⅰ
C C O
P D Ⅱ A
2
A
1
3
5
6
7 1
4
2
8
R
T
C
T
U
r
R
L
C
1
R
1
R
3
C
2
3,9 k
U
c
PD 输入定时元件地 输出滤波电容环路滤波电容第 7章 锁相技术及频率合成输入信号加在 3端,环路滤波电容器接在 2端,定时电阻 RT与定时电容 CT接在 5,6端 。 振荡频率可用下式计算：
11
TT
f RC?
(3) 5G4046（ CD4046）。
第 7章 锁相技术及频率合成图 7.24 5G4046方框图
V C O
源极跟随器
P D Ⅱ
＋
PD Ⅰ
÷ N
14
3
4
6
7
11
12
5
15
10
9
1
13
2
R
1
R
2
R
SF
R
3
信号输入
PD 输入
V C O 输出禁止
PD Ⅰ输出
PD Ⅱ输出相位脉冲
V C O 输入环路滤波器解调输出齐纳二极管定时电容 C
T
第 7章 锁相技术及频率合成
7.2.2 锁相环路的应用通过前面的讨论已知,锁相环具有以下优点,① 锁定时无剩余频差 ;② 良好的窄带滤波特性； ③ 良好的跟踪特性 ;④ 易于集成化 。 因此,锁相环广泛获得了应用 。
下面举一些例子简单说明 。
1,锁相倍频,分频和混频
1） 锁相倍频
2） 锁相分频
3） 锁相混频第 7章 锁相技术及频率合成鉴相器环路滤波器压控振荡器分频器
÷ N
R
输入信号
V
输出信号
N
＝?
V
/ N
图 7.25 锁相倍频方框图第 7章 锁相技术及频率合成图 7.26 锁相分频方框图鉴相器环路滤波器压控振荡器倍频器
× n
R
输入信号
V
输出信号
n
＝ n?
V
第 7章 锁相技术及频率合成图 7.27 锁相混频方框图鉴相器环路滤波器压控振荡器中频滤波器
1
输入信号
V
输出信号混频器
2V
2
第 7章 锁相技术及频率合成
2,锁相解调
1) 调频信号的解调
2) 调相信号解调
3) 调幅波的同步检波第 7章 锁相技术及频率合成图 7.28 调制信号的锁相解调器与普通锁相调频解调电路普通鉴频器输出信噪比输入信噪比第 7章 锁相技术及频率合成图 7.29 用锁相环解调调频信号方框图鉴相器环路滤波器压控振荡器
i
输入调频信号解调输出
o
u
c
第 7章 锁相技术及频率合成图 7.30 L562构成调频波解调电路
P D Ⅱ
V C O
LF
限幅器
2
15
12
11
16 14 13 10
9
871
解调输出同步带调节
V C O 输出
3
4
5 6
＋ 1 8 V
51 51
1 5 k
30
5 ~ 3 0
C
1
C
2
( 1 0,7 M H z )
u
i
( t )
1 2 k
1 1 k
1 k
1 k
A
1
A
3
A
2
C
3
C
4
第 7章 锁相技术及频率合成图 7.31 CD4046构成调频波解调电路
V C O
源极跟随器
P D Ⅱ
＋
PD Ⅰ
14
3
4
6
7
11
12
5
15
10
9
1
13
2
R
1
R
2
R
L
R
3
解调输出齐纳二极管
1 0 0 k
C
1
u
i
( t )
1 0 0 k
5 1 k
输入信号
8
第 7章 锁相技术及频率合成图 7.32 用锁相环解调相信号方框图鉴相器环路滤波器压控振荡器输入调频信号解调输出
u
d
( t )
u
c
( t )
第 7章 锁相技术及频率合成图 7.33 采用锁相环路的同步检波电路框图鉴相器环路滤波器压控振荡器
/ 2
移相器
u
i
( t )
输入电压同步检波器输出电压第 7章 锁相技术及频率合成
3,锁相接收机图 7.34 锁相接收机原理方框图混频器中频放大器限幅器 鉴相器环路滤波器压控振荡器扩捕电路解调器窄带滤波器输入信号至测速系统
R
i
＝?
c
±?
d
第 7章 锁相技术及频率合成
7.3 频率合成原理
7.3.1 频率合成器的技术指标
1,频率范围
2,频率间隔
3,频率转换时间第 7章 锁相技术及频率合成
4,频率准确度频率准确度表示频率合成器输出频率偏离其标称值的程度 。 若设频率合成器实际输出频率为 fg,标称频率为 f,则频率准确度定义为
g
g
ff f
Af
ff
f f f
5.频率稳定度
6.频谱纯度第 7章 锁相技术及频率合成图 7.35 输出信号频率周围叠加有不需要的频率成分寄生频率 相位噪声谐波选定频率相对幅度
/
d
B
3 f
0
2 f
0
f
0
第 7章 锁相技术及频率合成
7.3.2 直接式频率合成法 (直接式频率合成器 )
图 7.36 直接式频率合成器的原理方框图分频
÷5
晶体
5 M H z
谐波发生器
1 M H z
1 2 3 4 5 6 7 8 9
分频
÷ 1 0
0
9
混频
0
9
混频
0
9
6 M H z
1 M H z
2 M H z
滤波滤波
÷ 1 0
倍频
× 1 0
0,1 6 M H z
0,6 M H z
1,6 M H z 1,6 M H z
2,1 6 M H z
2 1,6 M H z
M H z
0
第 7章 锁相技术及频率合成设两个混频器均取差频,VFO为高调谐情况,则有
1
11()
i V R
o V i V V R R
f f m f
f f f f f m f m f
图 7.37 有源选频系统混频器
1
谐波发生器窄带滤波器混频器
2
可变频率振荡器
f
R
f
1
f
o
f
V
f
V
∑ m f
R
第 7章 锁相技术及频率合成
7.3.3 间接频率合成法 （ 锁相频率合成器 ）
锁相频率合成器的基本构成方法主要有：脉冲控制锁相法,模拟锁相合成法,数字锁相合成法 。
图 7.38 脉冲锁相式频率合成器原理方框图晶体
5 M H z
参考分频器
÷ 5 0
谐波发生器
1 0 0 k H z
鉴相 V C O
f
o
f
R
低通第 7章 锁相技术及频率合成图 7.39 模拟锁相频率合成法的基本低通鉴相 V C O
带通 混频控制信号产生器
f
r
f
o
f
o
－ f
L
第 7章 锁相技术及频率合成图 7.40 数字锁相频率合成器原理方框图低通鉴相 V C O
程序分频器
÷ N
…
频道选择
f
R
f
o
第 7章 锁相技术及频率合成
7.3.4 直接数字式合成法 (波形合成法 )(直接数字式频率合成器 )
1,直接数字式频率合成器的基本原理直接数字式频率合成器的基本原理也就是波形合成原理 。
图 7.41 斜升波合成的方框图标准频率时钟产生器 计数器数模转换器平滑滤波器第 7章 锁相技术及频率合成图 7.42 累加器的原理图频率控制码
K
B
4
∑
4
B
3
∑
3
B
1
∑
1
B
2
∑
2
A
4
A
3
A
2
A
1
Q
4
D
4
Q
3
D
3
Q
1
D
1
Q
2
D
2
CP
CP
CP
CP
时钟脉冲输入
4 位加法器 4 位寄存器输出第 7章 锁相技术及频率合成累加器是由加法器和寄存器组成的,按照频率控制数据的不同给出不同的编码 。 由图 7.42可知
Σ4Σ3Σ2Σ1=（ A4+B4+C3） （ A3+B3+C2）
（ A2+B2+C1） （ A1+B1）
式中,C1,C2,C3对应加法器 1,2,3的进位端 。
设 A1A2A3A4=0001,Q4Q3Q2Q1=0000,则
D4D3D2D1= Σ4Σ3Σ2Σ1 =0001
数模转换器的分辨率与计数器或累加器位数 n的关系为分辨率 = 1
(%)2n
第 7章 锁相技术及频率合成图 7.43 任意波形合成的方框图 (DDS方框图 )
相码累加器相码 — 幅码转换器数模转换器平滑滤波器
K
时钟 f
c
( 只读存储器 )
f
o
输出第 7章 锁相技术及频率合成
2,直接数字式频率合成器的特点与数字锁相频率合成器中通过改变可变分频器分频比来改变环路输出频率 —样,在直接数字式频率合成器中,合成信号频率为 fo=k·（ fo／ 2n）,显然,改变频率控制数据 k,便可以改变合成信号频率 fo。
第 7章 锁相技术及频率合成
3.直接数字式频率合成器的应用
DDS主要用于频率转换速度快及频率分辨率高的场合,如用于跳频通信系统中的频率合成器 。
图 7.44 超高速跳频频率合成器
D D S PD LF V C O
÷ N
5 0 M H z ( 1 4 ~ 1 8 ) M H z ( 7 0 0 ~ 9 0 0 ) M H z
f of DDSf c
N ＝ 50
第 7章 锁相技术及频率合成图 7.44中,
图 7.45为 DDS＋ PLL＋ DS结构的原理图,它能满足 fR≤BWDDS(DDS的输出频带 )。 混频滤波电路由相乘器和带通滤波器组成,其输出频率取两输入频率的和频 。 该系统输出频率为 fo
45 10
2ocnff
( / 2 )nR DDS oN f f N f k f c
第 7章 锁相技术及频率合成图 7.45 一种 DDS+PLL+DS结构的方框图
P LL DS×
D D S
f
o
f
DDS
f
c
f
R
参考输入 输出时钟第 7章 锁相技术及频率合成
7.4 实训：锁相环路性能测试
1.实训目的
(1)通过实训可深入了解锁相环路的电路结构和特点 ;
(2)掌握锁相环主要参数的测试方法。
2.锁相环路性能参数及指标的测量锁相环路由鉴相器 (PD),环路滤波器 （ LF） 和压控振荡器 （ VCO） 三个基本部件构成,如图 7.46所示 。
第 7章 锁相技术及频率合成图 7.46 锁相环路基本组成
PD LF V C O
参考晶体振荡器
u
i
( t ) u
d
( t ) u
c
( t )
u o ( t )
u o ( t )
i
o
o
输出第 7章 锁相技术及频率合成锁相环路各部件的传递函数分别为
PD,ud(t)=Adsinφe(t)
φe(t)=φi(t)-φo(t)
LF,uc(t)=Acsinφe(t)
VCO,φo(t)=A0
1) VCO压控灵敏度的测量
VCO压控灵敏度的定义为
0 ()
t
cu t dt?
0
0 / ( )
c
A r a d s VU
第 7章 锁相技术及频率合成
2) 环路同步带 ΔfH与捕捉带 Δfp的测量同步带是指环路有能力维持锁定的最大起始频差。
图 7.47 VCO压控灵敏度的测量组成框图可调直流电源
V C O 频率计电压表第 7章 锁相技术及频率合成图 7.48 同步带和捕捉带的测量组成框图信号源 PD LF V C O
频率计 示波器
C H 1 C H 2
f
i
u
i
u
o
f
o
第 7章 锁相技术及频率合成测试方法如下,
(1)同步带测量。
(2)捕捉带测量。
3,电路说明电路中 C1和 C2较大,C3和 Cj较小时,VCO的自然振荡频率将主要由 C3和 Cj确定,振荡频率为
3
1
2 ( )jf L C C
第 7章 锁相技术及频率合成图 7.49 用模拟乘法器 MC1596及外围文件构成鉴相器
M C 1 5 9 6
I C 1 32
R 3 100
1 5 0 0 p
8
7
1
4
10 5
9
6
4 7 0 0 p
0
.
2
2
R
19
1 0 0 0 p
V
2
R 26
3 k
R 22
5,1 k
R 8
1 k
R 4
1 k
R 1
1 k
R 2
1 k
51
R 7
R 5
820
R 6
1,3 k
R
9
3
k
3
k
1
0
k
R
10
R
11
R 12
2 k
R 13
150
R 15
3 k
R 16
2 0 k
R 28
2 k
R P1
1 0 0 k
R 25
1 k
R 27
1 k
3 D G 6
V 3
R 23
1 1 0 k
R 14
4 7 k
R P2
1 0 0 k
R 20
3 k
R
18
5
.
1
k
1 k
R 17
6,8 k
R 24
110
R 21
5 6 k
1
0
0
0
p
C
13
C 14
0,2 2?
V 1
3 D G 6
3 D G 6
C 3 5 1 p
C 1
C 2
1 2 0 0 pC
9
L
C 15
0,1?
P 6
P 5
C
8
4 7 0 0 p
S 2
C j
C 6
C 11
0,1 5?
C 12
C 5
0,1 5?
C 4
0,1 5?
C 10
0,1 5?
P 1
P 3
P 4 S 1
＋ 1 2 V
P 2
第 7章 锁相技术及频率合成
4,实训内容
1) 压控振荡器压控灵敏度的测量
2) 同步带和捕捉带的测量
3) 观察频率牵引时环路滤波器输出的过渡变化波形
4) 观察频率牵引过程中 VCO输出调频波形
5) 环路锁定时,观察 ui与 uo之间的稳态相位差
6) 在同步带范围内,测量控制电压的电压值第 7章 锁相技术及频率合成
5.使用仪器及设备
(1)高频信号发生器 ;
(2)数字式频率计 ;
(3)直流稳压电源 ;
(4)双踪示波器 ;
(5)数字万用表 。
