下一页总目录 章目录 返回 上一页第 七 章 触发器和时序逻辑电路
7.1 双稳态触发器
7.2 寄存器
7.3 计数器
7.5 应用举例下一页总目录 章目录 返回 上一页本章要求
1,掌握 R－ S,J－ K,D 触发器的逻辑功能及不同结构触发器的动作特点。
2,掌握寄存器、移位寄存器、二进制计数器、
十进制计数器的逻辑功能，会分析时序逻辑电路。
3,学会使用本章所介绍的各种集成电路。
4,了解集成定时器及由它组成的单稳态 触发 器和多谐振荡器的工作原理 。
第 7章 触发器和时序逻辑电路下一页总目录 章目录 返回 上一页电路的输出状态不仅取决于 当时 的输入信号，
而且与电路 原来的状态 有关，当输入信号消失后，
电路状态仍维持不变 。这种 具有存贮记忆功能 的电路称为时序逻辑电路。
时序逻辑电路的特点：
下面介绍 双稳态触发器,它是构成时序电路的基本逻辑单元。
下一页总目录 章目录 返回 上一页
7.1 双稳态触发器
7.1.2 主从 J－ K 触发器
7.1.3 维持阻塞 D 触发器
7.1.4 触发器逻辑功能转换
7.1.1 R－ S 触发器下一页总目录 章目录 返回 上一页
7.1 双稳态触发器特点：
1、有 两个稳定状态,0‖态 和,1‖态 ；
2,能根据输入信号将触发器置成,0‖或,1‖态 ；
3、输入信号消失后，被置成的,0‖或,1‖态能保存下来，即具有记忆功能。
双稳态触发器：
是一种具有记忆功能 的逻辑单元电路，它能储存一位二进制码。
下一页总目录 章目录 返回 上一页
7.1.1 R－ S 触发器两互补输出端
1,基本 R－ S 触发器两输入端
&
Q Q
.
G1 &
.
G2
SD RD
正常情况下，
两输出端的状态保持相反。通常以 Q端的逻辑电平表示触发器的状态，即 Q=1，
Q=0时，称为,1‖
态；反之为,0‖
态。
反馈线下一页总目录 章目录 返回 上一页触发器输出与输入的逻辑关系
1 0
01
设触发器原态为,1‖态。
翻转为,0‖态
(1) SD=1,RD = 0
1 0
10
Q Q
.
G1 &
.
& G2
SD RD
下一页总目录 章目录 返回 上一页设原态为,0‖
态
1 0
0 1
1
1 0
触发器保持
,0‖态不变复位
0
结论,不论触发器原来为何种状态，
当 SD=1，
RD=0时,
将使 触发器置,0‖或称为 复位 。
Q Q
.
G1 &
.
& G2
SD RD
下一页总目录 章目录 返回 上一页
0 1
设原态为,0‖
态
0 1
1
1
0
0翻转为,1‖
态
(2) SD=0,RD = 1
Q Q
.
G1 &
.
& G2
SD RD
下一页总目录 章目录 返回 上一页设原态为,1‖
态
0 1
1 0
0
0 1
触发器保持
,1‖态不变置位
1
结论,不论触发器原来为何种状态，
当 SD=0，
RD=1时,
将使 触发器置,1‖或称为 置位 。
Q Q
.
G1 &
.
& G2
SD RD
下一页总目录 章目录 返回 上一页
1 1
设原态为,0‖
态 0 1
0
0
1
1保持为,0‖
态
(3) SD=1,RD = 1
Q Q
.
G1 &
.
& G2
SD RD
下一页总目录 章目录 返回 上一页设原态为,1‖
态
1 1
1 0
0
0 1
触发器保持
,1‖态不变
1
当 SD=1，
RD=1时,
触发器保持原来的状态，
即 触发器具有保持、记忆功能 。
Q Q
.
G1 &
.
& G2
SD RD
下一页总目录 章目录 返回 上一页
1 1
0 0
1 1
1
1 1 1 1
0
若 G1先翻转，则触发器为,0‖态
―1‖态
(4) SD=0,RD = 0
当信号 SD= RD = 0
同时变为 1时，由于与非门的翻转时间不可能完全相同，触发器状态可能是,1‖态，
也可能是,0‖态，
不能根据输入信号确定。
Q Q
.
G1 &
.
& G2
SD RD
1 0
若先翻转下一页总目录 章目录 返回 上一页基本 R－ S 触发器状态表 逻辑符号
RD(Reset Direct)-直接置,0”端 (复位端 )S
D(Set Direct)-直接置,1”端 (置位端 )
Q Q
SD RD
SD RD Q
1 0 0 置 0
0 1 1 置 1
1 1 不变 保持
0 0 同时变 1后不确定功能低电平有效下一页总目录 章目录 返回 上一页
2,可控 RS 触发器基本 R-S触发器导引电路 & G4
S R
& G3
C
.
& G1 & G2
.
SD RD
Q Q
时钟脉冲下一页总目录 章目录 返回 上一页当 C=0时
0
1 1
R,S 输入状态不起作用。
触发器状态不变
1 1
.
& G1 & G2
.
SD RD
Q Q
& G4
S R
& G3
C
SD,RD 用于预置触发器的初始状态，
工作过程中应处于高电平，对电路工作状态无影响。
被封锁被封锁下一页总目录 章目录 返回 上一页当 C = 1 时
1
打开触发器状态由 R,S
输入状态决定。
1 1
打开触发器的翻转时刻受 C控制
（ C高电平时翻转）,而触发器的状态由
R,S的状态 决定。
.
& G1 & G2
.
SD RD
Q Q
& G4
S R
& G3
C
下一页总目录 章目录 返回 上一页当 C = 1 时
1
打开
(1) S=0,R=0
0 0
1 1
触发器保持原态触发器状态由 R,S
输入状态决定。
1 1
打开
.
& G1 & G2
.
SD RD
Q Q
& G4
S R
& G3
C
下一页总目录 章目录 返回 上一页
1 10
1 0
10(2) S = 0,R= 1
触发器置,0‖
(3) S =1,R= 0
触发器置,1‖
1 1
.
& G1 & G2
.
SD RD
Q Q
& G4
S R
& G3
C
下一页总目录 章目录 返回 上一页
11 1
00
11
1 1
0
若先翻若先翻
Q=1Q=0
1 1
(4) S =1,R= 1
当时钟由 1变 0 后触发器状态不定 11
.
& G1 & G2
.
SD RD
Q Q
& G4
S R
& G3
C
下一页总目录 章目录 返回 上一页可控 RS状态表
0 0
S R
0 1 0
1 0 1
1 1 不定
Qn+1
Qn
Qn—时钟到来前触发器的状态
Qn+1—时钟到来后触发器的状态逻辑符号
Q Q
S RCSD RD
C高电平时触发器状态由 R,S确定跳转下一页总目录 章目录 返回 上一页例,画出可控 R－ S 触发器的输出波形
R
S
C
不定不定可控 R－ S状态表
C高电平时触发器状态由 R,S确定
Q
Q
0
1
0 0
S R
0 1 0
1 0 1
1 1 不定
Qn+1
Qn
下一页总目录 章目录 返回 上一页存在问题,时钟脉冲不能过宽，否则出现空翻现象，即在一个时钟脉冲期间触发器翻转一次以上。
C
克服办法：采用 JK触发器或 D 触发器
0 0
S R
0 1 0
1 0 1
1 1 不定
Qn+1
Qn
Q=S
Q=R
下一页总目录 章目录 返回 上一页
22.1.2 主从 JK触发器
1.电路结构从触发器主触发器反馈线 C
C
KQR
QJS
R?C
F主 Q?
J K
Q?
S?
RS C
F从Q Q
Q Q
SD RD
1
互补时钟控制主、从触发器不能同时翻转下一页总目录 章目录 返回 上一页
2,工作原理
0
1
F主 打开
F主 状态由 J,K决定，接收信号并暂存。
F从 封锁
F从 状态保持不变。
0
1
C
RS C
F从Q Q
Q Q
SD RD
1
R?C
F主 Q?
J K
Q?
S?
C
C0 1
下一页总目录 章目录 返回 上一页
1
0
状态保持不变。
从触发器的状态取决于主触发器，并保持主、从状态一致，因此称之为主从触发器。
F从 打开
F主 封锁
0
RS C
F从Q Q
Q Q
SD RD
1
R?C
F主 Q?
J K
Q?
S?
C
C 0
1
C
0
1
0
下一页总目录 章目录 返回 上一页
1
0
0
1
0
C高电平时触发器接收信号并暂存（即 F
主 状态由 J,K决定，
F从 状态保持不变）。
要求 C高电平期间 J,K
的状态保持不变。
C下降沿 ( )触发器翻转 （ F从 状态与 F主 状态一致）。
C低电平时,F主 封锁
J,K不起作用
C
RS C
F从Q Q
Q Q
SD RD
1
R?C
F主 Q?
J K
Q?
S?
C
下一页总目录 章目录 返回 上一页
0
1
RS C
F从Q Q
Q Q
SD RD
1
R?C
F主 Q?
J K
Q?
S?
C
C
0
1
0
分析 JK触发器的逻辑功能
(1)J=1,K=1
设触发器原态为,0‖态翻转为,1‖态
1 1 01
1 0
1 0
1 0
0 1
状态不变主从状态一致状态不变
0
1
下一页总目录 章目录 返回 上一页
RS C
F从Q Q
Q Q
SD RD
1
R?C
F主 Q?
J K
Q?
S?
C
C
0
1
0
(1)J=1,K=1
1 0
设触发器原态为,1‖态为“？”状态
J=1,K=1时，每来一个时钟脉冲，状态翻转一次,即具有计数功能。
(1)J=1,K=1
跳转下一页总目录 章目录 返回 上一页
0
1
RS C
F从Q Q
Q Q
SD RD
1
R?C
F主 Q?
J K
Q?
S?
C
C
0
1
0
(2)J=0,K=1
设触发器原态为,1‖态翻转为,0‖态
0 1 10
0 1
0 1
0 1
1 0
0
1
设触发器原态为,0‖态为“？”态下一页总目录 章目录 返回 上一页
0
1
RS C
F从Q Q
Q Q
SD RD
1
R?C
F主 Q?
J K
Q?
S?
C
C
0
1
0
(3)J=1,K=0
设触发器原态为,0‖态翻转为,1‖态
1 0 01
1 0
1 0
1 0
0 1
0
1
设触发器原态为,1‖态为“？”态下一页总目录 章目录 返回 上一页
RS C
F从Q Q
Q Q
SD RD
1
R?C
F主 Q?
J K
Q?
S?
C
C
0
1
0
(4)J=0,K=0
设触发器原态为,0‖态保持原态
0 0 01
0 0
0 1
保持原态保持原态下一页总目录 章目录 返回 上一页
RS C
F从Q Q
Q Q
SD RD
1
R?C
F主 Q?
J K
Q?
S?
C
C
0
1
0
0 1结论：
nQJS
nKQR
C高电平时 F主 状态由 J,K决定,F从 状态不变。
C下降沿 ( )触发器翻转 （ F从 状态与 F主状态一致）。
下一页总目录 章目录 返回 上一页
3,JK触发器的逻辑功能
nQJS nKQR
Qn
1
0
0
1
1
1
0
0
Qn
0 0
0 1 0
1 0 1
Qn+1
Qn
S ' R '
0
1
C高电平时 F主 状态由 J,K决定,F从 状态不变。
C下降沿 ( )触发器翻转 （ F从 状态与 F主状态一致）。
J K Qn Qn+1
0 0
0 1
1 0
1 1
JK触发器状态表
0
1
0
1
0
1
0
1
下一页总目录 章目录 返回 上一页
J K Qn+1
0 0 Qn
0 1 0
1 0 1
1 1 Qn
JK触发器状态表
(保持功能 )
(置,0‖功能 )
(置,1‖功能 )
(计数功能 )
C下降沿触发翻转
SD,RD为直接置 1、置 0 端，不受时钟控制，
低电平有效,触发器工作时 SD,RD应接高电平。
逻辑符号
C
Q
J KSD RD
Q
下一页总目录 章目录 返回 上一页例,JK 触发器工作波形
C
J
K
Q
下降沿触发翻转下一页总目录 章目录 返回 上一页基本 R-S触发器导引电路
& G2& G1
Q Q
SD RD
& G3 & G4
& G5 & G6
C
D
22.1.3 维持阻塞 D 触发器
1.电路结构反馈线跳转下一页总目录 章目录 返回 上一页
& G2& G1
Q Q
SD RD
& G3 & G4
& G5 & G6
C
D
22.1.3 维持阻塞 D 触发器
2.逻辑功能
0
1
（ 1） D = 0
1
触发器状态不变
0
当 C = 0时 1 1
0当 C = 1时
0
1
0 1
触发器置,0‖
封锁在 C = 1期间,触发器保持,0‖不变下一页总目录 章目录 返回 上一页
& G2& G1
Q Q
SD RD
& G3 & G4
& G5 & G6
C
D
22.1.3 维持阻塞 D 触发器
2.逻辑功能
0
1
（ 1） D = 1
0
触发器状态不变
1
当 C = 0时 1 1
1当 C = 1时
0
1
1 0
触发器置,1‖
封锁在 C = 1期间,触发器保持,1‖不变封锁下一页总目录 章目录 返回 上一页
D触发器状态表
D Qn+1
0
1
0
1
上升沿触发翻转逻辑符号
D C
Q Q
RDSD
C上升沿前接收信号，
上降沿时触发器翻转，
（ 其 Q的状态与 D状态一致；但 Q的状态总比 D的状态变化晚一步，即 Qn+1 =Dn；
上升沿后输入 D不再起作用，触发器状态保持。 即 (不会空翻 )
结论：
下一页总目录 章目录 返回 上一页例,D 触发器工作波形图
C
D
Q
上升沿触发翻转下一页总目录 章目录 返回 上一页
22.1.4 触发器逻辑功能的转换
1,将 JK触发器转换为 D 触发器 当 J=D,K=D时，两触发器状态相同
D触发器状态表
D Qn+1
0
1
0
1
J K Qn+1
0 0 Qn
0 1 0
1 0 1
1 1 Qn
JK触发器状态表
D
1
C
Q
J KSD RD
Q
仍为下降沿触发翻转下一页总目录 章目录 返回 上一页
2,将 JK触发器转换为 T 触发器
T
C
Q
J KSD RD
QT触发器状态表
T Qn+1
0
1
Qn
Qn
(保持功能 )
(计数功能 )
J K Qn+1
0 0 Qn
0 1 0
1 0 1
1 1 Qn
JK触发器状态表当 J=K时，两触发器状态相同下一页总目录 章目录 返回 上一页
3,将 D 触发器转换为 T′触发器
T? 触发器仅具有计数功能即要求来一个 C，
触发器就翻转一次。
C
Q
D=Q D触发器状态表
D Qn+1
0
1
0
1
C
Q Q
D
下一页总目录 章目录 返回 上一页
22.2 寄存器寄存器是数字系统常用的逻辑部件，它用来存放数码或指令等。它由触发器和门电路组成。一个触发器只能存放一位二进制数，存放 n 位二进制时，
要 n个触发器。
按功能分数码寄存器移位寄存器下一页总目录 章目录 返回 上一页
22.2.1 数码寄存器仅有寄存数码的功能 。
清零寄存指令通常由 D触发器或 R-S触发器组成并行输入方式
RD..
QD
F0
d0
Q0
.
Q
.
D
F1
d1
Q1
.
d2
Q
.
D
F2
Q2
QD
F3
d3
Q3
0 000
1 101
寄存数码
1 101
触发器状态不变动画下一页总目录 章目录 返回 上一页
RDSD
d3
RDSD
d2
RDSD
d1
RDSD
d0
1
0
清零
11 00
寄存指令
&
Q0
&
Q1
&
Q2
&
Q3
取数指令
11 00
并行输出方式
& & & &
Q QQ Q
00 00
00 11
状态保持不变
1 0 1 0
1 1 1 1
下一页总目录 章目录 返回 上一页
22.2.2 移位寄存器不仅能 寄存 数码，还有 移位 的功能。
所谓移位，就是每来一个移位脉冲，寄存器中所寄存的数据就向左或向右顺序移动一位。
按移位方式分类单向移位寄存器双向移位寄存器下一页总目录 章目录 返回 上一页寄存数码
1.单向移位寄存器清零
D
1
移位脉冲
2 3 4
1011
1
Q
Q3 Q1Q2
RD
0 0 0 0
0 0 0 1
0 0 1 0
1 0 1 1
0 1 0 1
Q
J
K
F0
Q1
Q
J
K
F2
Q
J
K
F1
Q
J
K
F3
数据依次向左移动，称左移寄存器，
输入方式为串行输入。
QQQ
从高位向低位依次输入动画下一页总目录 章目录 返回 上一页
1 1 10
0 1 01
1 0 01
1 0 00
输出再输入四个移位脉冲,1011
由高位至低位依次从 Q3端输出。
串行输出方式清零
D1011
1
Q
Q3 Q1Q2
RD
Q
J
K
F0
Q1
Q
J
K
F2
Q
J
K
F1
Q
J
K
F3
QQQ
5
移位脉冲
7 86
动画下一页总目录 章目录 返回 上一页左移寄存器波形图
1 2 3 4 5 6 7 8
C 1 1 1
1
0
1
1
D
Q0
Q3
Q2
Q1
0待存数据
1011存入寄存器
0
111
从 Q3取出下一页总目录 章目录 返回 上一页四位 左移移位寄存器状态表
0 0 0 11
2
3
移位脉冲 Q2 Q1 Q0 移位过程Q3 寄 存 数 码 D
0 0 1 1 10 0 0 0 清 零
1 10 左移一位
0 0 1 0 1 1 左移二位
0 1 0 1 1 左移三位
1 0 1 14 左移四位并 行 输 出再继续输入四个移位脉冲,从 Q3端串行输出 1011数码右移移位寄存器下一页总目录 章目录 返回 上一页
1 清零
0
寄存指令并行输入串行输出D
Q2SD
RD
d2
&
F2
Q1SD
RD
d1
&
F1
Q0SD
RD
d0
&
F0
D D
Q3SD
RD
d3
&
F3
D串行输入移位脉冲
D
C
2.并行、串行输入 /串行输出寄存器下一页总目录 章目录 返回 上一页寄存器分类并行输入 /并行输出串行输入 /并行输出并行输入 /串行输出串行输入 /串行输出
F3 F2 F1 F0
d0d1d2d3
Q0Q1Q2Q3
F3 F2 F1 F0 d
Q0Q1Q2Q3
F3 F2 F1 F0
d0d1d2d3
Q3
Q3
F3 F2 F1 F0 d
下一页总目录 章目录 返回 上一页
3,双向移位寄存器,既能左移也能右移。
D
Q2
D
Q1
D
Q0
>1
&
1 1
>1
&
>1
&.
RD
C
S
左移输入待输数据由低位至高位依次输入待输数据由高位至低位依次输入
1 0 1
右移输入移位控制端
0 0 0
0 0 0
& &&
010 动画下一页总目录 章目录 返回 上一页右移串行输入左移串行输入
UCC Q0 Q1 Q2 Q3 S1 S0C
16 15 14 13 12 11 10 9
1 3 4 5 6 7 82
D0 D1 D2 D3DSR DSLRD GND
CT74LS194
并行输入下一页总目录 章目录 返回 上一页
0
1
1
1
1
0 0
0 1
1 0
1 1
直接清零 (异步 )
保 持右移 (从 Q0向右移动 )
左移 (从 Q3向左移动 )
并行输入
RD C S1 S0 功 能
CT74LS194功能表
UCC Q0 Q1 Q2 Q3 S1 S0C
16 15 14 13 12 11 10 9
CT74LS194
1 3 4 5 6 7 82
D0 D1 D2 D3DSR DSLRD GND
下一页总目录 章目录 返回 上一页
22.3 计数器计数器是数字电路和计算机中广泛应用的一种逻辑部件，可累计输入脉冲的个数，可用于定时、分频、时序控制等。
分类加法计数器减法计数器可逆计数器
(按计数功能 )
异步计数器同步计数器 (按计数脉冲引入方式 )
二 进制计数器十 进制计数器
N 进制计数器
(按计数制 )
下一页总目录 章目录 返回 上一页
22.3.1 二进制计数器按二进制的规律累计脉冲个数，它也是构成其它进制计数器的基础。要构成 n位二进制计数器，
需用 n个具有计数功能的触发器。
1,异步二进制加法计数器异步计数器：计数脉冲 C不是同时加到各位触发器 。
最低位触发器由计数脉冲触发翻转，其他各位触发器有时需由相邻低位触发器输出的进位脉冲来触发，
因此各位触发器状态变换的时间先后不一，只有在前级触发器翻转后,后级触发器才能翻转。
下一页总目录 章目录 返回 上一页二 进 制 数
Q2 Q1 Q0
0 0 0 0
1 0 0 1
2 0 1 0
3 0 1 1
4 1 0 0
5 1 0 1
6 1 1 0
7 1 1 1
8 0 0 0
脉冲数
(C)
二进制加法计数器状态表从状态表可看出：
最低位触发器来一个脉冲就翻转一次,每个触发器由 1变为 0 时，
要产生进位信号,
这个进位信号应使相邻的高位触发器翻转。
下一页总目录 章目录 返回 上一页
1
0
1
0
当 J,K=1时，具有计数功能，每来一个脉冲触发器就翻转一次,清零
RD
Q
J
K
Q
Q0
F0
Q
J
K
Q
Q1
F1
Q
J
K
Q
Q2
F2 C
计数脉冲三位异步二进制加法计数器在电路图中 J,Ｋ 悬空表示 J,K=1
下降沿触发翻转每来一个 C
翻转一次当相邻低位触发器由 1变 0 时翻转下一页总目录 章目录 返回 上一页异步二进制加法器工作波形
2分频
4分频
8分频每个触发器翻转的时间有先后，
与计数脉冲不同步
C
1 2 3 4 5 6 7 8
Q0
Q1
Q2
下一页总目录 章目录 返回 上一页用 D触发器构成三位二进制异步加法器
？？
2、若构成减法计数器 C又如何连接？
1、各触发器 C应如何连接？
各 D触发器已接成 T′触发器，即具有计数功能
C
清零RD
Q
DQ
Q0
F0
Q
DQ
Q0
F0
Q
DQ
Q3
F3
下一页总目录 章目录 返回 上一页
2,同步二进制加法计数器异步二进制加法计数器线路联接简单。
各触发器是逐级翻转，因而工作速度较慢。
同步计数器,计数脉冲同时接到各位触发器，各触发器状态的变换与计数脉冲同步。
同步计数器由于各触发器同步翻转，因此工作速度快。但接线较复杂。
同步计数器组成原则,
根据翻转条件,确定触发器级间连接方式 —找出
J,K输入端的联接方式。
下一页总目录 章目录 返回 上一页二 进 制 数
Q2 Q1 Q0
0 0 0 0
1 0 0 1
2 0 1 0
3 0 1 1
4 1 0 0
5 1 0 1
6 1 1 0
7 1 1 1
8 0 0 0
脉冲数
(C)
二进制加法计数器状态表从状态表可看出：
最低位触发器 F0
每来一个脉冲就翻转一次；
F1：当 Q0=1时，
再来一个脉冲则翻转一次；
F2：当 Q0=Q1= 1时，
再来一个脉冲则翻转一次。
下一页总目录 章目录 返回 上一页四位二进制同步加法计数器级间连接的逻辑关系触发器翻转条件 J,K端逻辑表达式 J,K端逻辑表达式
F0 每输入一 C翻一次
F1
F2
F3
J0 =K0 =1
Q0 =1 J1 =K1 = Q0
Q0 = Q1 = 1 J2 =K2 = Q1 Q0
Q0 = Q1 = Q2 = 1 J3 =K3= Q1 Q1 Q0
J0 =K0 =1
J1 =K1 = Q0
J2 =K2 = Q1 Q0
J3 =K3 = Q2 Q1 Q0
由 J,K端逻辑表达式，可得出四位同步二进制计数器的逻辑电路。（只画出三位同步二进制计数器的逻辑电路）
（加法） （减法）
下一页总目录 章目录 返回 上一页三位同步二进制加法计数器计数脉冲同时加到各位触发器上,当每个到来后触发器状态是否改变要看 J,K的状态。
最低位触发器
F0每一个脉冲就翻转一次；
F1：
当 Q0=1时，再来一个脉冲则翻转一次；
F2：
当 Q0=Q1= 1时，
再来一个脉冲则翻转一次。
RD
Q
J
K
Q
Q0
F0
Q
J
K
Q
Q1
F1
Q
J
K
Q
Q2
F2
C
计数脉冲下一页总目录 章目录 返回 上一页
C
1 2 3 4 5 6 7 8
Q0
Q1
Q2
各触发器状态的变换和计数脉冲同步下一页总目录 章目录 返回 上一页例,分析图示逻辑电路的逻辑功能,说明其用处。
设初始状态为,000‖。
RD
Q
J
K
Q
Q0
F0
Q
J
K
Q
Q1
F1
Q
J
K
Q
Q2
F2
C
计数脉冲下一页总目录 章目录 返回 上一页解,1,写出 各触发器
J,K端和 C端的逻辑表达式
C0= CK0 =1J0 =Q2
K1 =1J1 =1 C1= Q0
J2=Q0Q1 K2 =1 C2= C
RD
Q
J
K
Q
Q0
F0
Q
J
K
Q
Q1
F1
Q
J
K
Q
Q2
F2
C
计数脉冲下一页总目录 章目录 返回 上一页解：当初始状态为,000‖时，
各触发器 J,K端和 C端的电平 为
C0= C=0 K0 =1J0 =Q2=1
K1 =1J1 =1 C1= Q0=0
J2=Q0Q1=0 K2 =1 C2= C=0
RD
Q
J
K
Q
Q0
F0
Q
J
K
Q
Q1
F1
Q
J
K
Q
Q2
F2
C
计数脉冲下一页总目录 章目录 返回 上一页
0 1 1 1 1 1
C J2=Q0Q1 K2 =1 J1 = K1 =1 K0 =1J0 =Q2 Q2 Q1 Q0
0 1 1 1 1 1
0 1 1 1 1 1
1 1 1 1 1 1
0 1 1 1 0 1
0 1 1 1 1 10 0 0 0
1 0 0 1
2 0 1 0
3 0 1 1
4 1 0 0
5 0 0 0
由表可知，经 5个脉冲循环一次,为五进制计数器。
2.列写状态转换表，分析其状态转换过程
C1= Q0
由于计数脉冲没有同时加到各位触发器上，所以为 异步计数器 。
下一页总目录 章目录 返回 上一页异步五进制计数器工作波形
C
1 2 3 4 5
Q0
Q1
Q2
下一页总目录 章目录 返回 上一页
22.3.2 十进制计数器十进制计数器：
计数规律：“逢十进一”。它是用 四位二进制数 表示对应的 十进制数,所以又称为二 -十进制计数器。
四位二进制可以表示十六种状态，为了表示十进制数的十个状态，需要去掉六种状态，具体去掉哪六种状态，有不同的安排，这里仅介绍广泛使用 8421编码的十进制计数器。
下一页总目录 章目录 返回 上一页二进制数
Q3 Q2 Q1 Q0脉冲数 (C) 十进制数
0
1
2
3
4
5
6
7
8
9
10
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
0 0 0 0
0
1
2
3
4
5
6
7
8
9
0
十进制加法计数器状态表下一页总目录 章目录 返回 上一页
RD
Q
J
K
Q
F0
Q
J
K
Q
F1
C
计数脉冲
Q
J
K
Q
F2
Q
J
K
Q
Q3
F3
Q2 Q1 Q0
十进制同步加法计数器下一页总目录 章目录 返回 上一页
Q0
Q1
Q2
Q3
C
1 2 3 4 5 6 7 8 9 10
十进制计数器工作波形下一页总目录 章目录 返回 上一页
22.3.3 中规模数字集成电路计数器
1,CT74LS290(T1290)二 -五 -十进制集成计数器
Q1
RD
C0
&
R02R01S
91 S92
&
Q
J
K
Q
F1
Q
J
K
Q
F2
Q2
Q
J
K
Q
F3
Q3
RDRDRD
SD SD
C1
Q0
Q
J
K
Q
F0
下一页总目录 章目录 返回 上一页逻辑功能及外引线排列
110?
1 0
清零0 00 0Q
1
RD
C0
&
R02R01S
91 S92
&
Q
J
K
Q
F1
Q
J
K
Q
F2
Q2
Q
J
K
Q
F3
Q3
RDRDRD
SD SD
C1
Q0
Q
J
K
Q
F0
（ 1） R01,R02,
置,0‖输入端逻辑功能下一页总目录 章目录 返回 上一页逻辑功能及外引线排列
0
置,9‖1 10 0Q
1
RD
C0
&
R02R01S
91 S92
&
Q
J
K
Q
F1
Q
J
K
Q
F2
Q2
Q
J
K
Q
F3
Q3
RDRDRD
SD SD
C1
Q0
Q
J
K
Q
F0
（ 1） S91,S92,
置,9‖输入端逻辑功能
1 1?
下一页总目录 章目录 返回 上一页逻辑功能及外引线排列
Q1
RD
C0
&
R02R01S
91 S92
&
Q
J
K
Q
F1
Q
J
K
Q
F2
Q2
Q
J
K
Q
F3
Q3
RDRDRD
SD SD
C1
Q0
Q
J
K
Q
F0
计数功能
0?0
1 1
下一页总目录 章目录 返回 上一页
Q1
RD
C0
&
R02R01S
91 S92
&
Q
J
K
Q
F1
Q
J
K
Q
F2
Q2
Q
J
K
Q
F3
Q3
RDRDRD
SD SD
C1
Q0
Q
J
K
Q
F0
0?0
1 1
输入脉冲输出二进制输入脉冲输出五进制下一页总目录 章目录 返回 上一页
Q1
RD
C0
&
R02R01S
91 S92
&
Q
J
K
Q
F1
Q
J
K
Q
F2
Q2
Q
J
K
Q
F3
Q3
RDRDRD
SD SD
C1
Q0
Q
J
K
Q
F0
0?0
1 1
输入脉冲输出十进制下一页总目录 章目录 返回 上一页
CT74LS290 功能表输 入 输 出
Q2Q3R01 S92S91R02 Q1 Q0
1 1 0
1 1 0
1 1
0 0 00
0 0 00
1 0 10
R01
S92S91
R02 有任一为,0‖
有任一为,0‖ 计数清零置 9
下一页总目录 章目录 返回 上一页输入计数脉冲
8421异步十进制计数器十分频输出
(进位输出 )
计数状态计数器输出
2,CT74LS290的应用
S91 N
CT74LS290
S92 Q2 Q1 N
UCCR01 R02 C0C1 Q0 Q3
地外引线排列图
1 7
814
S92
S91
Q3 Q0Q2 Q1
R01
R02 C
1 C0
下一页总目录 章目录 返回 上一页输入脉冲十分频输出
5421异步十进制计数器
Q1
Q2
Q3
Q0
C
1 2 3 4 5 6 7 8 9 10
工作波形
S92
S91
Q0 Q3Q1 Q2
R01
R02 C
1 C0
下一页总目录 章目录 返回 上一页
S92
S91
Q3 Q0Q2 Q1
R01
R02 C
1 C0
五进制输出计数脉冲输入异步五进制计数器
C
1 2 3 4 5
Q1
Q2
Q3
工作波形下一页总目录 章目录 返回 上一页如何构成 N进制计数器反馈置,0‖法,当满足一定的条件时，利用计数器的复位端强迫计数器清零，重新开始新一轮计数。
利用反馈置,0‖法可用已有的计数器得出小于原进制的计数器。
例：用一片 CT74LS290可构成十进制计数器，如将十进制计数器适当改接，利用其清零端进行反馈清零，则可得出十以内的任意进制计数器。
下一页总目录 章目录 返回 上一页用一片 CT74LS290构成十以内的任意进制计数器例：六进制计数器二进制数
Q3 Q2 Q1 Q0脉冲数 (C) 十进制数
0
1
2
3
4
5
6
7
8
9
10
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
0 0 0 0
0
1
2
3
4
5
6
7
8
9
0
六种状态下一页总目录 章目录 返回 上一页例：六进制计数器
Q3 Q2 Q1 Q0
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
0 0 0 0
六种状态当状态 0110（ 6） 出现时，将 Q2=1,Q1=1 送到复位端 R01和 R02,使计数器立即清零 。状态 0110
仅瞬间存在。
CT74LS290为异步清零的计数器反馈置,0‖实现方法,
下一页总目录 章目录 返回 上一页
1 1
1
1
六进制计数器
S92
S91
Q3 Q0Q2 Q1
R01
R02 C
1 C0
计数脉冲计数器清零七进制计数器当出现 0110（ 6）时，
应 立即使 计数器清零，
重新开始新一轮计数。
当出现 0111(7)时,计数器 立即 清零，重新开始新一轮计数。
S92
S91
Q3 Q0Q2 Q1
R01
R02 C
1 C0
计数脉冲计数器清零
&
.
下一页总目录 章目录 返回 上一页二片 CT74LS290可构成 100以内的计数器例：二十四进制计数器二十四分频输出
.
0010(2)
0100(4)
S92
S91
Q3 Q0Q2 Q1
R01
R02 C
1 C0
计数脉冲
S92
S91
Q3 Q0Q2 Q1
R01
R02 C
1 C0
十位 个位两位十进制计数器（ 100进制）
下一页总目录 章目录 返回 上一页有两个二 -五 -十进制计数器，
高电平清零
CT74LS390外引线排列图
1
16
8
9
UCC
1Q21Q11RD 1Q0 1Q3 地1C0
2Q32Q22Q12Q02RD2C0 2C1
1C1
下一页总目录 章目录 返回 上一页十位
0100(4)
个位
0110(6)
1Q3 1Q01Q2 1Q1
1RD
1C1 1C0
计数脉冲
2Q3 2Q02Q2 2Q1
2RD
2C1 2C0
十位 个位两位十进制计数器（ 100进制）
例：用一片 TC74LS390构成四十六进制计数器
&
下一页总目录 章目录 返回 上一页
D (DOWN) — 减法脉冲输入端
U(UP) — 加法脉冲输入端
L(LOAD) — 置数端
CO — 进位端
BO — 借位端
C(CLR) — 清零端
CT74LS192外引线排列图
1
16
8
9
UCC
Q2UQ1 Q0 Q3 地D1
LBOC CO
D
CT74LS192
D0 D2 D3
下一页总目录 章目录 返回 上一页
CT74LS192功能表
1 1 0? 加 计 数
0 0 D0~D3 置 数
1 1 1 0? 保 持
1? 1 0? 减 计 数
1? 清 零
U D LOAD CLR D0~D3 功 能十进制同步加 / 减计数器下一页总目录 章目录 返回 上一页
22.3.4 环行计数器工作原理：
Q1D
F1
Q2D
F2
Q3D
F3
Q0D
F0
C
先将计数器置为 Q3 Q2 Q1 Q0=1000
而后每来一个 C，其各触发器状态依次右移一位。
即,1000 0100 0010 0001
下一页总目录 章目录 返回 上一页环行计数器工作波形
C
1 2 3 4
Q2
Q1
Q0
Q3 环行计数器可作为顺序脉冲发生器。
下一页总目录 章目录 返回 上一页
22.3.5 环行分配器
Q
J
K
Q
Q0
F0
Q
J
K
Q
Q1
F1
Q
J
K
Q
Q2
F2
C
Q0Q1Q2
K0 = Q2J0 =Q2
J1 =Q0
J2=Q1
K1 =Q0
K2 =Q1
下一页总目录 章目录 返回 上一页环行分配器工作波形
Q2
Q1
Q0
C
1 2 3 4 5 6 7 8
Q0
Q1
Q2
可产生相移为? 的顺序脉冲。
下一页总目录 章目录 返回 上一页
22.4 555定时器及其应用
555定时器是一种将模拟电路和数字电路集成于一体的电子器件。用它可以构成单稳态触发器、
多谐振荡器和施密特触发器等多种电路。 555定时器在工业控制、定时、检测、报警等方面有广泛应用。
22.4.1 555定时器的结构及工作原理
1.分压器,由三个等值电阻构成
2.比较器,由电压比较器 C1和 C2构成
3.R-S触发器
4.放电开关管 T
下一页总目录 章目录 返回 上一页
VA
VB
输出端电压控制端高电平触发端低电平触发端放电端复位端UCC
分压器 比较器 R-S触发器放电管调转地
+ +
C1
+ +
C2
Q
QRD
SD
5KΩ
5KΩ
5KΩ
T
2
4
5
6
7
8
3
1
下一页总目录 章目录 返回 上一页
<2/3 UCC <1/3 UCC 1 0
>2/3 UCC >1/3 UCC 0 1
<2/3 UCC >1/3 UCC 1 1
>2/3 UCC <1/3 UCC 0 0
RD SDV6 V2
比较结果
1/3 UCC 不允许
2/3 UCC
+ +
C1
+ +
C2
.
.
5K
Ω
5K
Ω
5K
Ω
VA
VB
UCC
RD
SD
5
6
2
下一页总目录 章目录 返回 上一页
V6 V2
<2/3 UCC <1/3 UCC
>2/3 UCC >1/3 UCC
<2/3 UCC >1/3 UCC
Q T
1
0
保持导通截止保持综上所述,555功能表为：
Q
QRD
SD
T 输出
RD SD
1 0
10
1 1
Q T
1
0
保持导通截止保持下一页总目录 章目录 返回 上一页
1,由 555定时器组成的多谐振荡器多谐振荡器 是一种 无稳态 触发器，接通电源后，
不需外加触发信号，就能产生矩形波输出。由于矩形波中含有丰富的谐波，故称为多谐振荡器。
多谐振荡器 是一种常用的脉冲波形发生器,触发器和时序电路中的时钟脉冲一般是由多谐振荡器产生的。
22.4.2 定时器电路的应用下一页总目录 章目录 返回 上一页
UCC
+ +
C1
+ +
C2
Q
QRD
SD
.
.
.
5KΩ
5KΩ
5K
Ω
VA
VB
T
1
32
4
5
6
7
8 (复位端 )
(地 )
uO
1,由 555定时器组成的多谐振荡器接通电源通电前
uC=0
0
1
1
1
0
0
>2/3 UCC
RD=1
SD=0
.
.
uC
R1
R2
.
+
–
C充电
C放电
1
<1/3
下一页总目录 章目录 返回 上一页
485
6
2
7 1
3
+UCC
uO
.
uC,.
C
R1
R2
tp1 tp2
2/3UCC
1/3UCC
RD=1
SD=0
Q=1
Q=0 T截止
Q=0
Q=1 T导通
RD=0
SD=1
tp1=(R1+R2)C ln2=0.7(R1+R2)C
tp2 =R2C ln2=0.7R2C
T=tp1+tp2 =0.7(R1+2R2)C
接通电源
C充电
C放电u
C
tO
uO
tO
下一页总目录 章目录 返回 上一页
.
uC.
+UCC
487
6
2
1
3
C
R1
R2
5
.
例,多谐振荡器构成水位监控报警电路水位正常情况下，电容 C被短接，扬声器不发音；水位下降到探测器以下时，多谐振荡器开始工作，扬声器发出报警。
+
下一页总目录 章目录 返回 上一页
22.4.2 定时器电路的应用单稳态 触发器 只有一个 稳定状态 。在未加触发脉冲前，电路处于稳定状态；在触发脉冲作用下，
电路由稳定状态翻转为暂稳定状态，停留一段时间后，电路又自动返回稳定状态。
暂稳定状态的长短，取决于电路的参数,与触发脉冲无关。
2,由 555定时器组成的单稳态触发器单稳态触发器一般用做定时、整形及延时。
下一页总目录 章目录 返回 上一页
2,由 555定时器组成的单稳态触发器
(地 )
uC
R1
+UCC
ui
UCC
+
+C1
+ +
C2
Q
QRD
SD
5KΩ
5KΩ
5K
Ω
VA
VB
T
1
3
48 (复位端 )
uO
6
5
2
7
接通电源
>2/3 UCC
0
1 1 0
1
Q=0
导通
1 稳定状态下一页总目录 章目录 返回 上一页
2,由 555定时器组成的单稳态触发器
(地 )
uC
R1
+UCC
ui
UCC
+
+C1
+ +
C2
Q
QRD
SD
5KΩ
5KΩ
5K
Ω
VA
VB
T
1
3
48 (复位端 )
uO
6
5
2
7
1
1 0
1
Q=1
截止暂稳状态
0
< 1/3 UCC
0
0
1
下一页总目录 章目录 返回 上一页
2,由 555定时器组成的单稳态触发器
(地 )
uc
R1
+UCC
ui
UCC
+
+C1
+ +
C2
Q
QRD
SD
5KΩ
5KΩ
5K
Ω
VA
VB
T
1
3
48 (复位端 )
uO
6
5
2
7
>2/3 UCC
1
0 1
0
Q=1
0
1 1
1
0
稳定状态
Q=0
下一页总目录 章目录 返回 上一页
+UCC
485
6
2
7 1
3
.
.
.0.01μ F
uC
C
ui uo
R
ui
t
uC
t
uO
t
(>1/3UCC)
Q=0
Q=1
T导通,C
通过 T放电,uC? 0
接通电源
RD=0
SD=1 保持,0‖
态
RD=1
SD=1
上升到 2/3 UCC
下一页总目录 章目录 返回 上一页
ui
t
uC
tuO
t
暂稳态
tp
tp =RC ln3=1.1RC
+UCC
485
6
2
7 1
3
.
.
.0.01μ F
uC
C
ui uO
2/3UCC
RD=1
SD=0
Q=1
Q=0 T截止C充电
RD=0S
D=1
Q=0
Q=1
因此暂稳态的长短取决于 RC时间常数
R
下一页总目录 章目录 返回 上一页例 1,单稳态触发器构成定时检测
&
ui uB
uA uo
ui
t
uB
t
uo
t
uA
t
下一页总目录 章目录 返回 上一页例 2,单稳态触发器构成 短时用照明灯
4 8
1
6
2
3
5
7 u
o
ui
UCC
S
R
C
ui
t
uo
tt
p
若 S未按下,则 ui = 1
若 S按下,则 ui = 0
下一页总目录 章目录 返回 上一页
uo
按一下按钮 S
未按 0
KT的线圈不通电
KT 的触点断开灯灭
1 通电 闭合 亮灯亮的时间为,tp = 1.1 R C
4 8
1
6
2
3
5
7 u
O
ui
UCC
CS
KT
KT
D1
D2
R
~
下一页总目录 章目录 返回 上一页
22.5 应用举例
22.5.1优先裁决电路
&
&
&
>1
&
&
&
LED1
150?
150?
LED2
+U
A1
A2
R
S
RD
RD
SD
SD
Q
Q
Q
Q
下一页总目录 章目录 返回 上一页工作原理：
&
&
&
>1
&
&
&
LED1
150?
150?
LED2
+U
A1
A2
R
S
RD
RD
SD
SD
Q
Q
Q
Q
开始比赛时，按下复位开关 S。
0
0
1
不亮不亮
1
1
0
0
未比赛时 A1,A2为,0‖复位开关 S断开。
下一页总目录 章目录 返回 上一页工作原理：
&
&
&
>1
&
&
&
LED1
150?
150?
LED2
+U
A1
A2
R
S
RD
RD
SD
SD
Q
Q
Q
Q
0
0
不亮不亮
1
10
0 1
优先到达
0
1
1
亮
0
0
0
1
封锁保持不变下一页总目录 章目录 返回 上一页
22.5.2 四人抢答电路
4?300?LED
CRD
1Q
1Q
&G1
74LS175
S1
4?1M?
+5V
S2
S3
S4
&G3
&G2
+5V
8?
3DG100
10K?
C
1D
2D
3D
4D
2Q
4Q
4Q
3Q
3Q
2Q
工作原理,抢答前清,0‖
0
0
0
0
截止
0
动画下一页总目录 章目录 返回 上一页
4?300?LED
CRD
1Q
1Q
&G1
74LS175
S1
4?1M?
+5V
S2
S3
S4
&G3
&G2
+5V
8?
3DG100
10K?
C
1D
2D
3D
4D
2Q
4Q
4Q
3Q
3Q
2Q
抢答开始，若 S1先被按下,1D=―1‖
1
0
0
0
亮
0
1 导通响
0封锁各触发器状态保持不变。
动画
7.1 双稳态触发器
7.2 寄存器
7.3 计数器
7.5 应用举例下一页总目录 章目录 返回 上一页本章要求
1,掌握 R－ S,J－ K,D 触发器的逻辑功能及不同结构触发器的动作特点。
2,掌握寄存器、移位寄存器、二进制计数器、
十进制计数器的逻辑功能，会分析时序逻辑电路。
3,学会使用本章所介绍的各种集成电路。
4,了解集成定时器及由它组成的单稳态 触发 器和多谐振荡器的工作原理 。
第 7章 触发器和时序逻辑电路下一页总目录 章目录 返回 上一页电路的输出状态不仅取决于 当时 的输入信号，
而且与电路 原来的状态 有关，当输入信号消失后，
电路状态仍维持不变 。这种 具有存贮记忆功能 的电路称为时序逻辑电路。
时序逻辑电路的特点：
下面介绍 双稳态触发器,它是构成时序电路的基本逻辑单元。
下一页总目录 章目录 返回 上一页
7.1 双稳态触发器
7.1.2 主从 J－ K 触发器
7.1.3 维持阻塞 D 触发器
7.1.4 触发器逻辑功能转换
7.1.1 R－ S 触发器下一页总目录 章目录 返回 上一页
7.1 双稳态触发器特点：
1、有 两个稳定状态,0‖态 和,1‖态 ；
2,能根据输入信号将触发器置成,0‖或,1‖态 ；
3、输入信号消失后，被置成的,0‖或,1‖态能保存下来，即具有记忆功能。
双稳态触发器：
是一种具有记忆功能 的逻辑单元电路，它能储存一位二进制码。
下一页总目录 章目录 返回 上一页
7.1.1 R－ S 触发器两互补输出端
1,基本 R－ S 触发器两输入端
&
Q Q
.
G1 &
.
G2
SD RD
正常情况下，
两输出端的状态保持相反。通常以 Q端的逻辑电平表示触发器的状态，即 Q=1，
Q=0时，称为,1‖
态；反之为,0‖
态。
反馈线下一页总目录 章目录 返回 上一页触发器输出与输入的逻辑关系
1 0
01
设触发器原态为,1‖态。
翻转为,0‖态
(1) SD=1,RD = 0
1 0
10
Q Q
.
G1 &
.
& G2
SD RD
下一页总目录 章目录 返回 上一页设原态为,0‖
态
1 0
0 1
1
1 0
触发器保持
,0‖态不变复位
0
结论,不论触发器原来为何种状态，
当 SD=1，
RD=0时,
将使 触发器置,0‖或称为 复位 。
Q Q
.
G1 &
.
& G2
SD RD
下一页总目录 章目录 返回 上一页
0 1
设原态为,0‖
态
0 1
1
1
0
0翻转为,1‖
态
(2) SD=0,RD = 1
Q Q
.
G1 &
.
& G2
SD RD
下一页总目录 章目录 返回 上一页设原态为,1‖
态
0 1
1 0
0
0 1
触发器保持
,1‖态不变置位
1
结论,不论触发器原来为何种状态，
当 SD=0，
RD=1时,
将使 触发器置,1‖或称为 置位 。
Q Q
.
G1 &
.
& G2
SD RD
下一页总目录 章目录 返回 上一页
1 1
设原态为,0‖
态 0 1
0
0
1
1保持为,0‖
态
(3) SD=1,RD = 1
Q Q
.
G1 &
.
& G2
SD RD
下一页总目录 章目录 返回 上一页设原态为,1‖
态
1 1
1 0
0
0 1
触发器保持
,1‖态不变
1
当 SD=1，
RD=1时,
触发器保持原来的状态，
即 触发器具有保持、记忆功能 。
Q Q
.
G1 &
.
& G2
SD RD
下一页总目录 章目录 返回 上一页
1 1
0 0
1 1
1
1 1 1 1
0
若 G1先翻转，则触发器为,0‖态
―1‖态
(4) SD=0,RD = 0
当信号 SD= RD = 0
同时变为 1时，由于与非门的翻转时间不可能完全相同，触发器状态可能是,1‖态，
也可能是,0‖态，
不能根据输入信号确定。
Q Q
.
G1 &
.
& G2
SD RD
1 0
若先翻转下一页总目录 章目录 返回 上一页基本 R－ S 触发器状态表 逻辑符号
RD(Reset Direct)-直接置,0”端 (复位端 )S
D(Set Direct)-直接置,1”端 (置位端 )
Q Q
SD RD
SD RD Q
1 0 0 置 0
0 1 1 置 1
1 1 不变 保持
0 0 同时变 1后不确定功能低电平有效下一页总目录 章目录 返回 上一页
2,可控 RS 触发器基本 R-S触发器导引电路 & G4
S R
& G3
C
.
& G1 & G2
.
SD RD
Q Q
时钟脉冲下一页总目录 章目录 返回 上一页当 C=0时
0
1 1
R,S 输入状态不起作用。
触发器状态不变
1 1
.
& G1 & G2
.
SD RD
Q Q
& G4
S R
& G3
C
SD,RD 用于预置触发器的初始状态，
工作过程中应处于高电平，对电路工作状态无影响。
被封锁被封锁下一页总目录 章目录 返回 上一页当 C = 1 时
1
打开触发器状态由 R,S
输入状态决定。
1 1
打开触发器的翻转时刻受 C控制
（ C高电平时翻转）,而触发器的状态由
R,S的状态 决定。
.
& G1 & G2
.
SD RD
Q Q
& G4
S R
& G3
C
下一页总目录 章目录 返回 上一页当 C = 1 时
1
打开
(1) S=0,R=0
0 0
1 1
触发器保持原态触发器状态由 R,S
输入状态决定。
1 1
打开
.
& G1 & G2
.
SD RD
Q Q
& G4
S R
& G3
C
下一页总目录 章目录 返回 上一页
1 10
1 0
10(2) S = 0,R= 1
触发器置,0‖
(3) S =1,R= 0
触发器置,1‖
1 1
.
& G1 & G2
.
SD RD
Q Q
& G4
S R
& G3
C
下一页总目录 章目录 返回 上一页
11 1
00
11
1 1
0
若先翻若先翻
Q=1Q=0
1 1
(4) S =1,R= 1
当时钟由 1变 0 后触发器状态不定 11
.
& G1 & G2
.
SD RD
Q Q
& G4
S R
& G3
C
下一页总目录 章目录 返回 上一页可控 RS状态表
0 0
S R
0 1 0
1 0 1
1 1 不定
Qn+1
Qn
Qn—时钟到来前触发器的状态
Qn+1—时钟到来后触发器的状态逻辑符号
Q Q
S RCSD RD
C高电平时触发器状态由 R,S确定跳转下一页总目录 章目录 返回 上一页例,画出可控 R－ S 触发器的输出波形
R
S
C
不定不定可控 R－ S状态表
C高电平时触发器状态由 R,S确定
Q
Q
0
1
0 0
S R
0 1 0
1 0 1
1 1 不定
Qn+1
Qn
下一页总目录 章目录 返回 上一页存在问题,时钟脉冲不能过宽，否则出现空翻现象，即在一个时钟脉冲期间触发器翻转一次以上。
C
克服办法：采用 JK触发器或 D 触发器
0 0
S R
0 1 0
1 0 1
1 1 不定
Qn+1
Qn
Q=S
Q=R
下一页总目录 章目录 返回 上一页
22.1.2 主从 JK触发器
1.电路结构从触发器主触发器反馈线 C
C
KQR
QJS
R?C
F主 Q?
J K
Q?
S?
RS C
F从Q Q
Q Q
SD RD
1
互补时钟控制主、从触发器不能同时翻转下一页总目录 章目录 返回 上一页
2,工作原理
0
1
F主 打开
F主 状态由 J,K决定，接收信号并暂存。
F从 封锁
F从 状态保持不变。
0
1
C
RS C
F从Q Q
Q Q
SD RD
1
R?C
F主 Q?
J K
Q?
S?
C
C0 1
下一页总目录 章目录 返回 上一页
1
0
状态保持不变。
从触发器的状态取决于主触发器，并保持主、从状态一致，因此称之为主从触发器。
F从 打开
F主 封锁
0
RS C
F从Q Q
Q Q
SD RD
1
R?C
F主 Q?
J K
Q?
S?
C
C 0
1
C
0
1
0
下一页总目录 章目录 返回 上一页
1
0
0
1
0
C高电平时触发器接收信号并暂存（即 F
主 状态由 J,K决定，
F从 状态保持不变）。
要求 C高电平期间 J,K
的状态保持不变。
C下降沿 ( )触发器翻转 （ F从 状态与 F主 状态一致）。
C低电平时,F主 封锁
J,K不起作用
C
RS C
F从Q Q
Q Q
SD RD
1
R?C
F主 Q?
J K
Q?
S?
C
下一页总目录 章目录 返回 上一页
0
1
RS C
F从Q Q
Q Q
SD RD
1
R?C
F主 Q?
J K
Q?
S?
C
C
0
1
0
分析 JK触发器的逻辑功能
(1)J=1,K=1
设触发器原态为,0‖态翻转为,1‖态
1 1 01
1 0
1 0
1 0
0 1
状态不变主从状态一致状态不变
0
1
下一页总目录 章目录 返回 上一页
RS C
F从Q Q
Q Q
SD RD
1
R?C
F主 Q?
J K
Q?
S?
C
C
0
1
0
(1)J=1,K=1
1 0
设触发器原态为,1‖态为“？”状态
J=1,K=1时，每来一个时钟脉冲，状态翻转一次,即具有计数功能。
(1)J=1,K=1
跳转下一页总目录 章目录 返回 上一页
0
1
RS C
F从Q Q
Q Q
SD RD
1
R?C
F主 Q?
J K
Q?
S?
C
C
0
1
0
(2)J=0,K=1
设触发器原态为,1‖态翻转为,0‖态
0 1 10
0 1
0 1
0 1
1 0
0
1
设触发器原态为,0‖态为“？”态下一页总目录 章目录 返回 上一页
0
1
RS C
F从Q Q
Q Q
SD RD
1
R?C
F主 Q?
J K
Q?
S?
C
C
0
1
0
(3)J=1,K=0
设触发器原态为,0‖态翻转为,1‖态
1 0 01
1 0
1 0
1 0
0 1
0
1
设触发器原态为,1‖态为“？”态下一页总目录 章目录 返回 上一页
RS C
F从Q Q
Q Q
SD RD
1
R?C
F主 Q?
J K
Q?
S?
C
C
0
1
0
(4)J=0,K=0
设触发器原态为,0‖态保持原态
0 0 01
0 0
0 1
保持原态保持原态下一页总目录 章目录 返回 上一页
RS C
F从Q Q
Q Q
SD RD
1
R?C
F主 Q?
J K
Q?
S?
C
C
0
1
0
0 1结论：
nQJS
nKQR
C高电平时 F主 状态由 J,K决定,F从 状态不变。
C下降沿 ( )触发器翻转 （ F从 状态与 F主状态一致）。
下一页总目录 章目录 返回 上一页
3,JK触发器的逻辑功能
nQJS nKQR
Qn
1
0
0
1
1
1
0
0
Qn
0 0
0 1 0
1 0 1
Qn+1
Qn
S ' R '
0
1
C高电平时 F主 状态由 J,K决定,F从 状态不变。
C下降沿 ( )触发器翻转 （ F从 状态与 F主状态一致）。
J K Qn Qn+1
0 0
0 1
1 0
1 1
JK触发器状态表
0
1
0
1
0
1
0
1
下一页总目录 章目录 返回 上一页
J K Qn+1
0 0 Qn
0 1 0
1 0 1
1 1 Qn
JK触发器状态表
(保持功能 )
(置,0‖功能 )
(置,1‖功能 )
(计数功能 )
C下降沿触发翻转
SD,RD为直接置 1、置 0 端，不受时钟控制，
低电平有效,触发器工作时 SD,RD应接高电平。
逻辑符号
C
Q
J KSD RD
Q
下一页总目录 章目录 返回 上一页例,JK 触发器工作波形
C
J
K
Q
下降沿触发翻转下一页总目录 章目录 返回 上一页基本 R-S触发器导引电路
& G2& G1
Q Q
SD RD
& G3 & G4
& G5 & G6
C
D
22.1.3 维持阻塞 D 触发器
1.电路结构反馈线跳转下一页总目录 章目录 返回 上一页
& G2& G1
Q Q
SD RD
& G3 & G4
& G5 & G6
C
D
22.1.3 维持阻塞 D 触发器
2.逻辑功能
0
1
（ 1） D = 0
1
触发器状态不变
0
当 C = 0时 1 1
0当 C = 1时
0
1
0 1
触发器置,0‖
封锁在 C = 1期间,触发器保持,0‖不变下一页总目录 章目录 返回 上一页
& G2& G1
Q Q
SD RD
& G3 & G4
& G5 & G6
C
D
22.1.3 维持阻塞 D 触发器
2.逻辑功能
0
1
（ 1） D = 1
0
触发器状态不变
1
当 C = 0时 1 1
1当 C = 1时
0
1
1 0
触发器置,1‖
封锁在 C = 1期间,触发器保持,1‖不变封锁下一页总目录 章目录 返回 上一页
D触发器状态表
D Qn+1
0
1
0
1
上升沿触发翻转逻辑符号
D C
Q Q
RDSD
C上升沿前接收信号，
上降沿时触发器翻转，
（ 其 Q的状态与 D状态一致；但 Q的状态总比 D的状态变化晚一步，即 Qn+1 =Dn；
上升沿后输入 D不再起作用，触发器状态保持。 即 (不会空翻 )
结论：
下一页总目录 章目录 返回 上一页例,D 触发器工作波形图
C
D
Q
上升沿触发翻转下一页总目录 章目录 返回 上一页
22.1.4 触发器逻辑功能的转换
1,将 JK触发器转换为 D 触发器 当 J=D,K=D时，两触发器状态相同
D触发器状态表
D Qn+1
0
1
0
1
J K Qn+1
0 0 Qn
0 1 0
1 0 1
1 1 Qn
JK触发器状态表
D
1
C
Q
J KSD RD
Q
仍为下降沿触发翻转下一页总目录 章目录 返回 上一页
2,将 JK触发器转换为 T 触发器
T
C
Q
J KSD RD
QT触发器状态表
T Qn+1
0
1
Qn
Qn
(保持功能 )
(计数功能 )
J K Qn+1
0 0 Qn
0 1 0
1 0 1
1 1 Qn
JK触发器状态表当 J=K时，两触发器状态相同下一页总目录 章目录 返回 上一页
3,将 D 触发器转换为 T′触发器
T? 触发器仅具有计数功能即要求来一个 C，
触发器就翻转一次。
C
Q
D=Q D触发器状态表
D Qn+1
0
1
0
1
C
Q Q
D
下一页总目录 章目录 返回 上一页
22.2 寄存器寄存器是数字系统常用的逻辑部件，它用来存放数码或指令等。它由触发器和门电路组成。一个触发器只能存放一位二进制数，存放 n 位二进制时，
要 n个触发器。
按功能分数码寄存器移位寄存器下一页总目录 章目录 返回 上一页
22.2.1 数码寄存器仅有寄存数码的功能 。
清零寄存指令通常由 D触发器或 R-S触发器组成并行输入方式
RD..
QD
F0
d0
Q0
.
Q
.
D
F1
d1
Q1
.
d2
Q
.
D
F2
Q2
QD
F3
d3
Q3
0 000
1 101
寄存数码
1 101
触发器状态不变动画下一页总目录 章目录 返回 上一页
RDSD
d3
RDSD
d2
RDSD
d1
RDSD
d0
1
0
清零
11 00
寄存指令
&
Q0
&
Q1
&
Q2
&
Q3
取数指令
11 00
并行输出方式
& & & &
Q QQ Q
00 00
00 11
状态保持不变
1 0 1 0
1 1 1 1
下一页总目录 章目录 返回 上一页
22.2.2 移位寄存器不仅能 寄存 数码，还有 移位 的功能。
所谓移位，就是每来一个移位脉冲，寄存器中所寄存的数据就向左或向右顺序移动一位。
按移位方式分类单向移位寄存器双向移位寄存器下一页总目录 章目录 返回 上一页寄存数码
1.单向移位寄存器清零
D
1
移位脉冲
2 3 4
1011
1
Q
Q3 Q1Q2
RD
0 0 0 0
0 0 0 1
0 0 1 0
1 0 1 1
0 1 0 1
Q
J
K
F0
Q1
Q
J
K
F2
Q
J
K
F1
Q
J
K
F3
数据依次向左移动，称左移寄存器，
输入方式为串行输入。
QQQ
从高位向低位依次输入动画下一页总目录 章目录 返回 上一页
1 1 10
0 1 01
1 0 01
1 0 00
输出再输入四个移位脉冲,1011
由高位至低位依次从 Q3端输出。
串行输出方式清零
D1011
1
Q
Q3 Q1Q2
RD
Q
J
K
F0
Q1
Q
J
K
F2
Q
J
K
F1
Q
J
K
F3
QQQ
5
移位脉冲
7 86
动画下一页总目录 章目录 返回 上一页左移寄存器波形图
1 2 3 4 5 6 7 8
C 1 1 1
1
0
1
1
D
Q0
Q3
Q2
Q1
0待存数据
1011存入寄存器
0
111
从 Q3取出下一页总目录 章目录 返回 上一页四位 左移移位寄存器状态表
0 0 0 11
2
3
移位脉冲 Q2 Q1 Q0 移位过程Q3 寄 存 数 码 D
0 0 1 1 10 0 0 0 清 零
1 10 左移一位
0 0 1 0 1 1 左移二位
0 1 0 1 1 左移三位
1 0 1 14 左移四位并 行 输 出再继续输入四个移位脉冲,从 Q3端串行输出 1011数码右移移位寄存器下一页总目录 章目录 返回 上一页
1 清零
0
寄存指令并行输入串行输出D
Q2SD
RD
d2
&
F2
Q1SD
RD
d1
&
F1
Q0SD
RD
d0
&
F0
D D
Q3SD
RD
d3
&
F3
D串行输入移位脉冲
D
C
2.并行、串行输入 /串行输出寄存器下一页总目录 章目录 返回 上一页寄存器分类并行输入 /并行输出串行输入 /并行输出并行输入 /串行输出串行输入 /串行输出
F3 F2 F1 F0
d0d1d2d3
Q0Q1Q2Q3
F3 F2 F1 F0 d
Q0Q1Q2Q3
F3 F2 F1 F0
d0d1d2d3
Q3
Q3
F3 F2 F1 F0 d
下一页总目录 章目录 返回 上一页
3,双向移位寄存器,既能左移也能右移。
D
Q2
D
Q1
D
Q0
>1
&
1 1
>1
&
>1
&.
RD
C
S
左移输入待输数据由低位至高位依次输入待输数据由高位至低位依次输入
1 0 1
右移输入移位控制端
0 0 0
0 0 0
& &&
010 动画下一页总目录 章目录 返回 上一页右移串行输入左移串行输入
UCC Q0 Q1 Q2 Q3 S1 S0C
16 15 14 13 12 11 10 9
1 3 4 5 6 7 82
D0 D1 D2 D3DSR DSLRD GND
CT74LS194
并行输入下一页总目录 章目录 返回 上一页
0
1
1
1
1
0 0
0 1
1 0
1 1
直接清零 (异步 )
保 持右移 (从 Q0向右移动 )
左移 (从 Q3向左移动 )
并行输入
RD C S1 S0 功 能
CT74LS194功能表
UCC Q0 Q1 Q2 Q3 S1 S0C
16 15 14 13 12 11 10 9
CT74LS194
1 3 4 5 6 7 82
D0 D1 D2 D3DSR DSLRD GND
下一页总目录 章目录 返回 上一页
22.3 计数器计数器是数字电路和计算机中广泛应用的一种逻辑部件，可累计输入脉冲的个数，可用于定时、分频、时序控制等。
分类加法计数器减法计数器可逆计数器
(按计数功能 )
异步计数器同步计数器 (按计数脉冲引入方式 )
二 进制计数器十 进制计数器
N 进制计数器
(按计数制 )
下一页总目录 章目录 返回 上一页
22.3.1 二进制计数器按二进制的规律累计脉冲个数，它也是构成其它进制计数器的基础。要构成 n位二进制计数器，
需用 n个具有计数功能的触发器。
1,异步二进制加法计数器异步计数器：计数脉冲 C不是同时加到各位触发器 。
最低位触发器由计数脉冲触发翻转，其他各位触发器有时需由相邻低位触发器输出的进位脉冲来触发，
因此各位触发器状态变换的时间先后不一，只有在前级触发器翻转后,后级触发器才能翻转。
下一页总目录 章目录 返回 上一页二 进 制 数
Q2 Q1 Q0
0 0 0 0
1 0 0 1
2 0 1 0
3 0 1 1
4 1 0 0
5 1 0 1
6 1 1 0
7 1 1 1
8 0 0 0
脉冲数
(C)
二进制加法计数器状态表从状态表可看出：
最低位触发器来一个脉冲就翻转一次,每个触发器由 1变为 0 时，
要产生进位信号,
这个进位信号应使相邻的高位触发器翻转。
下一页总目录 章目录 返回 上一页
1
0
1
0
当 J,K=1时，具有计数功能，每来一个脉冲触发器就翻转一次,清零
RD
Q
J
K
Q
Q0
F0
Q
J
K
Q
Q1
F1
Q
J
K
Q
Q2
F2 C
计数脉冲三位异步二进制加法计数器在电路图中 J,Ｋ 悬空表示 J,K=1
下降沿触发翻转每来一个 C
翻转一次当相邻低位触发器由 1变 0 时翻转下一页总目录 章目录 返回 上一页异步二进制加法器工作波形
2分频
4分频
8分频每个触发器翻转的时间有先后，
与计数脉冲不同步
C
1 2 3 4 5 6 7 8
Q0
Q1
Q2
下一页总目录 章目录 返回 上一页用 D触发器构成三位二进制异步加法器
？？
2、若构成减法计数器 C又如何连接？
1、各触发器 C应如何连接？
各 D触发器已接成 T′触发器，即具有计数功能
C
清零RD
Q
DQ
Q0
F0
Q
DQ
Q0
F0
Q
DQ
Q3
F3
下一页总目录 章目录 返回 上一页
2,同步二进制加法计数器异步二进制加法计数器线路联接简单。
各触发器是逐级翻转，因而工作速度较慢。
同步计数器,计数脉冲同时接到各位触发器，各触发器状态的变换与计数脉冲同步。
同步计数器由于各触发器同步翻转，因此工作速度快。但接线较复杂。
同步计数器组成原则,
根据翻转条件,确定触发器级间连接方式 —找出
J,K输入端的联接方式。
下一页总目录 章目录 返回 上一页二 进 制 数
Q2 Q1 Q0
0 0 0 0
1 0 0 1
2 0 1 0
3 0 1 1
4 1 0 0
5 1 0 1
6 1 1 0
7 1 1 1
8 0 0 0
脉冲数
(C)
二进制加法计数器状态表从状态表可看出：
最低位触发器 F0
每来一个脉冲就翻转一次；
F1：当 Q0=1时，
再来一个脉冲则翻转一次；
F2：当 Q0=Q1= 1时，
再来一个脉冲则翻转一次。
下一页总目录 章目录 返回 上一页四位二进制同步加法计数器级间连接的逻辑关系触发器翻转条件 J,K端逻辑表达式 J,K端逻辑表达式
F0 每输入一 C翻一次
F1
F2
F3
J0 =K0 =1
Q0 =1 J1 =K1 = Q0
Q0 = Q1 = 1 J2 =K2 = Q1 Q0
Q0 = Q1 = Q2 = 1 J3 =K3= Q1 Q1 Q0
J0 =K0 =1
J1 =K1 = Q0
J2 =K2 = Q1 Q0
J3 =K3 = Q2 Q1 Q0
由 J,K端逻辑表达式，可得出四位同步二进制计数器的逻辑电路。（只画出三位同步二进制计数器的逻辑电路）
（加法） （减法）
下一页总目录 章目录 返回 上一页三位同步二进制加法计数器计数脉冲同时加到各位触发器上,当每个到来后触发器状态是否改变要看 J,K的状态。
最低位触发器
F0每一个脉冲就翻转一次；
F1：
当 Q0=1时，再来一个脉冲则翻转一次；
F2：
当 Q0=Q1= 1时，
再来一个脉冲则翻转一次。
RD
Q
J
K
Q
Q0
F0
Q
J
K
Q
Q1
F1
Q
J
K
Q
Q2
F2
C
计数脉冲下一页总目录 章目录 返回 上一页
C
1 2 3 4 5 6 7 8
Q0
Q1
Q2
各触发器状态的变换和计数脉冲同步下一页总目录 章目录 返回 上一页例,分析图示逻辑电路的逻辑功能,说明其用处。
设初始状态为,000‖。
RD
Q
J
K
Q
Q0
F0
Q
J
K
Q
Q1
F1
Q
J
K
Q
Q2
F2
C
计数脉冲下一页总目录 章目录 返回 上一页解,1,写出 各触发器
J,K端和 C端的逻辑表达式
C0= CK0 =1J0 =Q2
K1 =1J1 =1 C1= Q0
J2=Q0Q1 K2 =1 C2= C
RD
Q
J
K
Q
Q0
F0
Q
J
K
Q
Q1
F1
Q
J
K
Q
Q2
F2
C
计数脉冲下一页总目录 章目录 返回 上一页解：当初始状态为,000‖时，
各触发器 J,K端和 C端的电平 为
C0= C=0 K0 =1J0 =Q2=1
K1 =1J1 =1 C1= Q0=0
J2=Q0Q1=0 K2 =1 C2= C=0
RD
Q
J
K
Q
Q0
F0
Q
J
K
Q
Q1
F1
Q
J
K
Q
Q2
F2
C
计数脉冲下一页总目录 章目录 返回 上一页
0 1 1 1 1 1
C J2=Q0Q1 K2 =1 J1 = K1 =1 K0 =1J0 =Q2 Q2 Q1 Q0
0 1 1 1 1 1
0 1 1 1 1 1
1 1 1 1 1 1
0 1 1 1 0 1
0 1 1 1 1 10 0 0 0
1 0 0 1
2 0 1 0
3 0 1 1
4 1 0 0
5 0 0 0
由表可知，经 5个脉冲循环一次,为五进制计数器。
2.列写状态转换表，分析其状态转换过程
C1= Q0
由于计数脉冲没有同时加到各位触发器上，所以为 异步计数器 。
下一页总目录 章目录 返回 上一页异步五进制计数器工作波形
C
1 2 3 4 5
Q0
Q1
Q2
下一页总目录 章目录 返回 上一页
22.3.2 十进制计数器十进制计数器：
计数规律：“逢十进一”。它是用 四位二进制数 表示对应的 十进制数,所以又称为二 -十进制计数器。
四位二进制可以表示十六种状态，为了表示十进制数的十个状态，需要去掉六种状态，具体去掉哪六种状态，有不同的安排，这里仅介绍广泛使用 8421编码的十进制计数器。
下一页总目录 章目录 返回 上一页二进制数
Q3 Q2 Q1 Q0脉冲数 (C) 十进制数
0
1
2
3
4
5
6
7
8
9
10
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
0 0 0 0
0
1
2
3
4
5
6
7
8
9
0
十进制加法计数器状态表下一页总目录 章目录 返回 上一页
RD
Q
J
K
Q
F0
Q
J
K
Q
F1
C
计数脉冲
Q
J
K
Q
F2
Q
J
K
Q
Q3
F3
Q2 Q1 Q0
十进制同步加法计数器下一页总目录 章目录 返回 上一页
Q0
Q1
Q2
Q3
C
1 2 3 4 5 6 7 8 9 10
十进制计数器工作波形下一页总目录 章目录 返回 上一页
22.3.3 中规模数字集成电路计数器
1,CT74LS290(T1290)二 -五 -十进制集成计数器
Q1
RD
C0
&
R02R01S
91 S92
&
Q
J
K
Q
F1
Q
J
K
Q
F2
Q2
Q
J
K
Q
F3
Q3
RDRDRD
SD SD
C1
Q0
Q
J
K
Q
F0
下一页总目录 章目录 返回 上一页逻辑功能及外引线排列
110?
1 0
清零0 00 0Q
1
RD
C0
&
R02R01S
91 S92
&
Q
J
K
Q
F1
Q
J
K
Q
F2
Q2
Q
J
K
Q
F3
Q3
RDRDRD
SD SD
C1
Q0
Q
J
K
Q
F0
（ 1） R01,R02,
置,0‖输入端逻辑功能下一页总目录 章目录 返回 上一页逻辑功能及外引线排列
0
置,9‖1 10 0Q
1
RD
C0
&
R02R01S
91 S92
&
Q
J
K
Q
F1
Q
J
K
Q
F2
Q2
Q
J
K
Q
F3
Q3
RDRDRD
SD SD
C1
Q0
Q
J
K
Q
F0
（ 1） S91,S92,
置,9‖输入端逻辑功能
1 1?
下一页总目录 章目录 返回 上一页逻辑功能及外引线排列
Q1
RD
C0
&
R02R01S
91 S92
&
Q
J
K
Q
F1
Q
J
K
Q
F2
Q2
Q
J
K
Q
F3
Q3
RDRDRD
SD SD
C1
Q0
Q
J
K
Q
F0
计数功能
0?0
1 1
下一页总目录 章目录 返回 上一页
Q1
RD
C0
&
R02R01S
91 S92
&
Q
J
K
Q
F1
Q
J
K
Q
F2
Q2
Q
J
K
Q
F3
Q3
RDRDRD
SD SD
C1
Q0
Q
J
K
Q
F0
0?0
1 1
输入脉冲输出二进制输入脉冲输出五进制下一页总目录 章目录 返回 上一页
Q1
RD
C0
&
R02R01S
91 S92
&
Q
J
K
Q
F1
Q
J
K
Q
F2
Q2
Q
J
K
Q
F3
Q3
RDRDRD
SD SD
C1
Q0
Q
J
K
Q
F0
0?0
1 1
输入脉冲输出十进制下一页总目录 章目录 返回 上一页
CT74LS290 功能表输 入 输 出
Q2Q3R01 S92S91R02 Q1 Q0
1 1 0
1 1 0
1 1
0 0 00
0 0 00
1 0 10
R01
S92S91
R02 有任一为,0‖
有任一为,0‖ 计数清零置 9
下一页总目录 章目录 返回 上一页输入计数脉冲
8421异步十进制计数器十分频输出
(进位输出 )
计数状态计数器输出
2,CT74LS290的应用
S91 N
CT74LS290
S92 Q2 Q1 N
UCCR01 R02 C0C1 Q0 Q3
地外引线排列图
1 7
814
S92
S91
Q3 Q0Q2 Q1
R01
R02 C
1 C0
下一页总目录 章目录 返回 上一页输入脉冲十分频输出
5421异步十进制计数器
Q1
Q2
Q3
Q0
C
1 2 3 4 5 6 7 8 9 10
工作波形
S92
S91
Q0 Q3Q1 Q2
R01
R02 C
1 C0
下一页总目录 章目录 返回 上一页
S92
S91
Q3 Q0Q2 Q1
R01
R02 C
1 C0
五进制输出计数脉冲输入异步五进制计数器
C
1 2 3 4 5
Q1
Q2
Q3
工作波形下一页总目录 章目录 返回 上一页如何构成 N进制计数器反馈置,0‖法,当满足一定的条件时，利用计数器的复位端强迫计数器清零，重新开始新一轮计数。
利用反馈置,0‖法可用已有的计数器得出小于原进制的计数器。
例：用一片 CT74LS290可构成十进制计数器，如将十进制计数器适当改接，利用其清零端进行反馈清零，则可得出十以内的任意进制计数器。
下一页总目录 章目录 返回 上一页用一片 CT74LS290构成十以内的任意进制计数器例：六进制计数器二进制数
Q3 Q2 Q1 Q0脉冲数 (C) 十进制数
0
1
2
3
4
5
6
7
8
9
10
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
0 0 0 0
0
1
2
3
4
5
6
7
8
9
0
六种状态下一页总目录 章目录 返回 上一页例：六进制计数器
Q3 Q2 Q1 Q0
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
0 0 0 0
六种状态当状态 0110（ 6） 出现时，将 Q2=1,Q1=1 送到复位端 R01和 R02,使计数器立即清零 。状态 0110
仅瞬间存在。
CT74LS290为异步清零的计数器反馈置,0‖实现方法,
下一页总目录 章目录 返回 上一页
1 1
1
1
六进制计数器
S92
S91
Q3 Q0Q2 Q1
R01
R02 C
1 C0
计数脉冲计数器清零七进制计数器当出现 0110（ 6）时，
应 立即使 计数器清零，
重新开始新一轮计数。
当出现 0111(7)时,计数器 立即 清零，重新开始新一轮计数。
S92
S91
Q3 Q0Q2 Q1
R01
R02 C
1 C0
计数脉冲计数器清零
&
.
下一页总目录 章目录 返回 上一页二片 CT74LS290可构成 100以内的计数器例：二十四进制计数器二十四分频输出
.
0010(2)
0100(4)
S92
S91
Q3 Q0Q2 Q1
R01
R02 C
1 C0
计数脉冲
S92
S91
Q3 Q0Q2 Q1
R01
R02 C
1 C0
十位 个位两位十进制计数器（ 100进制）
下一页总目录 章目录 返回 上一页有两个二 -五 -十进制计数器，
高电平清零
CT74LS390外引线排列图
1
16
8
9
UCC
1Q21Q11RD 1Q0 1Q3 地1C0
2Q32Q22Q12Q02RD2C0 2C1
1C1
下一页总目录 章目录 返回 上一页十位
0100(4)
个位
0110(6)
1Q3 1Q01Q2 1Q1
1RD
1C1 1C0
计数脉冲
2Q3 2Q02Q2 2Q1
2RD
2C1 2C0
十位 个位两位十进制计数器（ 100进制）
例：用一片 TC74LS390构成四十六进制计数器
&
下一页总目录 章目录 返回 上一页
D (DOWN) — 减法脉冲输入端
U(UP) — 加法脉冲输入端
L(LOAD) — 置数端
CO — 进位端
BO — 借位端
C(CLR) — 清零端
CT74LS192外引线排列图
1
16
8
9
UCC
Q2UQ1 Q0 Q3 地D1
LBOC CO
D
CT74LS192
D0 D2 D3
下一页总目录 章目录 返回 上一页
CT74LS192功能表
1 1 0? 加 计 数
0 0 D0~D3 置 数
1 1 1 0? 保 持
1? 1 0? 减 计 数
1? 清 零
U D LOAD CLR D0~D3 功 能十进制同步加 / 减计数器下一页总目录 章目录 返回 上一页
22.3.4 环行计数器工作原理：
Q1D
F1
Q2D
F2
Q3D
F3
Q0D
F0
C
先将计数器置为 Q3 Q2 Q1 Q0=1000
而后每来一个 C，其各触发器状态依次右移一位。
即,1000 0100 0010 0001
下一页总目录 章目录 返回 上一页环行计数器工作波形
C
1 2 3 4
Q2
Q1
Q0
Q3 环行计数器可作为顺序脉冲发生器。
下一页总目录 章目录 返回 上一页
22.3.5 环行分配器
Q
J
K
Q
Q0
F0
Q
J
K
Q
Q1
F1
Q
J
K
Q
Q2
F2
C
Q0Q1Q2
K0 = Q2J0 =Q2
J1 =Q0
J2=Q1
K1 =Q0
K2 =Q1
下一页总目录 章目录 返回 上一页环行分配器工作波形
Q2
Q1
Q0
C
1 2 3 4 5 6 7 8
Q0
Q1
Q2
可产生相移为? 的顺序脉冲。
下一页总目录 章目录 返回 上一页
22.4 555定时器及其应用
555定时器是一种将模拟电路和数字电路集成于一体的电子器件。用它可以构成单稳态触发器、
多谐振荡器和施密特触发器等多种电路。 555定时器在工业控制、定时、检测、报警等方面有广泛应用。
22.4.1 555定时器的结构及工作原理
1.分压器,由三个等值电阻构成
2.比较器,由电压比较器 C1和 C2构成
3.R-S触发器
4.放电开关管 T
下一页总目录 章目录 返回 上一页
VA
VB
输出端电压控制端高电平触发端低电平触发端放电端复位端UCC
分压器 比较器 R-S触发器放电管调转地
+ +
C1
+ +
C2
Q
QRD
SD
5KΩ
5KΩ
5KΩ
T
2
4
5
6
7
8
3
1
下一页总目录 章目录 返回 上一页
<2/3 UCC <1/3 UCC 1 0
>2/3 UCC >1/3 UCC 0 1
<2/3 UCC >1/3 UCC 1 1
>2/3 UCC <1/3 UCC 0 0
RD SDV6 V2
比较结果
1/3 UCC 不允许
2/3 UCC
+ +
C1
+ +
C2
.
.
5K
Ω
5K
Ω
5K
Ω
VA
VB
UCC
RD
SD
5
6
2
下一页总目录 章目录 返回 上一页
V6 V2
<2/3 UCC <1/3 UCC
>2/3 UCC >1/3 UCC
<2/3 UCC >1/3 UCC
Q T
1
0
保持导通截止保持综上所述,555功能表为：
Q
QRD
SD
T 输出
RD SD
1 0
10
1 1
Q T
1
0
保持导通截止保持下一页总目录 章目录 返回 上一页
1,由 555定时器组成的多谐振荡器多谐振荡器 是一种 无稳态 触发器，接通电源后，
不需外加触发信号，就能产生矩形波输出。由于矩形波中含有丰富的谐波，故称为多谐振荡器。
多谐振荡器 是一种常用的脉冲波形发生器,触发器和时序电路中的时钟脉冲一般是由多谐振荡器产生的。
22.4.2 定时器电路的应用下一页总目录 章目录 返回 上一页
UCC
+ +
C1
+ +
C2
Q
QRD
SD
.
.
.
5KΩ
5KΩ
5K
Ω
VA
VB
T
1
32
4
5
6
7
8 (复位端 )
(地 )
uO
1,由 555定时器组成的多谐振荡器接通电源通电前
uC=0
0
1
1
1
0
0
>2/3 UCC
RD=1
SD=0
.
.
uC
R1
R2
.
+
–
C充电
C放电
1
<1/3
下一页总目录 章目录 返回 上一页
485
6
2
7 1
3
+UCC
uO
.
uC,.
C
R1
R2
tp1 tp2
2/3UCC
1/3UCC
RD=1
SD=0
Q=1
Q=0 T截止
Q=0
Q=1 T导通
RD=0
SD=1
tp1=(R1+R2)C ln2=0.7(R1+R2)C
tp2 =R2C ln2=0.7R2C
T=tp1+tp2 =0.7(R1+2R2)C
接通电源
C充电
C放电u
C
tO
uO
tO
下一页总目录 章目录 返回 上一页
.
uC.
+UCC
487
6
2
1
3
C
R1
R2
5
.
例,多谐振荡器构成水位监控报警电路水位正常情况下，电容 C被短接，扬声器不发音；水位下降到探测器以下时，多谐振荡器开始工作，扬声器发出报警。
+
下一页总目录 章目录 返回 上一页
22.4.2 定时器电路的应用单稳态 触发器 只有一个 稳定状态 。在未加触发脉冲前，电路处于稳定状态；在触发脉冲作用下，
电路由稳定状态翻转为暂稳定状态，停留一段时间后，电路又自动返回稳定状态。
暂稳定状态的长短，取决于电路的参数,与触发脉冲无关。
2,由 555定时器组成的单稳态触发器单稳态触发器一般用做定时、整形及延时。
下一页总目录 章目录 返回 上一页
2,由 555定时器组成的单稳态触发器
(地 )
uC
R1
+UCC
ui
UCC
+
+C1
+ +
C2
Q
QRD
SD
5KΩ
5KΩ
5K
Ω
VA
VB
T
1
3
48 (复位端 )
uO
6
5
2
7
接通电源
>2/3 UCC
0
1 1 0
1
Q=0
导通
1 稳定状态下一页总目录 章目录 返回 上一页
2,由 555定时器组成的单稳态触发器
(地 )
uC
R1
+UCC
ui
UCC
+
+C1
+ +
C2
Q
QRD
SD
5KΩ
5KΩ
5K
Ω
VA
VB
T
1
3
48 (复位端 )
uO
6
5
2
7
1
1 0
1
Q=1
截止暂稳状态
0
< 1/3 UCC
0
0
1
下一页总目录 章目录 返回 上一页
2,由 555定时器组成的单稳态触发器
(地 )
uc
R1
+UCC
ui
UCC
+
+C1
+ +
C2
Q
QRD
SD
5KΩ
5KΩ
5K
Ω
VA
VB
T
1
3
48 (复位端 )
uO
6
5
2
7
>2/3 UCC
1
0 1
0
Q=1
0
1 1
1
0
稳定状态
Q=0
下一页总目录 章目录 返回 上一页
+UCC
485
6
2
7 1
3
.
.
.0.01μ F
uC
C
ui uo
R
ui
t
uC
t
uO
t
(>1/3UCC)
Q=0
Q=1
T导通,C
通过 T放电,uC? 0
接通电源
RD=0
SD=1 保持,0‖
态
RD=1
SD=1
上升到 2/3 UCC
下一页总目录 章目录 返回 上一页
ui
t
uC
tuO
t
暂稳态
tp
tp =RC ln3=1.1RC
+UCC
485
6
2
7 1
3
.
.
.0.01μ F
uC
C
ui uO
2/3UCC
RD=1
SD=0
Q=1
Q=0 T截止C充电
RD=0S
D=1
Q=0
Q=1
因此暂稳态的长短取决于 RC时间常数
R
下一页总目录 章目录 返回 上一页例 1,单稳态触发器构成定时检测
&
ui uB
uA uo
ui
t
uB
t
uo
t
uA
t
下一页总目录 章目录 返回 上一页例 2,单稳态触发器构成 短时用照明灯
4 8
1
6
2
3
5
7 u
o
ui
UCC
S
R
C
ui
t
uo
tt
p
若 S未按下,则 ui = 1
若 S按下,则 ui = 0
下一页总目录 章目录 返回 上一页
uo
按一下按钮 S
未按 0
KT的线圈不通电
KT 的触点断开灯灭
1 通电 闭合 亮灯亮的时间为,tp = 1.1 R C
4 8
1
6
2
3
5
7 u
O
ui
UCC
CS
KT
KT
D1
D2
R
~
下一页总目录 章目录 返回 上一页
22.5 应用举例
22.5.1优先裁决电路
&
&
&
>1
&
&
&
LED1
150?
150?
LED2
+U
A1
A2
R
S
RD
RD
SD
SD
Q
Q
Q
Q
下一页总目录 章目录 返回 上一页工作原理：
&
&
&
>1
&
&
&
LED1
150?
150?
LED2
+U
A1
A2
R
S
RD
RD
SD
SD
Q
Q
Q
Q
开始比赛时，按下复位开关 S。
0
0
1
不亮不亮
1
1
0
0
未比赛时 A1,A2为,0‖复位开关 S断开。
下一页总目录 章目录 返回 上一页工作原理：
&
&
&
>1
&
&
&
LED1
150?
150?
LED2
+U
A1
A2
R
S
RD
RD
SD
SD
Q
Q
Q
Q
0
0
不亮不亮
1
10
0 1
优先到达
0
1
1
亮
0
0
0
1
封锁保持不变下一页总目录 章目录 返回 上一页
22.5.2 四人抢答电路
4?300?LED
CRD
1Q
1Q
&G1
74LS175
S1
4?1M?
+5V
S2
S3
S4
&G3
&G2
+5V
8?
3DG100
10K?
C
1D
2D
3D
4D
2Q
4Q
4Q
3Q
3Q
2Q
工作原理,抢答前清,0‖
0
0
0
0
截止
0
动画下一页总目录 章目录 返回 上一页
4?300?LED
CRD
1Q
1Q
&G1
74LS175
S1
4?1M?
+5V
S2
S3
S4
&G3
&G2
+5V
8?
3DG100
10K?
C
1D
2D
3D
4D
2Q
4Q
4Q
3Q
3Q
2Q
抢答开始，若 S1先被按下,1D=―1‖
1
0
0
0
亮
0
1 导通响
0封锁各触发器状态保持不变。
动画
