主编 李中发制作 李中发
2003年 7月电工电子技术基础第 1O章 组合逻辑电路学习要点
二进制、二进制与十进制的相互转换
逻辑代数的公式与定理、逻辑函数化简
逻辑门电路的逻辑符号及逻辑功能
组合电路的分析方法和设计方法
典型组合逻辑电路的功能第 1O章 组合逻辑电路
10.1 数字电路概述
10.2 逻辑门电路
10.3 逻辑函数及其化简
10.4 组合逻辑电路的分析与设计
10.5 组合逻辑部件
10.1 数字电路概述
10.1.1 数字信号与数字电路模拟信号：在时间上和数值上连续的信号。
数字信号：在时间上和数值上不连续的（即离散的）信号。
uu
模拟信号波形 数字信号波形
t t
对模拟信号进行传输、
处理的电子线路称为模拟电路。
对数字信号进行传输、
处理的电子线路称为数字电路。
（ 1）工作信号是二进制的数字信号，在时间上和数值上是离散的（不连续），反映在电路上就是低电平和高电平两种状态（即 0和 1两个逻辑值）。
（ 2）在数字电路中，研究的主要问题是电路的逻辑功能，即输入信号的状态和输出信号的状态之间的逻辑关系。
（ 3）对组成数字电路的元器件的精度要求不高，只要在工作时能够可靠地区分 0和
1两种状态即可 。
数字电路的特点
（ 1）进位制：表示数时，仅用一位数码往往不够用，必须用进位计数的方法组成多位数码。多位数码每一位的构成以及从低位到高位的进位规则称为进位计数制，简称进位制。
10.1.2 数制与编码
（ 2）基 数：进位制的基数，就是在该进位制中可能用到的数码个数。
（ 3） 位 权（位的权数）：在某一进位制的数中，每一位的大小都对应着该位上的数码乘上一个固定的数，这个固定的数就是这一位的权数。权数是一个幂。
1、数制数码为,0～ 9；基数是 10。
运算规律：逢十进一，即,9＋ 1＝ 10。
十进制数的权展开式：
(1)、十进制
５ ５ ５ ５
５ × １０ ３ ＝５０００
５ × １０ ２ ＝ ５００
５ × １０ １ ＝ ５０
５ × １０ ０ ＝ ５
＝５５５５
103,102,101,100称为十进制的权。各数位的权是 10的幂。
同样的数码在不同的数位上代表的数值不同。
＋
任意一个十进制数都可以表示为各个数位上的数码与其对应的权的乘积之和，称权展开式。
即,(5555)10＝ 5× 103 ＋ 5× 102＋ 5× 101＋ 5× 100
又如,(209.04)10＝ 2× 102 ＋ 0× 101＋ 9× 100＋ 0× 10－ 1＋ 4 × 10－ 2
(2)、二进制数码为,0,1；基数是 2。
运算规律：逢二进一，即,1＋ 1＝ 10。
二进制数的权展开式：
如,(101.01)2＝ 1× 22 ＋ 0× 21＋ 1× 20＋ 0× 2－ 1＋ 1 × 2－ 2
＝ (5.25)10
加法规则,0+0=0,0+1=1,1+0=1,1+1=10
乘法规则,0× 0=0,0× 1=0,1× 0=0,1× 1=1
运算规则各数位的权是２的幂二进制数只有 0和 1两个数码，它的每一位都可以用电子元件来实现，且运算规则简单，相应的运算电路也容易实现。
数码为,0～ 7；基数是 8。
运算规律：逢八进一，即,7＋ 1＝ 10。
八进制数的权展开式：
如,(207.04)10＝ 2× 82 ＋ 0× 81＋ 7× 80＋ 0× 8－ 1＋ 4 × 8－ 2
＝ (135.0625)10
(3)、八进制
(4)、十六进制数码为,0～ 9,A～ F；基数是 16。
运算规律：逢十六进一，即,F＋ 1＝ 10。
十六进制数的权展开式：
如,(D8.A)2＝ 13× 161 ＋ 8× 160＋ 10 × 16－ 1＝ (216.625)10
各数位的权是 8的幂各数位的权是 16的幂结论
① 一般地,N进制需要用到 N个数码，基数是 N；运算规律为逢 N进一。
②如果一个 N进制数 M包含ｎ位整数和ｍ位小数，即
(an-1 an-2 … a 1 a0 · a－ 1 a－ 2 … a － m)2
则该数的权展开式为：
(M)2 ＝ an-1× Nn-1 ＋ an-2 × Nn-2 ＋ … ＋ a1× N1＋ a0 × N0
＋ a－ 1 × N-1＋ a－ 2 × N-2＋ … ＋ a－ m× N-m
③ 由权展开式很容易将一个 N进制数转换为十进制数。
几种进制数之间的对应关系十进制数 二进制数 八进制数 十六进制数
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
0
1
2
3
4
5
6
7
10
11
12
13
14
15
16
17
0
1
2
3
4
5
6
7
8
9
A
B
C
D
E
F
数制转换
（ 1）二进制数转换为八进制数,将二进制数由小数点开始，
整数部分向左，小数部分向右，每 3位分成一组，不够 3位补零，则每组二进制数便是一位八进制数。
将 N进制数按权展开，即可以转换为十进制数。
(1)、二进制数与八进制数的相互转换
1 1 0 1 0 1 0,0 10 0 0 ＝ (152.2)8
（ 2）八进制数转换为二进制数：将每位八进制数用 3位二进制数表示 。
= 011 111 100,010 110(374.26)8
(2)、二进制数与十六进制数的相互转换
1 1 1 0 1 0 1 0 0,0 1 10 0 0 0 ＝ (1D4.6)16
= 1010 1111 0100,0111 0110(AF4.76)16
二进制数与十六进制数的相互转换，按照每 4位二进制数对应于一位十六进制数进行转换。
(3)、十进制数转换为二进制数采用的方法 — 基数连除、连乘法原理,将整数部分和小数部分分别进行转换。
整数部分采用基数连除法，小数部分采用基数连乘法。转换后再合并。
2 44 余数 低位
2 22 ……… 0= K
0
2 11 ……… 0= K
1
2 5 ……… 1= K
2
2 2 ……… 1= K
3
2 1 ……… 0= K
4
0 ……… 1= K
5
高位
0,375
× 2 整数 高位
0,750 ……… 0 = K
－ 1
0,750
× 2
1,500 ……… 1 = K
－ 2
0,500
× 2
1,000 ……… 1 = K
－ 3
低位整数部分采用基数连除法，
先得到的余数为低位，后得到的余数为高位。
小数部分采用基数连乘法，
先得到的整数为高位，后得到的整数为低位。
所以,(44.375)10＝ (101100.011)2
采用基数连除、连乘法，可将十进制数转换为任意的 N进制数。
用一定位数的二进制数来表示十进制数码、字母、符号等信息称为编码。
用以表示十进制数码、字母、符号等信息的一定位数的二进制数称为代码。
数字系统只能识别 0和 1，怎样才能表示更多的数码、符号、字母呢？用编码可以解决此问题。
二 -十进制代码：用 4位二进制数 b3b2b1b0来表示十进制数中的 0 ~ 9 十个数码。简称 BCD码。
2421码的权值依次为 2,4,2,1；余 3码由 8421码加 0011
得到；格雷码是一种循环码，其特点是任何相邻的两个码字，
仅有一位代码不同，其它位相同。
用四位自然二进制码中的前十个码字来表示十进制数码，
因各位的权值依次为 8,4,2,1，故称 8421 BCD码。
2、编码常用 B C D 码十进制数 8421 码 余 3 码 格雷码 2421 码 5421 码
0
1
2
3
4
5
6
7
8
9
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
0000
0001
0011
0010
0110
0111
0101
0100
1100
1101
0000
0001
0010
0011
0100
1011
1100
1101
1110
1111
0000
0001
0010
0011
0100
1000
1001
1010
1011
1100
权 8421 2421 5421
10.2 逻辑门电路获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态。
逻辑 0和 1,电子电路中用高、低电平来表示。
逻辑门电路：用以实现基本和常用逻辑运算的电子电路。简称门电路。
基本和常用门电路有与门、或门、非门
（反相器）、与非门、或非门、与或非门和异或门等。
10.2.1 基本逻辑关系及其门电路
1,与逻辑和与门电路当决定某事件的全部条件同时具备时，结果才会发生，这种因果关系叫做与逻辑。
实现与逻辑关系的电路称为与门。
+ U
CC
(+ 5V )
R
F
D
1
A
D
2
B
3V
0V
A
B
F
&
u
A
u
B
u
F
D
1
D
2
0V 0V
0V 3 V
3 V 0V
3 V 3 V
0V
0V
0V
3V
导通 导通导通 截止截止 导通截止 截止
A B F
0 0
0 1
1 0
1 1
0
0
0
1
F=AB
与门的逻辑功能可概括为：输入有 0，输出为 0；
输入全 1，输出为 1。
F=AB
逻辑与（逻辑乘）的运算规则为：
111 001 010 000
A
B
C
F
与门的输入端可以有多个。下图为一个三输入与门电路的输入信号 A,B,C和输出信号 F的波形图。
2,或逻辑和或门电路在决定某事件的条件中,只要任一条件具备,事件就会发生,这种因果关系叫做或逻辑 。
实现或逻辑关系的电路称为或门 。
A
D
1
B
D
2
3 V
0V
F
R
A
B
F
≥ 1
u
A
u
B
u
F
D
1
D
2
0V 0V
0V 3 V
3V 0V
3V 3V
0V
3V
3V
3V
截止 截止截止 导通导通 截止导通 导通
A B F
0 0
0 1
1 0
1 1
0
1
1
1
F=A+B
或门的逻辑功能可概括为：输入有 1，输出为 1；
输入全 0，输出为 0。
F=A+B
逻辑或（逻辑加）的运算规则为：
111 001 010 000
或门的输入端也可以有多个。下图为一个三输入或门电路的输入信号 A,B,C和输出信号 F的波形图。
A
B
C
F
3,非逻辑和非门电路决定某事件的条件只有一个，当条件出现时事件不发生，而条件不出现时，事件发生，这种因果关系叫做非逻辑。
实现非逻辑关系的电路称为非门，也称反相器。
A
+ 3 V
F
电路图
1
逻辑符号
A F
R
C
R
B
A F
0
1
1
0
AF?
输入 A为高电平 1(3V)时，三极管饱和导通，输出 F为低电平
0（ 0V)；输入 A为低电平 0(0V)时，三极管截止，输出 F为高电平 1（ 3V)。
逻辑非（逻辑反）的运算规则为：
01 10
4,复合门电路将与门、或门、非门组合起来，可以构成多种复合门电路。
A
B
& F
(b ) 逻辑符号
A
B
F& 1
(a ) 与非门的构成
ABF?
由与门和非门构成与非门。
（ 1） 与非门
A B F
0 0
0 1
1 0
1 1
1
1
1
0
与非门的逻辑功能可概括为：输入有 0，输出为 1；
输入全 1，输出为 0。
A
B
≥ 1 F
( b) 逻辑符号
A
B
F≥ 1 1
( a ) 或非门的构成由或门和非门构成或非门。
BAF
（ 2）或 非门
A B F
0 0
0 1
1 0
1 1
1
0
0
0
或非门的逻辑功能可概括为：输入有 1，输出为 0；
输入全 0，输出为 1。
V
4
+ U
CC
(+ 5V )
b
1
A
B
R
1
3k Ω
V
3
V
2V
1
F
R
4
100 Ω
+ U
CC
(+ 5V )
V
5
A
B
TTL 与非门电路 V
1
的等效电路
D
3
c
1
R
1
3k Ω
R
2
750 Ω
R
3
360 Ω
R
5
3k Ω
D
1
D
2
10.2.2 集成门电路
1,TTL与非门
① 输入信号不全为 1：如 uA=0.3V,uB=3.6V
R
4
100 Ω
V
4
A
B
R
1
3k Ω
V
3
V
2V
1
F
+ V
CC
(+ 5V )
V
5
R
2
750 Ω
R
3
360 Ω
R
5
3k Ω
0.7V
0.7V
+
+
-
-
3.6V
0.3V
1V
则 uB1=0.3+0.7=1V,V2,V5截止,V3,V4导通忽略 iB3，输出端的电位为：
输出 F为高电平 1。
uF≈5―0.7―0.7 ＝ 3.6V
V
4
A
B
R
1
3k Ω
V
3
V
2
V
1
F
R
4
100 Ω
+ V
CC
(+ 5V )
V
5
R
2
750 Ω
R
3
360 Ω
R
5
3k Ω
0.7V
0.7V
+
+
-
-
+
-
0.3V
+
-
0.3V
3.6V
3.6V
② 输入信号全为 1：如 uA=uB=3.6V
2.1V
则 uB1=2.1V,V2,V5导通,V3,V4截止输出端的电位为,uF=UCES＝ 0.3V
输出 F为低电平 0。
BAF
u
A
u
B
u
F
0.3V 0.3V
0.3V 3.6V
3.6V 0.3V
3.6V 3.6V
3.6V
3.6V
3.6V
0.3V
A B F
0 0
0 1
1 0
1 1
1
1
1
0
功能表 真值表逻辑表达式：
输入有 0，输出为 1；输入全 1，输出为 0。
(b) 74L S 20 的引脚排列图
&
&
1 2 3 4 5 6 7
1 4 13 12 11 10 9 8
电源地
(a ) 74L S 00 的引脚排列图电源
1 2 3 4 5 6 7
& &
& &
1 4 13 12 11 10 9 8
地内含 4个两输入端的与非门，
电源线及地线公用。
内含两个 4输入端的与非门，
电源线及地线公用。
2,CMOS门电路 (选讲）
u
A
+ U
DD
+ 10V
V
P
V
N
+ U
DD
+ 10V
+ U
DD
+ 10V
S
S
R
O N P
R
O N N
10V
0V
(a ) 电路 (b ) V
N
截止,V
P
导通 (c ) V
N
导通,V
P
截止
u
F
u
F
F
Y
（ 1） uA＝ 0V时,VN截止,VP导通 。 输出电压 uF＝ VDD＝ 10V。
（ 2） uA＝ 10V时,VN导通,VP截止 。 输出电压 uF＝ 0V。
AF?
CMOS非门
CMOS与非门
B
F
+ U
DD
A
V
P1
V
N1
V
N2
V
P2
BAF
① A,B当中有一个或全为低电平 0时,VN1、
VN2中有一个或全部截止,VP1,VP2中有一个或全部导通，输出 F为高电平 1。
② 只有当输入 A,B全为高电平 1时,VN1和 VN2才会都导通,VP1和 VP2才会都截止，输出 F才会为低电平 0。
B
F
+ U
DD
A
V
N1
V
P2
V
N2
V
P1
CMOS或非门
BAF
① 只要输入 A,B当中有一个或全为高电平 1,VP1,VP2中有一个或全部截止，
VN1,VN2中有一个或全部导通，输出 F
为低电平 0。
② 只有当 A,B全为低电平 0时,VP1和 VP2
才会都导通,VN1和
VN2才会都截止，输出 F才会为高电平 1。
10.3 逻辑函数及其化简将门电路按照一定的规律连接起来，可以组成具有各种逻辑功能的逻辑电路。分析和设计逻辑电路的数学工具是逻辑代数（又叫布尔代数或开关代数）。逻辑代数具有 3种基本运算：与运算（逻辑乘）、或运算（逻辑加）
和非运算（逻辑非）。
10.3.1 逻辑代数的公式和定理与运算,111 001 010 000
（ 2）基本运算或运算,111 101 110 000
非运算,10 01
（ 1）常量之间的关系与运算,0 1 00 AA AAAAAA
或运算,1 11 0 AA AAAAAA
非运算,AA?
分别令 A=0及 A=1代入这些公式，即可证明它们的正确性。
（ 3）基本定理交换律：
ABBA
ABBA
结合律：
)()(
)()(
CBACBA
CBACBA
分配律：
)()(
)(
CABACBA
CABACBA
反演律 （摩根定律）,
BABA
BABA,
利用真值表很容易证明这些公式的正确性。
如证明 A·B=B·A：
A B A,B B,A
0 0
0 1
1 0
1 1
0
0
0
1
0
0
0
1
(A+B)(A+C)=AA+AB+AC+BC 分配率A(B+C)=AB+AC
=A+AB+AC+BC AA=A
=A(1+B+C)+BC 分配率A(B+C)=AB+AC
=A+BC A+1=1
证明分配率,A+BA=(A+B)(A+C)
证明：
吸收律：
ABABA
ABABA
)()(
证明,))(( BAAABAA
BABAA
BABAA
ABAA
ABAA )(
)(
)(1 BA
BA
分配率
A+BC=(A+B)(A+C)
A+A=1
A·1=1
逻辑函数有 5种表示形式：真值表,逻辑表达式,卡诺图,逻辑图和波形图 。 只要知道其中一种表示形式,就可转换为其它几种表示形式 。
10.3.2 逻辑函数的表示方法
1,真值表真值表：是由变量的所有可能取值组合及其对应的函数值所构成的表格。
真值表列写方法：每一个变量均有 0,1
两种取值,n个变量共有 2i种不同的取值，
将这 2i种不同的取值按顺序（一般按二进制递增规律）排列起来，同时在相应位置上填入函数的值，便可得到逻辑函数的真值表。
例如：当 A,B取值相同时，函数值为 0；否则，函数取值为 1。
A B F
0 0
0 1
1 0
1 1
0
1
1
0
2,逻辑表达式逻辑表达式：是由逻辑变量和与、或、非 3种运算符连接起来所构成的式子。
表达式列写方法：将那些使函数值为 1的各个状态表示成全部变量（值为 1的表示成原变量，值为 0的表示成反变量）的与项（例如 A=0,B=1时函数 F的值为 1，则对应的与项为 AB）
以后相加，即得到函数的与或表达式。
BABAF
A B F
0 0
0 1
1 0
1 1
0
1
1
0
3,逻辑图逻辑图：是由表示逻辑运算的逻辑符号所构成的图形。
F＝ＡＢ＋ＢＣ
F
&
≥ 1
&
A
B
B
C
ＡＢ
ＢＣ
4、波形 图波形图：是由输入变量的所有可能取值组合的高、低电平及其对应的输出函数值的高、
低电平所构成的图形。
F＝ＡＢ＋ＢＣ
Ａ
Ｂ
Ｃ
F
０
０
０
０
０
０
１
０
０
１
０
０
０
１
１
１
１
０
０
０
１
０
１
０
１
１
０
１
１
１
１
１
０
０
０
０
F
10.3.3 逻辑函数的化简利用公式Ａ＋Ａ＝ 1，将两项合并为一项，并消去一个变量。
BCCBCBBC
CBBCAACBBCAA B CY
)(
)(1
ABCBCABCAA B C
CBAA B CCABAA B CY
)(
)(2
若两个乘积项中分别包含同一个因子的原变量和反变量
，
而其他因子都相同时
，
则这两项可以合并成一项
，
并消去互为反变量的因子
。
运用摩根定律运用分配律运用分配律逻辑函数化简的意义：逻辑表达式越简单，实现它的电路越简单，电路工作越稳定可靠。
BAFEB C DABAY )(1
BAB C DBADA
BADB C DABADCDBAY
)()(
2
如果乘积项是另外一个乘积项的因子
，
则这另外一个乘积项是多余的
。
运用摩根定律利用公式Ａ＋ＡＢ＝Ａ，消去多余的项。
利用公式Ａ＋ＡＢ＝Ａ＋Ｂ，消去多余的变量。
CAB
CABAB
CBAAB
CBCAABY
)(
DCBA
DBACBA
DBACBA
DBACCBA
DCBDCACBAY
)(
)(
如果一个乘积项的反是另一个乘积项的因子
，
则这个因子是多余的
。
利用公式Ａ＝Ａ（Ｂ＋Ｂ），为某一项配上其所缺的变量，以便用其它方法进行化简。
CACBBA
BBCAACBCBA
CBABCACBACBACBBA
CCBACBAACBBA
BACBCBBAY
)()1()1(
)()(
利用公式Ａ＋Ａ＝Ａ，为某项配上其所能合并的项。
BCACAB
BCAABCCBAABCCABABC
BCACBACABABCY
)()()(
组合逻辑电路,输出仅由输入决定，与电路当前状态无关；电路结构中 无 反馈环路
（无记忆）。
10.4 组合逻辑电路的分析与设计
A
B
C
Y
&
&
& &
10.4.1 组合逻辑电路的分析逻辑图逻辑表达式
1
1
最简与或表达式化简 2
ABY?1
BCY?2
CAY?3
1Y
2Y
3Y
Y
2
CABCABY
从输入到输出逐级写出
ACBCABYYYY 321
A B C Y
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0
0
0
1
0
1
1
1
最简与或表达式
3
真值表
CABCABY
3
4
电路的逻辑功能当输入 A,B、
C中有 2个或 3
个为 1时，输出 Y为 1，否则输出 Y为 0。
所以这个电路实际上是一种
3人表决用的组合电路：只要有 2票或 3票同意，表决就通过。
4
Y 3
≥ 1
≥ 1
1
1
A
B
C Y
Y 1
Y 2
≥ 1逻辑图
BBACBABYYYY
BYXY
BAY
CBAY
213
3
2
1
逻辑表达式例：
BABBABBACBAY
最简与或表达式真值表
A B C Y
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
1
1
1
1
1
1
0
0
A
B
C
Y&
用与非门实现电路的输出 Y只与输入 A,B
有关，而与输入 C无关。 Y和 A、
B的逻辑关系为,A,B中只要一个为 0,Y=1； A,B全为 1时，
Y=0。所以 Y和 A,B的逻辑关系为与非运算的关系。
电路的逻辑功能
ABBAY
10.4.2 组合逻辑电路的设计真值表电路功能描述例,用与非门设计一个交通报警控制电路。交通信号灯有红、绿、黄 3种,3种灯分别单独工作或黄、
绿灯同时工作时属正常情况，其他情况均属故障，
出现故障时输出报警信号。
设红、绿、黄灯分别用 A,B,C表示，灯亮时其值为 1，灯灭时其值为 0；输出报警信号用 F表示，灯正常工作时其值为 0，灯出现故障时其值为 1。根据逻辑要求列出真值表。
1
穷举法
1
A B C F A B C F
0 0 0
0 0 1
0 1 0
0 1 1
1
0
0
0
1 0 0
1 0 1
1 1 0
1 1 1
0
1
1
1
2
逻辑表达式最简与或表达式化简 3
2
4
逻辑变换
A B CCABCBACBAF
3
ACABCBA
BBACCCABCBA
CBAA B CCABA B CCBAF
)()(
4
ACABCBAF?
5
逻辑电路图
ACABCBAF?
5
A
B
C
F
&
&
& &
1
1
1
真值表电路功能描述例,用与非门设计一个举重裁判表决电路。设举重比赛有 3个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。
设主裁判为变量 A，副裁判分别为 B和 C；表示成功与否的灯为 Y，根据逻辑要求列出真值表。1
穷举法
1
A B C Y A B C Y
0 0 0
0 0 1
0 1 0
0 1 1
0
0
0
0
1 0 0
1 0 1
1 1 0
1 1 1
0
1
1
1
2
A B CCABCBAY
2
逻辑表达式
A
B
A
C
Y
&
&
&
3
最简与或表达式化简
4
5
逻辑变换逻辑电路图
3 化简
4
5
ACABY
ACAB
BBACCCAB
CBAABCCABABC
ABCCABCBAY
)()(
10.5 组合逻辑电路部件组合逻辑部件是指具有某种逻辑功能的中规模集成组合逻辑电路芯片 。 常用的组合逻辑部件有加法器,
数值比较器,编码器,译码器,数据选择器和数据分配器等 。
1、半加器
10.5.1 加法器能对两个 1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。
半加器真值表
A
i
B
i
S
i
C
i
0 0
0 1
1 0
1 1
0 0
1 0
1 0
0 1
iii
iiiiiii
BAC
BABABAS
=1
&
A
i
B
i
S
i
C
i
A
i
B
i
S
i
C
i
∑
CO
半加器符号半加器电路图加数本位的和向高位的进位
2、全加器能对两个 1位二进制数进行相加并考虑低位来的进位，即相当于 3个 1位二进制数相加，求得和及进位的逻辑电路称为全加器。
A
i
B
i
C
i- 1
S
i
C
i
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0 0
1 0
1 0
0 1
1 0
0 1
0 1
1 1
Ai,Bi：加数,Ci-1,低位来的进位,Si：本位的和，
Ci：向高位的进位。
iiiii
iiiiii
iiiiiiiii
BACBA
BACBABA
BACBACBAC
1
1
11
)(
)(
1
11
1111
1111
)()(
)()(
iii
iiiiii
iiiiiiiiii
iiiiiiiiiiiii
CBA
CBACBA
CBCBACBCBA
CBACBACBACBAS
iiiiii BACBAC 1)(
全加器的逻辑图和逻辑符号 =1
&
&
A
i
B
i
C
i -1
S
i
C
i
逻辑图图 2-2 -3 全加器的逻辑图和符号
&
=1
1 iiii CBAS
A i
B i
C i -1
S i
C iC I C O
∑
逻辑符号图 2- 2- 3 全实现多位二进制数相加的电路称为加法器 。
串行进位加法器构成,把 n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。 C
3
S
3
C
2
S
2
C
1
S
1
C
0
S
0
C
0 - 1A
3
B
3
A
2
B
2
A
1
B
1
A
0
B
0
∑ CO
CI
CO
CI
∑ ∑ ∑CO
CI
CO
CI
CI
CI
CI
CI
CI
CI
CI
CI
特点,进位信号是由低位向高位逐级传递的，速度不高。
为了提高运算速度，在逻辑设计上采用超前进位的方法，即每一位的进位根据各位的输入同时预先形成，而不需要等到低位的进位送来后才形成，这种结构的多位数加法器称为超前进位加法器。
10.5.2 数值比较器用来完成两个二进制数的大小比较的逻辑电路称为数值比较器。
设 A＞ B时 L1＝ 1； A＜ B时 L2＝ 1； A＝ B时 L3＝ 1。
得 1位数值比较器的真值表。 A B L
1
( A > B ) L
2
( A < B ) L
3
( A = B )
0 0
0 1
1 0
1 1
0 0 1
0 1 0
1 0 0
0 0 1
1位数值比较器
BABAABBAL
BAL
BAL
3
2
1
A
B
1
1
≥ 1
L 2 ( A > B )
L 3 ( A = B )
L 1 ( A < B )
&
&
逻辑表达式逻辑图
10.5.3 编码器实现编码操作的电路称为编码器。
输入输 出
Y
2
Y
1
Y
0
I
0
I
1
I
2
I
3
I
4
I
5
I
6
I
7
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 0 0
1 1 1
1,3位二进制编码器输入
8
个互斥的信号输出
3
位二进制代码真值表
753175310
763276321
765476542
IIIIIIIIY
IIIIIIIIY
IIIIIIIIY
I
7
I
6
I
5
I
4
I
3
I
2
I
1
I
0
Y
2
Y
1
Y
0
I
7
I
6
I
5
I
4
I
3
I
2
I
1
I
0
Y
2
Y
1
Y
0
( a ) 由或门构成 ( b) 由与非门构成
≥ 1 ≥ 1≥ 1 & &&
逻辑表达式逻辑图输 入
I
输 出
Y
3
Y
2
Y
1
Y
0
0( I
0
)
1( I
1
)
2( I
2
)
3( I
3
)
4( I
4
)
5( I
5
)
6( I
6
)
7( I
7
)
8( I
8
)
9( I
9
)
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
2,8421 码编码器输入
10
个互斥的数码输出
4
位二进制代码真值表
97531
975310
7632
76321
7654
76542
98
983
IIIII
IIIIIY
IIII
IIIIY
IIII
IIIIY
II
IIY
逻辑表达式
I
9
I
8
I
7
I
6
I
5
I
4
I
3
I
2
I
1
I
0
Y
3
Y
2
Y
1
Y
0
(a ) 由或门构成
≥ 1≥ 1 ≥ 1≥ 1
I
9
I
8
I
7
I
6
I
5
I
4
I
3
I
2
I
1
I
0
(b) 由与非门构成
Y
3
Y
2
Y
1
Y
0
&& &&
逻辑图
3,3位二进制优先编码器在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。设 I7的优先级别最高,I6次之，依此类推,I0最低。
输 入
I
7
I
6
I
5
I
4
I
3
I
2
I
1
I
0
输 出
Y
2
Y
1
Y
0
1 × × × × × × ×
0 1 × × × × × ×
0 0 1 × × × × ×
0 0 0 1 × × × ×
0 0 0 0 1 × × ×
0 0 0 0 0 1 × ×
0 0 0 0 0 0 1 ×
0 0 0 0 0 0 0 1
1 1 1
1 1 0
1 0 1
1 0 0
0 1 1
0 1 0
0 0 1
0 0 0
真值表
1246346567
12345673456756770
24534567
234567345676771
4567
45675676772
IIIIIIIIII
IIIIIIIIIIIIIIIIY
IIIIIIII
IIIIIIIIIIIIIIY
IIII
IIIIIIIIIIY
逻辑表达式逻辑图
1 1 1 1
≥ 1 ≥ 1
&
≥ 1
&
Y
2
Y
1
Y
0
I
7
I
6
I
5
I
4
I
3
I
2
I
1
I
0
8
线
-3
线优先编码器如果要求输出、输入均为反变量，则只要在图中的每一个输出端和输入端都加上反相器就可以了。
10.5.4 译码器译码器就是把一种代码转换为另一种代码的电路。
把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。
设二进制译码器的输入端为 n个，则输出端为 2n个，
且对应于输入代码的每一种状态,2n个输出中只有一个为 1（或为 0），其余全为 0（或为 1）。
二进制译码器可以译出输入变量的全部状态，故又称为变量译码器。
1、二进制译码器
3位二进制译码器
A
2
A
1
A
0
Y
0
Y
1
Y
2
Y
3
Y
4
Y
5
Y
6
Y
7
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
1 0 0 0 0 0 0 0
0 1 0 0 0 0 0 0
0 0 1 0 0 0 0 0
0 0 0 1 0 0 0 0
0 0 0 0 1 0 0 0
0 0 0 0 0 1 0 0
0 0 0 0 0 0 1 0
0 0 0 0 0 0 0 1
真值表输 入,3位二进制代码输 出,8个互斥的信号
0127
0126
0125
0124
0123
0122
0121
0120
AAAY
AAAY
AAAY
AAAY
AAAY
AAAY
AAAY
AAAY
& & & & & && &
1 1 1
A
2
A
1
A
0
Y
7
Y
6
Y
5
Y
4
Y
3
Y
2
Y
1
Y
0
逻辑表达式 逻辑图电路特点,与门组成的阵列
3 线 -8 线译码器二 -十进制译码器的输入是十进制数的 4
位二进制编码（ BCD码），分别用 A3,A2、
A1,A0表示；输出的是与 10个十进制数字相对应的 10个信号，用 Y9～ Y0表示。由于二 -十进制译码器有 4根输入线,10根输出线，所以又称为 4线 -10线译码器。
2,8421 码译码器把二 -十进制代码翻译成 10个十进制数字信号的电路,称为二 -十进制译码器 。
A
3
A
2
A
1
A
0
Y
9
Y
8
Y
7
Y
6
Y
5
Y
4
Y
3
Y
2
Y
1
Y
0
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
0 0 0 0 0 0 0 0 0 1
0 0 0 0 0 0 0 0 1 0
0 0 0 0 0 0 0 1 0 0
0 0 0 0 0 0 1 0 0 0
0 0 0 0 0 1 0 0 0 0
0 0 0 0 1 0 0 0 0 0
0 0 0 1 0 0 0 0 0 0
0 0 1 0 0 0 0 0 0 0
0 1 0 0 0 0 0 0 0 0
1 0 0 0 0 0 0 0 0 0
真值表
0123901238
01237012360123501234
01233012320123101230
AAAA YAAAAY
AAAA YAAAAYAAAA YAAAAY
AAAA YAAAAYAAAA YAAAAY
A
0
A
1
A
2
A
3
Y
0
Y
1
Y
2
Y
3
Y
4
Y
5
Y
6
Y
7
Y
8
Y
9
11 1 1
& & & & & && & &&
逻辑表达式逻辑图
a
b
c
d
e
f
g
h
a b c d
a
f b
e f g h
g
e c
d
(a ) 外形图 (b ) 共阴极 (c ) 共阳极
+ V
CC
a
b
c
d
e
f
g
h
3、显示译码器数码显示器用来驱动各种显示器件,从而将用二进制代码表示的数字,文字,符号翻译成人们习惯的形式直观地显示出来的电路,称为显示译码器 。
b=c=f=g=1，
a=d=e=0时
c=d=e=f=g=1，
a=b=0时共阴极显示译码器真值表真值表仅适用于共阴极 LED
输 入 输 出
A
3
A
2
A
1
A
0
a b c d e f g
显示字形
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 1 1 1 1 1 0
0 1 1 0 0 0 0
1 1 0 1 1 0 1
1 1 1 1 0 0 1
0 1 1 0 0 1 1
1 0 1 1 0 1 1
0 0 1 1 1 1 1
1 1 1 0 0 0 0
1 1 1 1 1 1 1
1 1 1 0 0 1 1
10.5.5 4选 1数据选择器输 入
D A
1
A
0
输 出
Y
D
0
0 0
D
1
0 1
D
2
1 0
D
3
1 1
D
0
D
1
D
2
D
3
013012011010 AADAADAADAADY
真值表逻辑表达式地址变量输入数据由地址码决定从４路输入中选择哪
１路输出。
逻辑图
11
11
D
0
D
1
D
2
D
3
A
1
A
0
& & & &
≥ 1
Y
10.5.6 1路 -4路数据分配器由地址码决定将输入数据Ｄ送给哪
１路输出。
输 入 输出
A
1
A
0
Y
0
Y
1
Y
2
Y
3
D
0 0
0 1
1 0
1 1
D 0 0 0
0 D 0 0
0 0 D 0
0 0 0 D
真值表逻辑表达式地址变量输入数据
013012
011010
ADAYADAY
AADYAADY
逻辑图
1 1
D
A
1
A
0
Y
0
Y
1
Y
2
Y
3
& & & &
013012
011010
ADAYADAY
AADYAADY
2003年 7月电工电子技术基础第 1O章 组合逻辑电路学习要点
二进制、二进制与十进制的相互转换
逻辑代数的公式与定理、逻辑函数化简
逻辑门电路的逻辑符号及逻辑功能
组合电路的分析方法和设计方法
典型组合逻辑电路的功能第 1O章 组合逻辑电路
10.1 数字电路概述
10.2 逻辑门电路
10.3 逻辑函数及其化简
10.4 组合逻辑电路的分析与设计
10.5 组合逻辑部件
10.1 数字电路概述
10.1.1 数字信号与数字电路模拟信号：在时间上和数值上连续的信号。
数字信号：在时间上和数值上不连续的（即离散的）信号。
uu
模拟信号波形 数字信号波形
t t
对模拟信号进行传输、
处理的电子线路称为模拟电路。
对数字信号进行传输、
处理的电子线路称为数字电路。
（ 1）工作信号是二进制的数字信号，在时间上和数值上是离散的（不连续），反映在电路上就是低电平和高电平两种状态（即 0和 1两个逻辑值）。
（ 2）在数字电路中，研究的主要问题是电路的逻辑功能，即输入信号的状态和输出信号的状态之间的逻辑关系。
（ 3）对组成数字电路的元器件的精度要求不高，只要在工作时能够可靠地区分 0和
1两种状态即可 。
数字电路的特点
（ 1）进位制：表示数时，仅用一位数码往往不够用，必须用进位计数的方法组成多位数码。多位数码每一位的构成以及从低位到高位的进位规则称为进位计数制，简称进位制。
10.1.2 数制与编码
（ 2）基 数：进位制的基数，就是在该进位制中可能用到的数码个数。
（ 3） 位 权（位的权数）：在某一进位制的数中，每一位的大小都对应着该位上的数码乘上一个固定的数，这个固定的数就是这一位的权数。权数是一个幂。
1、数制数码为,0～ 9；基数是 10。
运算规律：逢十进一，即,9＋ 1＝ 10。
十进制数的权展开式：
(1)、十进制
５ ５ ５ ５
５ × １０ ３ ＝５０００
５ × １０ ２ ＝ ５００
５ × １０ １ ＝ ５０
５ × １０ ０ ＝ ５
＝５５５５
103,102,101,100称为十进制的权。各数位的权是 10的幂。
同样的数码在不同的数位上代表的数值不同。
＋
任意一个十进制数都可以表示为各个数位上的数码与其对应的权的乘积之和，称权展开式。
即,(5555)10＝ 5× 103 ＋ 5× 102＋ 5× 101＋ 5× 100
又如,(209.04)10＝ 2× 102 ＋ 0× 101＋ 9× 100＋ 0× 10－ 1＋ 4 × 10－ 2
(2)、二进制数码为,0,1；基数是 2。
运算规律：逢二进一，即,1＋ 1＝ 10。
二进制数的权展开式：
如,(101.01)2＝ 1× 22 ＋ 0× 21＋ 1× 20＋ 0× 2－ 1＋ 1 × 2－ 2
＝ (5.25)10
加法规则,0+0=0,0+1=1,1+0=1,1+1=10
乘法规则,0× 0=0,0× 1=0,1× 0=0,1× 1=1
运算规则各数位的权是２的幂二进制数只有 0和 1两个数码，它的每一位都可以用电子元件来实现，且运算规则简单，相应的运算电路也容易实现。
数码为,0～ 7；基数是 8。
运算规律：逢八进一，即,7＋ 1＝ 10。
八进制数的权展开式：
如,(207.04)10＝ 2× 82 ＋ 0× 81＋ 7× 80＋ 0× 8－ 1＋ 4 × 8－ 2
＝ (135.0625)10
(3)、八进制
(4)、十六进制数码为,0～ 9,A～ F；基数是 16。
运算规律：逢十六进一，即,F＋ 1＝ 10。
十六进制数的权展开式：
如,(D8.A)2＝ 13× 161 ＋ 8× 160＋ 10 × 16－ 1＝ (216.625)10
各数位的权是 8的幂各数位的权是 16的幂结论
① 一般地,N进制需要用到 N个数码，基数是 N；运算规律为逢 N进一。
②如果一个 N进制数 M包含ｎ位整数和ｍ位小数，即
(an-1 an-2 … a 1 a0 · a－ 1 a－ 2 … a － m)2
则该数的权展开式为：
(M)2 ＝ an-1× Nn-1 ＋ an-2 × Nn-2 ＋ … ＋ a1× N1＋ a0 × N0
＋ a－ 1 × N-1＋ a－ 2 × N-2＋ … ＋ a－ m× N-m
③ 由权展开式很容易将一个 N进制数转换为十进制数。
几种进制数之间的对应关系十进制数 二进制数 八进制数 十六进制数
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
0
1
2
3
4
5
6
7
10
11
12
13
14
15
16
17
0
1
2
3
4
5
6
7
8
9
A
B
C
D
E
F
数制转换
（ 1）二进制数转换为八进制数,将二进制数由小数点开始，
整数部分向左，小数部分向右，每 3位分成一组，不够 3位补零，则每组二进制数便是一位八进制数。
将 N进制数按权展开，即可以转换为十进制数。
(1)、二进制数与八进制数的相互转换
1 1 0 1 0 1 0,0 10 0 0 ＝ (152.2)8
（ 2）八进制数转换为二进制数：将每位八进制数用 3位二进制数表示 。
= 011 111 100,010 110(374.26)8
(2)、二进制数与十六进制数的相互转换
1 1 1 0 1 0 1 0 0,0 1 10 0 0 0 ＝ (1D4.6)16
= 1010 1111 0100,0111 0110(AF4.76)16
二进制数与十六进制数的相互转换，按照每 4位二进制数对应于一位十六进制数进行转换。
(3)、十进制数转换为二进制数采用的方法 — 基数连除、连乘法原理,将整数部分和小数部分分别进行转换。
整数部分采用基数连除法，小数部分采用基数连乘法。转换后再合并。
2 44 余数 低位
2 22 ……… 0= K
0
2 11 ……… 0= K
1
2 5 ……… 1= K
2
2 2 ……… 1= K
3
2 1 ……… 0= K
4
0 ……… 1= K
5
高位
0,375
× 2 整数 高位
0,750 ……… 0 = K
－ 1
0,750
× 2
1,500 ……… 1 = K
－ 2
0,500
× 2
1,000 ……… 1 = K
－ 3
低位整数部分采用基数连除法，
先得到的余数为低位，后得到的余数为高位。
小数部分采用基数连乘法，
先得到的整数为高位，后得到的整数为低位。
所以,(44.375)10＝ (101100.011)2
采用基数连除、连乘法，可将十进制数转换为任意的 N进制数。
用一定位数的二进制数来表示十进制数码、字母、符号等信息称为编码。
用以表示十进制数码、字母、符号等信息的一定位数的二进制数称为代码。
数字系统只能识别 0和 1，怎样才能表示更多的数码、符号、字母呢？用编码可以解决此问题。
二 -十进制代码：用 4位二进制数 b3b2b1b0来表示十进制数中的 0 ~ 9 十个数码。简称 BCD码。
2421码的权值依次为 2,4,2,1；余 3码由 8421码加 0011
得到；格雷码是一种循环码，其特点是任何相邻的两个码字，
仅有一位代码不同，其它位相同。
用四位自然二进制码中的前十个码字来表示十进制数码，
因各位的权值依次为 8,4,2,1，故称 8421 BCD码。
2、编码常用 B C D 码十进制数 8421 码 余 3 码 格雷码 2421 码 5421 码
0
1
2
3
4
5
6
7
8
9
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
0000
0001
0011
0010
0110
0111
0101
0100
1100
1101
0000
0001
0010
0011
0100
1011
1100
1101
1110
1111
0000
0001
0010
0011
0100
1000
1001
1010
1011
1100
权 8421 2421 5421
10.2 逻辑门电路获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态。
逻辑 0和 1,电子电路中用高、低电平来表示。
逻辑门电路：用以实现基本和常用逻辑运算的电子电路。简称门电路。
基本和常用门电路有与门、或门、非门
（反相器）、与非门、或非门、与或非门和异或门等。
10.2.1 基本逻辑关系及其门电路
1,与逻辑和与门电路当决定某事件的全部条件同时具备时，结果才会发生，这种因果关系叫做与逻辑。
实现与逻辑关系的电路称为与门。
+ U
CC
(+ 5V )
R
F
D
1
A
D
2
B
3V
0V
A
B
F
&
u
A
u
B
u
F
D
1
D
2
0V 0V
0V 3 V
3 V 0V
3 V 3 V
0V
0V
0V
3V
导通 导通导通 截止截止 导通截止 截止
A B F
0 0
0 1
1 0
1 1
0
0
0
1
F=AB
与门的逻辑功能可概括为：输入有 0，输出为 0；
输入全 1，输出为 1。
F=AB
逻辑与（逻辑乘）的运算规则为：
111 001 010 000
A
B
C
F
与门的输入端可以有多个。下图为一个三输入与门电路的输入信号 A,B,C和输出信号 F的波形图。
2,或逻辑和或门电路在决定某事件的条件中,只要任一条件具备,事件就会发生,这种因果关系叫做或逻辑 。
实现或逻辑关系的电路称为或门 。
A
D
1
B
D
2
3 V
0V
F
R
A
B
F
≥ 1
u
A
u
B
u
F
D
1
D
2
0V 0V
0V 3 V
3V 0V
3V 3V
0V
3V
3V
3V
截止 截止截止 导通导通 截止导通 导通
A B F
0 0
0 1
1 0
1 1
0
1
1
1
F=A+B
或门的逻辑功能可概括为：输入有 1，输出为 1；
输入全 0，输出为 0。
F=A+B
逻辑或（逻辑加）的运算规则为：
111 001 010 000
或门的输入端也可以有多个。下图为一个三输入或门电路的输入信号 A,B,C和输出信号 F的波形图。
A
B
C
F
3,非逻辑和非门电路决定某事件的条件只有一个，当条件出现时事件不发生，而条件不出现时，事件发生，这种因果关系叫做非逻辑。
实现非逻辑关系的电路称为非门，也称反相器。
A
+ 3 V
F
电路图
1
逻辑符号
A F
R
C
R
B
A F
0
1
1
0
AF?
输入 A为高电平 1(3V)时，三极管饱和导通，输出 F为低电平
0（ 0V)；输入 A为低电平 0(0V)时，三极管截止，输出 F为高电平 1（ 3V)。
逻辑非（逻辑反）的运算规则为：
01 10
4,复合门电路将与门、或门、非门组合起来，可以构成多种复合门电路。
A
B
& F
(b ) 逻辑符号
A
B
F& 1
(a ) 与非门的构成
ABF?
由与门和非门构成与非门。
（ 1） 与非门
A B F
0 0
0 1
1 0
1 1
1
1
1
0
与非门的逻辑功能可概括为：输入有 0，输出为 1；
输入全 1，输出为 0。
A
B
≥ 1 F
( b) 逻辑符号
A
B
F≥ 1 1
( a ) 或非门的构成由或门和非门构成或非门。
BAF
（ 2）或 非门
A B F
0 0
0 1
1 0
1 1
1
0
0
0
或非门的逻辑功能可概括为：输入有 1，输出为 0；
输入全 0，输出为 1。
V
4
+ U
CC
(+ 5V )
b
1
A
B
R
1
3k Ω
V
3
V
2V
1
F
R
4
100 Ω
+ U
CC
(+ 5V )
V
5
A
B
TTL 与非门电路 V
1
的等效电路
D
3
c
1
R
1
3k Ω
R
2
750 Ω
R
3
360 Ω
R
5
3k Ω
D
1
D
2
10.2.2 集成门电路
1,TTL与非门
① 输入信号不全为 1：如 uA=0.3V,uB=3.6V
R
4
100 Ω
V
4
A
B
R
1
3k Ω
V
3
V
2V
1
F
+ V
CC
(+ 5V )
V
5
R
2
750 Ω
R
3
360 Ω
R
5
3k Ω
0.7V
0.7V
+
+
-
-
3.6V
0.3V
1V
则 uB1=0.3+0.7=1V,V2,V5截止,V3,V4导通忽略 iB3，输出端的电位为：
输出 F为高电平 1。
uF≈5―0.7―0.7 ＝ 3.6V
V
4
A
B
R
1
3k Ω
V
3
V
2
V
1
F
R
4
100 Ω
+ V
CC
(+ 5V )
V
5
R
2
750 Ω
R
3
360 Ω
R
5
3k Ω
0.7V
0.7V
+
+
-
-
+
-
0.3V
+
-
0.3V
3.6V
3.6V
② 输入信号全为 1：如 uA=uB=3.6V
2.1V
则 uB1=2.1V,V2,V5导通,V3,V4截止输出端的电位为,uF=UCES＝ 0.3V
输出 F为低电平 0。
BAF
u
A
u
B
u
F
0.3V 0.3V
0.3V 3.6V
3.6V 0.3V
3.6V 3.6V
3.6V
3.6V
3.6V
0.3V
A B F
0 0
0 1
1 0
1 1
1
1
1
0
功能表 真值表逻辑表达式：
输入有 0，输出为 1；输入全 1，输出为 0。
(b) 74L S 20 的引脚排列图
&
&
1 2 3 4 5 6 7
1 4 13 12 11 10 9 8
电源地
(a ) 74L S 00 的引脚排列图电源
1 2 3 4 5 6 7
& &
& &
1 4 13 12 11 10 9 8
地内含 4个两输入端的与非门，
电源线及地线公用。
内含两个 4输入端的与非门，
电源线及地线公用。
2,CMOS门电路 (选讲）
u
A
+ U
DD
+ 10V
V
P
V
N
+ U
DD
+ 10V
+ U
DD
+ 10V
S
S
R
O N P
R
O N N
10V
0V
(a ) 电路 (b ) V
N
截止,V
P
导通 (c ) V
N
导通,V
P
截止
u
F
u
F
F
Y
（ 1） uA＝ 0V时,VN截止,VP导通 。 输出电压 uF＝ VDD＝ 10V。
（ 2） uA＝ 10V时,VN导通,VP截止 。 输出电压 uF＝ 0V。
AF?
CMOS非门
CMOS与非门
B
F
+ U
DD
A
V
P1
V
N1
V
N2
V
P2
BAF
① A,B当中有一个或全为低电平 0时,VN1、
VN2中有一个或全部截止,VP1,VP2中有一个或全部导通，输出 F为高电平 1。
② 只有当输入 A,B全为高电平 1时,VN1和 VN2才会都导通,VP1和 VP2才会都截止，输出 F才会为低电平 0。
B
F
+ U
DD
A
V
N1
V
P2
V
N2
V
P1
CMOS或非门
BAF
① 只要输入 A,B当中有一个或全为高电平 1,VP1,VP2中有一个或全部截止，
VN1,VN2中有一个或全部导通，输出 F
为低电平 0。
② 只有当 A,B全为低电平 0时,VP1和 VP2
才会都导通,VN1和
VN2才会都截止，输出 F才会为高电平 1。
10.3 逻辑函数及其化简将门电路按照一定的规律连接起来，可以组成具有各种逻辑功能的逻辑电路。分析和设计逻辑电路的数学工具是逻辑代数（又叫布尔代数或开关代数）。逻辑代数具有 3种基本运算：与运算（逻辑乘）、或运算（逻辑加）
和非运算（逻辑非）。
10.3.1 逻辑代数的公式和定理与运算,111 001 010 000
（ 2）基本运算或运算,111 101 110 000
非运算,10 01
（ 1）常量之间的关系与运算,0 1 00 AA AAAAAA
或运算,1 11 0 AA AAAAAA
非运算,AA?
分别令 A=0及 A=1代入这些公式，即可证明它们的正确性。
（ 3）基本定理交换律：
ABBA
ABBA
结合律：
)()(
)()(
CBACBA
CBACBA
分配律：
)()(
)(
CABACBA
CABACBA
反演律 （摩根定律）,
BABA
BABA,
利用真值表很容易证明这些公式的正确性。
如证明 A·B=B·A：
A B A,B B,A
0 0
0 1
1 0
1 1
0
0
0
1
0
0
0
1
(A+B)(A+C)=AA+AB+AC+BC 分配率A(B+C)=AB+AC
=A+AB+AC+BC AA=A
=A(1+B+C)+BC 分配率A(B+C)=AB+AC
=A+BC A+1=1
证明分配率,A+BA=(A+B)(A+C)
证明：
吸收律：
ABABA
ABABA
)()(
证明,))(( BAAABAA
BABAA
BABAA
ABAA
ABAA )(
)(
)(1 BA
BA
分配率
A+BC=(A+B)(A+C)
A+A=1
A·1=1
逻辑函数有 5种表示形式：真值表,逻辑表达式,卡诺图,逻辑图和波形图 。 只要知道其中一种表示形式,就可转换为其它几种表示形式 。
10.3.2 逻辑函数的表示方法
1,真值表真值表：是由变量的所有可能取值组合及其对应的函数值所构成的表格。
真值表列写方法：每一个变量均有 0,1
两种取值,n个变量共有 2i种不同的取值，
将这 2i种不同的取值按顺序（一般按二进制递增规律）排列起来，同时在相应位置上填入函数的值，便可得到逻辑函数的真值表。
例如：当 A,B取值相同时，函数值为 0；否则，函数取值为 1。
A B F
0 0
0 1
1 0
1 1
0
1
1
0
2,逻辑表达式逻辑表达式：是由逻辑变量和与、或、非 3种运算符连接起来所构成的式子。
表达式列写方法：将那些使函数值为 1的各个状态表示成全部变量（值为 1的表示成原变量，值为 0的表示成反变量）的与项（例如 A=0,B=1时函数 F的值为 1，则对应的与项为 AB）
以后相加，即得到函数的与或表达式。
BABAF
A B F
0 0
0 1
1 0
1 1
0
1
1
0
3,逻辑图逻辑图：是由表示逻辑运算的逻辑符号所构成的图形。
F＝ＡＢ＋ＢＣ
F
&
≥ 1
&
A
B
B
C
ＡＢ
ＢＣ
4、波形 图波形图：是由输入变量的所有可能取值组合的高、低电平及其对应的输出函数值的高、
低电平所构成的图形。
F＝ＡＢ＋ＢＣ
Ａ
Ｂ
Ｃ
F
０
０
０
０
０
０
１
０
０
１
０
０
０
１
１
１
１
０
０
０
１
０
１
０
１
１
０
１
１
１
１
１
０
０
０
０
F
10.3.3 逻辑函数的化简利用公式Ａ＋Ａ＝ 1，将两项合并为一项，并消去一个变量。
BCCBCBBC
CBBCAACBBCAA B CY
)(
)(1
ABCBCABCAA B C
CBAA B CCABAA B CY
)(
)(2
若两个乘积项中分别包含同一个因子的原变量和反变量
，
而其他因子都相同时
，
则这两项可以合并成一项
，
并消去互为反变量的因子
。
运用摩根定律运用分配律运用分配律逻辑函数化简的意义：逻辑表达式越简单，实现它的电路越简单，电路工作越稳定可靠。
BAFEB C DABAY )(1
BAB C DBADA
BADB C DABADCDBAY
)()(
2
如果乘积项是另外一个乘积项的因子
，
则这另外一个乘积项是多余的
。
运用摩根定律利用公式Ａ＋ＡＢ＝Ａ，消去多余的项。
利用公式Ａ＋ＡＢ＝Ａ＋Ｂ，消去多余的变量。
CAB
CABAB
CBAAB
CBCAABY
)(
DCBA
DBACBA
DBACBA
DBACCBA
DCBDCACBAY
)(
)(
如果一个乘积项的反是另一个乘积项的因子
，
则这个因子是多余的
。
利用公式Ａ＝Ａ（Ｂ＋Ｂ），为某一项配上其所缺的变量，以便用其它方法进行化简。
CACBBA
BBCAACBCBA
CBABCACBACBACBBA
CCBACBAACBBA
BACBCBBAY
)()1()1(
)()(
利用公式Ａ＋Ａ＝Ａ，为某项配上其所能合并的项。
BCACAB
BCAABCCBAABCCABABC
BCACBACABABCY
)()()(
组合逻辑电路,输出仅由输入决定，与电路当前状态无关；电路结构中 无 反馈环路
（无记忆）。
10.4 组合逻辑电路的分析与设计
A
B
C
Y
&
&
& &
10.4.1 组合逻辑电路的分析逻辑图逻辑表达式
1
1
最简与或表达式化简 2
ABY?1
BCY?2
CAY?3
1Y
2Y
3Y
Y
2
CABCABY
从输入到输出逐级写出
ACBCABYYYY 321
A B C Y
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0
0
0
1
0
1
1
1
最简与或表达式
3
真值表
CABCABY
3
4
电路的逻辑功能当输入 A,B、
C中有 2个或 3
个为 1时，输出 Y为 1，否则输出 Y为 0。
所以这个电路实际上是一种
3人表决用的组合电路：只要有 2票或 3票同意，表决就通过。
4
Y 3
≥ 1
≥ 1
1
1
A
B
C Y
Y 1
Y 2
≥ 1逻辑图
BBACBABYYYY
BYXY
BAY
CBAY
213
3
2
1
逻辑表达式例：
BABBABBACBAY
最简与或表达式真值表
A B C Y
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
1
1
1
1
1
1
0
0
A
B
C
Y&
用与非门实现电路的输出 Y只与输入 A,B
有关，而与输入 C无关。 Y和 A、
B的逻辑关系为,A,B中只要一个为 0,Y=1； A,B全为 1时，
Y=0。所以 Y和 A,B的逻辑关系为与非运算的关系。
电路的逻辑功能
ABBAY
10.4.2 组合逻辑电路的设计真值表电路功能描述例,用与非门设计一个交通报警控制电路。交通信号灯有红、绿、黄 3种,3种灯分别单独工作或黄、
绿灯同时工作时属正常情况，其他情况均属故障，
出现故障时输出报警信号。
设红、绿、黄灯分别用 A,B,C表示，灯亮时其值为 1，灯灭时其值为 0；输出报警信号用 F表示，灯正常工作时其值为 0，灯出现故障时其值为 1。根据逻辑要求列出真值表。
1
穷举法
1
A B C F A B C F
0 0 0
0 0 1
0 1 0
0 1 1
1
0
0
0
1 0 0
1 0 1
1 1 0
1 1 1
0
1
1
1
2
逻辑表达式最简与或表达式化简 3
2
4
逻辑变换
A B CCABCBACBAF
3
ACABCBA
BBACCCABCBA
CBAA B CCABA B CCBAF
)()(
4
ACABCBAF?
5
逻辑电路图
ACABCBAF?
5
A
B
C
F
&
&
& &
1
1
1
真值表电路功能描述例,用与非门设计一个举重裁判表决电路。设举重比赛有 3个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。
设主裁判为变量 A，副裁判分别为 B和 C；表示成功与否的灯为 Y，根据逻辑要求列出真值表。1
穷举法
1
A B C Y A B C Y
0 0 0
0 0 1
0 1 0
0 1 1
0
0
0
0
1 0 0
1 0 1
1 1 0
1 1 1
0
1
1
1
2
A B CCABCBAY
2
逻辑表达式
A
B
A
C
Y
&
&
&
3
最简与或表达式化简
4
5
逻辑变换逻辑电路图
3 化简
4
5
ACABY
ACAB
BBACCCAB
CBAABCCABABC
ABCCABCBAY
)()(
10.5 组合逻辑电路部件组合逻辑部件是指具有某种逻辑功能的中规模集成组合逻辑电路芯片 。 常用的组合逻辑部件有加法器,
数值比较器,编码器,译码器,数据选择器和数据分配器等 。
1、半加器
10.5.1 加法器能对两个 1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。
半加器真值表
A
i
B
i
S
i
C
i
0 0
0 1
1 0
1 1
0 0
1 0
1 0
0 1
iii
iiiiiii
BAC
BABABAS
=1
&
A
i
B
i
S
i
C
i
A
i
B
i
S
i
C
i
∑
CO
半加器符号半加器电路图加数本位的和向高位的进位
2、全加器能对两个 1位二进制数进行相加并考虑低位来的进位，即相当于 3个 1位二进制数相加，求得和及进位的逻辑电路称为全加器。
A
i
B
i
C
i- 1
S
i
C
i
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0 0
1 0
1 0
0 1
1 0
0 1
0 1
1 1
Ai,Bi：加数,Ci-1,低位来的进位,Si：本位的和，
Ci：向高位的进位。
iiiii
iiiiii
iiiiiiiii
BACBA
BACBABA
BACBACBAC
1
1
11
)(
)(
1
11
1111
1111
)()(
)()(
iii
iiiiii
iiiiiiiiii
iiiiiiiiiiiii
CBA
CBACBA
CBCBACBCBA
CBACBACBACBAS
iiiiii BACBAC 1)(
全加器的逻辑图和逻辑符号 =1
&
&
A
i
B
i
C
i -1
S
i
C
i
逻辑图图 2-2 -3 全加器的逻辑图和符号
&
=1
1 iiii CBAS
A i
B i
C i -1
S i
C iC I C O
∑
逻辑符号图 2- 2- 3 全实现多位二进制数相加的电路称为加法器 。
串行进位加法器构成,把 n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。 C
3
S
3
C
2
S
2
C
1
S
1
C
0
S
0
C
0 - 1A
3
B
3
A
2
B
2
A
1
B
1
A
0
B
0
∑ CO
CI
CO
CI
∑ ∑ ∑CO
CI
CO
CI
CI
CI
CI
CI
CI
CI
CI
CI
特点,进位信号是由低位向高位逐级传递的，速度不高。
为了提高运算速度，在逻辑设计上采用超前进位的方法，即每一位的进位根据各位的输入同时预先形成，而不需要等到低位的进位送来后才形成，这种结构的多位数加法器称为超前进位加法器。
10.5.2 数值比较器用来完成两个二进制数的大小比较的逻辑电路称为数值比较器。
设 A＞ B时 L1＝ 1； A＜ B时 L2＝ 1； A＝ B时 L3＝ 1。
得 1位数值比较器的真值表。 A B L
1
( A > B ) L
2
( A < B ) L
3
( A = B )
0 0
0 1
1 0
1 1
0 0 1
0 1 0
1 0 0
0 0 1
1位数值比较器
BABAABBAL
BAL
BAL
3
2
1
A
B
1
1
≥ 1
L 2 ( A > B )
L 3 ( A = B )
L 1 ( A < B )
&
&
逻辑表达式逻辑图
10.5.3 编码器实现编码操作的电路称为编码器。
输入输 出
Y
2
Y
1
Y
0
I
0
I
1
I
2
I
3
I
4
I
5
I
6
I
7
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 0 0
1 1 1
1,3位二进制编码器输入
8
个互斥的信号输出
3
位二进制代码真值表
753175310
763276321
765476542
IIIIIIIIY
IIIIIIIIY
IIIIIIIIY
I
7
I
6
I
5
I
4
I
3
I
2
I
1
I
0
Y
2
Y
1
Y
0
I
7
I
6
I
5
I
4
I
3
I
2
I
1
I
0
Y
2
Y
1
Y
0
( a ) 由或门构成 ( b) 由与非门构成
≥ 1 ≥ 1≥ 1 & &&
逻辑表达式逻辑图输 入
I
输 出
Y
3
Y
2
Y
1
Y
0
0( I
0
)
1( I
1
)
2( I
2
)
3( I
3
)
4( I
4
)
5( I
5
)
6( I
6
)
7( I
7
)
8( I
8
)
9( I
9
)
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
2,8421 码编码器输入
10
个互斥的数码输出
4
位二进制代码真值表
97531
975310
7632
76321
7654
76542
98
983
IIIII
IIIIIY
IIII
IIIIY
IIII
IIIIY
II
IIY
逻辑表达式
I
9
I
8
I
7
I
6
I
5
I
4
I
3
I
2
I
1
I
0
Y
3
Y
2
Y
1
Y
0
(a ) 由或门构成
≥ 1≥ 1 ≥ 1≥ 1
I
9
I
8
I
7
I
6
I
5
I
4
I
3
I
2
I
1
I
0
(b) 由与非门构成
Y
3
Y
2
Y
1
Y
0
&& &&
逻辑图
3,3位二进制优先编码器在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。设 I7的优先级别最高,I6次之，依此类推,I0最低。
输 入
I
7
I
6
I
5
I
4
I
3
I
2
I
1
I
0
输 出
Y
2
Y
1
Y
0
1 × × × × × × ×
0 1 × × × × × ×
0 0 1 × × × × ×
0 0 0 1 × × × ×
0 0 0 0 1 × × ×
0 0 0 0 0 1 × ×
0 0 0 0 0 0 1 ×
0 0 0 0 0 0 0 1
1 1 1
1 1 0
1 0 1
1 0 0
0 1 1
0 1 0
0 0 1
0 0 0
真值表
1246346567
12345673456756770
24534567
234567345676771
4567
45675676772
IIIIIIIIII
IIIIIIIIIIIIIIIIY
IIIIIIII
IIIIIIIIIIIIIIY
IIII
IIIIIIIIIIY
逻辑表达式逻辑图
1 1 1 1
≥ 1 ≥ 1
&
≥ 1
&
Y
2
Y
1
Y
0
I
7
I
6
I
5
I
4
I
3
I
2
I
1
I
0
8
线
-3
线优先编码器如果要求输出、输入均为反变量，则只要在图中的每一个输出端和输入端都加上反相器就可以了。
10.5.4 译码器译码器就是把一种代码转换为另一种代码的电路。
把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。
设二进制译码器的输入端为 n个，则输出端为 2n个，
且对应于输入代码的每一种状态,2n个输出中只有一个为 1（或为 0），其余全为 0（或为 1）。
二进制译码器可以译出输入变量的全部状态，故又称为变量译码器。
1、二进制译码器
3位二进制译码器
A
2
A
1
A
0
Y
0
Y
1
Y
2
Y
3
Y
4
Y
5
Y
6
Y
7
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
1 0 0 0 0 0 0 0
0 1 0 0 0 0 0 0
0 0 1 0 0 0 0 0
0 0 0 1 0 0 0 0
0 0 0 0 1 0 0 0
0 0 0 0 0 1 0 0
0 0 0 0 0 0 1 0
0 0 0 0 0 0 0 1
真值表输 入,3位二进制代码输 出,8个互斥的信号
0127
0126
0125
0124
0123
0122
0121
0120
AAAY
AAAY
AAAY
AAAY
AAAY
AAAY
AAAY
AAAY
& & & & & && &
1 1 1
A
2
A
1
A
0
Y
7
Y
6
Y
5
Y
4
Y
3
Y
2
Y
1
Y
0
逻辑表达式 逻辑图电路特点,与门组成的阵列
3 线 -8 线译码器二 -十进制译码器的输入是十进制数的 4
位二进制编码（ BCD码），分别用 A3,A2、
A1,A0表示；输出的是与 10个十进制数字相对应的 10个信号，用 Y9～ Y0表示。由于二 -十进制译码器有 4根输入线,10根输出线，所以又称为 4线 -10线译码器。
2,8421 码译码器把二 -十进制代码翻译成 10个十进制数字信号的电路,称为二 -十进制译码器 。
A
3
A
2
A
1
A
0
Y
9
Y
8
Y
7
Y
6
Y
5
Y
4
Y
3
Y
2
Y
1
Y
0
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
0 0 0 0 0 0 0 0 0 1
0 0 0 0 0 0 0 0 1 0
0 0 0 0 0 0 0 1 0 0
0 0 0 0 0 0 1 0 0 0
0 0 0 0 0 1 0 0 0 0
0 0 0 0 1 0 0 0 0 0
0 0 0 1 0 0 0 0 0 0
0 0 1 0 0 0 0 0 0 0
0 1 0 0 0 0 0 0 0 0
1 0 0 0 0 0 0 0 0 0
真值表
0123901238
01237012360123501234
01233012320123101230
AAAA YAAAAY
AAAA YAAAAYAAAA YAAAAY
AAAA YAAAAYAAAA YAAAAY
A
0
A
1
A
2
A
3
Y
0
Y
1
Y
2
Y
3
Y
4
Y
5
Y
6
Y
7
Y
8
Y
9
11 1 1
& & & & & && & &&
逻辑表达式逻辑图
a
b
c
d
e
f
g
h
a b c d
a
f b
e f g h
g
e c
d
(a ) 外形图 (b ) 共阴极 (c ) 共阳极
+ V
CC
a
b
c
d
e
f
g
h
3、显示译码器数码显示器用来驱动各种显示器件,从而将用二进制代码表示的数字,文字,符号翻译成人们习惯的形式直观地显示出来的电路,称为显示译码器 。
b=c=f=g=1，
a=d=e=0时
c=d=e=f=g=1，
a=b=0时共阴极显示译码器真值表真值表仅适用于共阴极 LED
输 入 输 出
A
3
A
2
A
1
A
0
a b c d e f g
显示字形
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 1 1 1 1 1 0
0 1 1 0 0 0 0
1 1 0 1 1 0 1
1 1 1 1 0 0 1
0 1 1 0 0 1 1
1 0 1 1 0 1 1
0 0 1 1 1 1 1
1 1 1 0 0 0 0
1 1 1 1 1 1 1
1 1 1 0 0 1 1
10.5.5 4选 1数据选择器输 入
D A
1
A
0
输 出
Y
D
0
0 0
D
1
0 1
D
2
1 0
D
3
1 1
D
0
D
1
D
2
D
3
013012011010 AADAADAADAADY
真值表逻辑表达式地址变量输入数据由地址码决定从４路输入中选择哪
１路输出。
逻辑图
11
11
D
0
D
1
D
2
D
3
A
1
A
0
& & & &
≥ 1
Y
10.5.6 1路 -4路数据分配器由地址码决定将输入数据Ｄ送给哪
１路输出。
输 入 输出
A
1
A
0
Y
0
Y
1
Y
2
Y
3
D
0 0
0 1
1 0
1 1
D 0 0 0
0 D 0 0
0 0 D 0
0 0 0 D
真值表逻辑表达式地址变量输入数据
013012
011010
ADAYADAY
AADYAADY
逻辑图
1 1
D
A
1
A
0
Y
0
Y
1
Y
2
Y
3
& & & &
013012
011010
ADAYADAY
AADYAADY
